JP5467579B2 - 半導体複合装置の製造方法 - Google Patents

半導体複合装置の製造方法 Download PDF

Info

Publication number
JP5467579B2
JP5467579B2 JP2010126203A JP2010126203A JP5467579B2 JP 5467579 B2 JP5467579 B2 JP 5467579B2 JP 2010126203 A JP2010126203 A JP 2010126203A JP 2010126203 A JP2010126203 A JP 2010126203A JP 5467579 B2 JP5467579 B2 JP 5467579B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
layer
semiconductor thin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010126203A
Other languages
English (en)
Other versions
JP2010212732A (ja
Inventor
光彦 荻原
Original Assignee
株式会社沖データ
株式会社沖デジタルイメージング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ, 株式会社沖デジタルイメージング filed Critical 株式会社沖データ
Priority to JP2010126203A priority Critical patent/JP5467579B2/ja
Publication of JP2010212732A publication Critical patent/JP2010212732A/ja
Application granted granted Critical
Publication of JP5467579B2 publication Critical patent/JP5467579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体複合装置の製造方法に関するものである。
図11は、LED(発光ダイオード)チップを搭載した従来のLEDユニットの一例を示す斜視図である。図12は図11のLEDチップ2001の一部を示す平面図である。図13は、図12の線A−Aに沿って見た断面図である。LEDユニット2000は、図11に示すように、主に、複数のLEDを配列したLEDチップ2001との間、LEDを駆動制御するためのドライバICチップ2002、LEDチップとドライバ2001、LEDチップとドライバICチップ2002との間を電気的に接続するためのLED/IC間接続ワイヤ2003及びユニット基板2005から構成されている。LEDチップは図12に示すように主に、発光部2101、個別電極2102、ワイヤ接続のための個別電極パッド2103から構成される。個別電極パッド2103は、例えば、Au線をワイヤボンドするための十分なスペースを確保する必要があるので、パッドサイズを、例えば、100×100μm程度に選択する必要がある。1枚のウエハから取れるチップ数がチップコストを決める要因の1つであり、チップの設計では、チップ幅をいかに小さくするかが重要である。したがって、LEDチップやICチップ上でパッドが占める面積をできるだけ小さくしたり、ワイヤボンディングをなくすことが課題となっていた。
特開平11―186598号公報
上記課題を解決する手段として例えば、発光素子を駆動制御するためのドライバICが形成されているSi基板上に、発光素子を含む半導体薄膜をボンディングし、発光素子とドライバICを金属配線で結線する形態が考えられる。この場合には、半導体薄膜をどのようにして、異種基板上にボンディングするかが課題の1つとなる。
たとえば、発光素子の配列を、その駆動ICが形成されているSi基板上にボンディングする形態では、Si基板上に設けた金属層上に発光素子を含む半導体薄膜をボンディングすれば便利であると考えられる。一方、半導体薄膜を異種基板にボンディングする場合には、半導体薄膜と異種基板との間の分子間力を利用したボンディング方法が考えられる。この分子間力(ファンデルワールス力、Vander Waals forces)を使ったボンディングでは、親水化したボンディング面を密に接して、ボンディング面同士を水素結合によってボンディングさせることが考えられる。しかしながら、金属表面は疎水性であることが多く、半導体薄膜と金属との分子間力を使ったボンディングでは、どのような接触面を準備すればよいか明確ではなかった。
本発明では、半導体薄膜と異種基板間のボンディングにおいて、半導体薄膜と金属との分子間力を利用した安定なボンディング特性が得られるボンディング形態を提供することを目的とする。
本発明に係る半導体複合装置の製造方法は、
第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、金属層を設けた第2の基板に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の接合領域は、GaAsを含む層から成り、
前記金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記金属層の表面に1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする。
本発明に係る他の半導体複合装置の製造方法は、
第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の第2の基板側表面に第1の金属層を設ける工程と、
前記第2の基板の前記半導体薄膜側に第2の金属層を設ける工程と、
前記第1及び第2の金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第1及び第2の金属層の表面にそれぞれ1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする。
本発明に係るさらに他の半導体複合装置の製造方法は、
第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜の第2の基板側表面に第1の金属層を設ける工程と、
前記第1の金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第2の基板は、Si基板であり、
前記第1の金属層の表面に1−10nmの金属酸化物層を設ける工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
を含むことを特徴とする。
本発明に係るさらに他の半導体複合装置の製造方法は、
第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
前記半導体薄膜と前記第2の基板のうちの少なくとも一方に金属層を形成する工程と、
前記半導体薄膜の接合領域は、GaAsを含む層から成り、
前記金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
前記第2の基板は、Si基板であり、
前記金属層の表面に1−10nmの金属酸化物層を形成する工程と、
前記金属酸化物層の表面に水の層を形成する工程と、
前記金属酸化物層と前記金属酸化物層の表面に形成された前記水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と
含むことを特徴とする。
半導体薄膜と、基板上に設けた金属層とを有し、前記金属層の上に前記半導体薄膜を接合してなる半導体複合装置において、前記半導体薄膜と前記金属層との間に前記金属層の酸化物を含む領域を形成したので、ボンディングの際に、半導体薄膜と金属層との間に水分を介在させ、水の表面張力を利用して半導体薄膜と金属層をボンディングする工程において、半導体薄膜と金属層の密着性が向上し、良好なボンディング強度が得られる。
本発明の実施の形態1における第1の基板及び半導体薄膜を示す模式図である。 第1の基板から剥離された半導体薄膜の構成例を示す模式図である。 層304−308からなる半導体薄膜を形成する工程の一例を示す模式図である。 層304−308からなる半導体薄膜を形成する工程の一例を示す模式図である。 層304−308からなる半導体薄膜を形成する工程の一例を示す模式図である。 層304−308からなる半導体薄膜を形成する工程の一例を示す模式図である。 層304−308からなる半導体薄膜を形成する工程の一例を示す模式図である。 図3eの状態から、シンターを施した後の、半導体薄膜と金属層/金属酸化物層のボンディング界面付近の状態を示す模式図である。 実施の形態2における第1の基板及び半導体薄膜を示す模式図である。 図5の状態のものに対してシンターを実施した後のボンディング界面付近の反応状態を示す模式図である。 実施の形態3における第1の基板及び半導体薄膜を示す模式図である。 図7に示す形態のものに対して、シンターを実施した後のボンディング界面付近の状態を模式的に示す図である。 本発明の半導体装置を搭載したLEDヘッドを説明するためのLEDヘッドの横断面図である。 本発明の半導体複合装置を利用したLEDヘッドを組み込んだ画像形成装置を示す模式図である。 LEDチップを搭載した従来のLEDユニットの一例を示す斜視図である。 図11のLEDチップ2001の一部を示す平面図である。 図12の線A−Aに沿って見た断面図である。
実施の形態1
図1は、本発明の実施の形態1における第1の基板及び半導体薄膜を示す模式図である。図1において、第1の基板101は、例えばSi基板であり、この第1の基板101の上には金属層102を設ける。この金属層102は、単層の金属層もしくはいくつかの金属を積層した金属層である。金属酸化物層103は、金属層102の元素を含む金属酸化物層および第2の材料からなる半導体薄膜104の元素を含む金属酸化物層である。半導体薄膜104は、例えば、III−V族元素から構成される化合物半導体薄膜であり、半導体エピタキシャル層の単層または積層である。金属酸化物層103は、金属層側に金属元素を含む金属酸化物層を、また、半導体薄膜側に半導体薄膜を構成する元素を含む金属酸化物層を有している。
図2は、例えば、第2の基板から剥離された半導体薄膜104の構成例を示す。図2において、第1のコンタクト層201は、例えばn型GaAs層である。第1のクラッド層202は、例えばn型AlGaAs層である。活性層203は、例えばn型AlGAAs層である。第2のクラッド層204は、例えばp型AlGaAs層である。第2のコンタクト層205は、例えばp型GaAs層である。ここで、x、y、zの関係は、1≧x、z>y≧0である。
図3aから図3eは、層304−308からなる半導体薄膜を形成する工程の一例を示している。図3aにおいて、基板301は、例えば、GaAs基板であり、バッファ層302は、例えば、GaAsバッファ層である。剥離層303は、半導体薄膜と選択的なエッチングが可能であり、例えば、AlAs層を示している。
図3bに示すように、エッチングマスク311を半導体エピタキシャル基板上に設け、半導体薄膜を複数の個別領域に分割するためのメサエッチング溝312を形成する。このメサエッチング溝312は少なくとも剥離層303が露出する深さとする。次に、図3cに示すように、個別の半導体薄膜を剥離するための剥離層エッチングを行なう。エッチング液としては、例えば10%HF(弗化水素)を使うことができる。その他、半導体薄膜/剥離層が選択エッチング可能な酸を用いてもよい。次に半導体薄膜を、金属層/金属酸化物層を設けた別の基板、例えば金属層/金属酸化物層を設けたSi基板上にボンディングする(図3d)。
ここで、金属層は、例えば、PdNiAu、Ge、Pt、Ti、Crのいずれかを1つ以上含む単層または積層若しくは合金層を含む金属層、又はPd層でコーティングしたAuを含む金属層、又はNi層でコーティングしたAuを含む金属層などを使うことができる。Auは酸化されにくいので、金属層がAuの場合は、非常に薄い(例えば、3―5nm)酸化膜または酸素を吸着した非常に薄い(例えば、3―5nm)Auの膜或いはこれらの複合層が生成される。金属層102の表面に酸素プラズマを照射し、金属表面に金属の酸化物を含む薄い金属酸化物層を形成する。金属層の表面が金属で覆われている状態では、表面が疎水性であり、水分をはじいてしまう。しかし、最表面に金属層の金属酸化物層を薄く形成したため表面は親水性となり、よく濡れた状態ができ、半導体薄膜がボンディング領域に極めて良好に密着する状態を準備することができる。酸素原子は水分子と親和性が高いので、金属酸化物表面の酸化原子に水の分子が吸着するものと考えられる。金属層としては、上記金属の他にアルミも使用できる。ただし、アルミは一般的に表面が平坦化されにくいので、成膜条件を工夫して表面を平坦化するか、成膜後に表面の平坦化処理をするのが好ましい。
金属酸化物層103の厚さには特別の制限を設けなくともよいが、例えば半導体薄膜の裏面と金属層の間で電気的なコンタクトを形成する場合には、例えば1−10nmの範囲が好適である。これは、以下の理由による。半導体薄膜の裏面と金属層の間で電気的なコンタクトを形成する場合には、後述のように、半導体薄膜をボンディングした後、シンターを実施することにより、ボンディング界面付近の原子が移動する。シンターは、100−400℃にて、0.5−5時間行う。コンタクトを形成する際に、金属酸化物層103が厚い場合は、金属酸化物層を通して半導体薄膜の原子や金属層の原子が金属酸化物層を通過しない。したがって、相互に反応しないから、低抵抗のコンタクトを形成し難いためである。
次に、例えば、水分を介して、半導体薄膜と金属層/金属酸化物層を密着させてVDWB(Vander Waals Bonding)を行なう。次に、半導体薄膜上のエッチングマスク311を除去する(図3e)。
図4は、図3eの状態から、例えば、200℃/1hで、更にシンターを施した後の、半導体薄膜と金属層/金属酸化物層のボンディング界面付近の状態を模式的に描いたものである。シンターを行う温度は、金属層103の融点よりも低い温度(例えば、Auは1064℃)である。金属と化合した酸化物分子あるいは酸素原子が金属中で拡散可能な温度及び時間を必要とする。図4に示すように、半導体薄膜のコンタクト層304と金属層102との間の金属酸化物層103及びコンタクト層304表面の金属酸化物層中に、金属層102表面付近の金属が拡散し、金属/半導体反応領域410を形成する。それにより、半導体薄膜と金属層間のボンディングが強固になるとともに、半導体薄膜と金属層間に低抵抗の電気的コンタクトが形成される。
実施の形態1によれば、半導体薄膜を、異種基板上に金属層を介してボンディングする場合に、金属層表面に金属酸化物層を設ける。これにより、ボンディングの際に、半導体薄膜と金属層との間に水分を介在させ、水の表面張力を利用して半導体薄膜と金属層をボンディングする工程において、半導体薄膜と金属層の密着性が向上し、良好なボンディング強度が得られる。また、金属酸化物層を設けることによって、半導体薄膜のコンタクト層(ボンディング層)と金属間の反応が緩和され、反応の進行によって形成されるヴォイドを低減するように制御でき、信頼性の高いボンディング界面が実現する。尚、本実施の形態では、半導体基板としてSi基板を用いる例を説明したが、これに代えてGaAs基板等の半導体基板、セラミックあるいはガラスなどの絶縁基板、銅板、ステンレス板又はアルミニウム板等の金属からなる導電性基板を用いることができる。基板として金属基板を用いた場合は、この上に新たに金属層を形成して酸化することなく、基板の表面に、例えば、ナノオーダのラフネスを準備して、基板自身を酸化しても良い。
実施の形態2
図5は、実施の形態2における第1の基板及び半導体薄膜を示す模式図である。基板101は、例えばSi基板であり、このSi基板101の上に金属層102を形成し、更に、金属層102の表面には、金属層102の金属酸化物層103を形成する。半導体薄膜104のコンタクト層下に設けた金属層501の下面には、金属酸化物層502を形成する。実施の形態1との相違点は、半導体薄膜104側にも金属/金属酸化物層を設けた点である。
金属層501には、例えば、PdAu、Ge、Ni、Pt、Tiを含む金属層、dまたはNi層で被覆されたAuを含む金属層などを使うことができる。金属酸化物層502は、実施の形態1で説明したように、例えば、酸素プラズマ照射によって形成することができる。金属酸化物層502の厚さは、実施の形態1と同様、半導体薄膜/金属層のボンディング界面で電気的なコンタクトを形成する場合には、1−10nmの範囲で形成することが望ましい。
図6は、図5の状態のものに対してシンター(例えば200℃/1h)を実施した後のボンディング界面付近の反応状態を示している。図6において、金属酸化物層103と金属酸化物層502の内部を金属が相互に拡散し、金属/金属反応領域610が形成されている。
実施の形態2では、実施の形態1に加えて、半導体薄膜側にも金属層/金属酸化物層を形成したので、より密着性の高い接合界面が得られ、実施の形態1に加えて、半導体薄膜/金属間のコンタクト抵抗がより低い状態を実現できる。また、金属供給源が、半導体薄膜側と基板側の双方に存在しているので、金属酸化物層内の金属の充分な拡散が実現され、強固なボンディングが得られると同時にヴォイドが形成されない。
実施の形態3
図7は、実施の形態3における第1の基板及び半導体薄膜を示す模式図である。実施の形態3が、実施の形態1と異なる点は、半導体薄膜104側に金属層501/金属酸化物層502を設けたことである。図7において、異種基板101は、例えばSi基板である。図8は、図7に示す形態のものに対して、シンター(例えば500℃/10分)を実施した後のボンディング界面付近の状態を模式的に示す。金属層の金属元素が金属酸化物層内を拡散し、基板との間で金属化合物710が形成されている。
実施の形態3によれば、半導体薄膜側に金属層501/金属酸化物層502を設けたので、より高温でシンター処理をすることができ、半導体薄膜/金属層間のコンタクト抵抗をより一層低減することができる。また、金属/Si間にはシリサイドが形成され強固なボンディングが得られる。
図9は、本発明の半導体装置を搭載したLEDヘッドを説明するためのLEDヘッドの横断面図である。図9において、LEDヘッド100は、ベース部材101とこの上に固定されたLEDユニット102とを有する。このLEDユニット102は、前述の実施の形態1から実施の形態3で説明した各種LED/ドライバ複合チップのいずれかが使用される。したがって、その発光部102aとしては、前述のLEDエピフィルムが使用され、多数の発光素子が直線上に並んでいる。この発光部102aの上方には、発光部102aから出た光を集光する光学素子としてのロッドレンズアレイ103が配設されている。ロッドレンズアレイ103は、発光素子の列に沿って、ロッド状の光学レンズを多数配列したものであり、光学素子ホルダに相当するレンズホルダ104によって所定位置に保持されている。
レンズホルダ104は、図9に示すように、ベース部材101及びLEDユニット102を覆うように形成されている。そして、ベース部材101、LEDユニット102、レンズホルダ104は、ベース部材101及びレイズホルダ104に形成された開口部101a及び104aを介して配設されるクランパ105によって一体的に挟持される。
したがって、発光部102aで発生した光は、ロッドレンズアレイ103を通して所定の外部部材に照射される。このLEDヘッド100は、例えば、電子写真画像形成装置や電子写真コピー装置等の露光装置として使用される。
上述のLEDヘッド100では、LEDユニット102として、前述の実施の形態で示したLED/ドライバIC複合チップのいずれかが使用されるため、コンパクトで高品質、更には大幅な材料コストの低減が実現可能なLEDヘッドを提供することができる。
図10は、本発明の半導体複合装置を利用したLEDヘッドを組み込んだ画像形成装置を示す。図10において、画像形成装置200は、イエロー、マゼンタ、シアン及びブラックの各画像を、それぞれ形成するプロセスユニット201−204を有し、これらが記録媒体205の搬送経路の上流側から順に配置されている。これらプロセスユニット201−204の内部構成は共通なので、例えば、シアンのプロセスユニット203を例にとり、説明する。
プロセスユニット203には、像担持体としての感光体ドラム203aが矢印方向に回転可能に配置され、この感光体ドラム203aの周囲には、その回転方向の上流から順に、感光体ドラム203aの表面に電荷を供給して帯電させる帯電装置203b、帯電された感光体ドラム203aの表面に選択的に光を照射して静電潜像を形成する露光装置203cが配設される。更に、静電潜像が形成された感光体ドラム203aの表面にシアンのトナーを付着させてトナー像を発生させる現像装置203dと、感光体ドラム203a上のトナーのトナー像を転写した際に残留したトナーを除去するクリーニング装置203eが配設される。なお、これら各装置に使用されるドラムまたはローラは、図示しない駆動源からギヤなどを経由して伝達される動力により回転する。
画像形成装置200は、その下部に、紙などの記録媒体205を堆積した状態で収納する用紙カセット206を装着し、その上方には記録媒体205を1枚ずつ分離させて搬送するホッピングローラ207が配設されている。更に、記録媒体205の搬送方向において、ホッピングローラ207の下流側にはピンチローラ208、209と共に記録媒体205を挟持することによって、記録媒体205を搬送する搬送ローラ210及び記録媒体205の斜行を修正し、プロセスユニット201に搬送するレジストローラ211を配設している。これらのホッピングローラ207、搬送ローラ210及びレジストローラ211は、図示されない駆動源からギヤ等を介して伝達される動力により回転する。
プロセスユニット201−204の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等により形成された転写ローラ212が配設されている。これら転写ローラ212には感光体ドラム203a上に付着されたトナーによるトナー像を、記録媒体205に転写する際、感光体ドラム201a−204aの表面電位とこれら各転写ローラ214の表面電位に差を持たせるための電位が印加される。
定着装置213は加熱ローラとバックアップローラとを有し、記録媒体205上に転写されたトナーを加圧及び加熱することにより、トナー像を定着する。この下流の排出ローラ214、215は定着装置213から排出された記録媒体205を、排出部のピンチローラ216、217と共に挟持し、スタッカ部218に搬送する。これら定着装置213、排出ローラ214等は図示しない駆動源からギヤ等を経由して伝達される動力により回転される。ここで利用される露光装置203cには、前述のLEDヘッドが用いられる。
上記構成の画像記録装置の動作を説明する。まず、用紙カセット206に堆積した状態で収納されている記録媒体205がホッピングローラ207によって、上から1枚ずつ分離されて搬送される。続いて、この記録媒体205は、搬送ローラ210、レジストローラ211及びピンチローラ208、209に挟持されて、プセスユニット201の感光体ドラム201aと転写ローラ212の間に搬送される。その後、記録媒体205は、感光体ドラム201aと転写ローラ212に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム201aの回転によって搬送される。
また、同様に、記録媒体はプロセスユニットを通過する。各露光装置201c−204cでは、対応の色の静電潜像を形成し、現像装置201d−204dによって静電潜像をトナー像に現像する。記録媒体205がプロセスユニット202−204を順次通過する過程で、各色のトナー像が、記録媒体205の記録面に順次重ね合せて転写される。そして、記録媒体205は、定着装置213へ入り、トナー像が定着された後、排出ローラ214、215及びピンチローラ216、217に挟持されて、画像記録装置200の外部のスタッカ部218へ排出される。以上の過程を経て、カラー画像が記録媒体205上に形成される。
103 金属酸化物層、 102 金属層、 304 コンタクト層、 410 金属/半導体反応領域、 501 金属層、 502 金属酸化物層、 610 金属/金属反応領域、 710 金属化合物。

Claims (4)

  1. 第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、金属層を設けた第2の基板に接合してなる半導体複合装置の製造方法において、
    前記半導体薄膜の接合領域は、GaAsを含む層から成り、
    前記金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
    前記金属層の表面に1−10nmの金属酸化物層を設ける工程と、
    前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
    前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
    を含むことを特徴とする半導体複合装置の製造方法。
  2. 第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
    前記半導体薄膜の第2の基板側表面に第1の金属層を設ける工程と、
    前記第2の基板の前記半導体薄膜側に第2の金属層を設ける工程と、
    前記第1及び第2の金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
    前記第1及び第2の金属層の表面にそれぞれ1−10nmの金属酸化物層を設ける工程と、
    前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
    前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
    を含むことを特徴とする半導体複合装置の製造方法。
  3. 第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
    前記半導体薄膜の第2の基板側表面に第1の金属層を設ける工程と、
    前記第1の金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
    前記第2の基板は、Si基板であり、
    前記第1の金属層の表面に1−10nmの金属酸化物層を設ける工程と、
    前記金属酸化物層と前記金属酸化物層の表面に形成された水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
    前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と、
    を含むことを特徴とする半導体複合装置の製造方法。
  4. 第1の基板上に形成した半導体層を第1の基板から剥離してなる半導体薄膜を、第2の基板上に接合してなる半導体複合装置の製造方法において、
    前記半導体薄膜と前記第2の基板のうちの少なくとも一方に金属層を形成する工程と、
    前記半導体薄膜の接合領域は、GaAsを含む層から成り、
    前記金属層の表面は、Pd、Ni、Au、Ge、Pt、Ti及びCrのいずれか、又はPd、Ni、Au、Ge、Pt、Ti及びCrのいずれか2つ以上の合金からなり、
    前記第2の基板は、Si基板であり、
    前記金属層の表面に1−10nmの金属酸化物層を形成する工程と、
    前記金属酸化物層の表面に水の層を形成する工程と、
    前記金属酸化物層と前記金属酸化物層の表面に形成された前記水の層とを介して、前記半導体薄膜と前記第2の基板とを密着させる工程と、
    前記密着させる工程の後に、前記第2の基板及び前記半導体薄膜にシンターを施す工程と
    含むことを特徴とする半導体複合装置の製造方法。
JP2010126203A 2010-06-01 2010-06-01 半導体複合装置の製造方法 Expired - Fee Related JP5467579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010126203A JP5467579B2 (ja) 2010-06-01 2010-06-01 半導体複合装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010126203A JP5467579B2 (ja) 2010-06-01 2010-06-01 半導体複合装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004266834A Division JP2006082260A (ja) 2004-09-14 2004-09-14 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びこのledヘッドを用いた画像形成装置

Publications (2)

Publication Number Publication Date
JP2010212732A JP2010212732A (ja) 2010-09-24
JP5467579B2 true JP5467579B2 (ja) 2014-04-09

Family

ID=42972516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010126203A Expired - Fee Related JP5467579B2 (ja) 2010-06-01 2010-06-01 半導体複合装置の製造方法

Country Status (1)

Country Link
JP (1) JP5467579B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182217A (ja) 1985-02-08 1986-08-14 Toshiba Corp ウエハ接着方法
US5473192A (en) 1993-05-04 1995-12-05 Motorola, Inc. Unitary silicon die module
JPH0957892A (ja) 1995-08-24 1997-03-04 Mitsui Toatsu Chem Inc 透明導電性積層体
JP2002111052A (ja) 2000-09-28 2002-04-12 Toshiba Corp 半導体発光素子及びその製造方法
JP2004179641A (ja) * 2002-11-11 2004-06-24 Oki Data Corp 半導体装置、光プリントヘッド、及び画像形成装置
JP2006082260A (ja) * 2004-09-14 2006-03-30 Oki Data Corp 半導体複合装置、半導体複合装置の製造方法、半導体複合装置を使用したledヘッド及びこのledヘッドを用いた画像形成装置

Also Published As

Publication number Publication date
JP2010212732A (ja) 2010-09-24

Similar Documents

Publication Publication Date Title
JP4906256B2 (ja) 半導体複合装置の製造方法
JP5599916B2 (ja) 半導体装置の製造方法、半導体装置及びそれを用いた光プリントヘッド、及び画像形成装置
JP5415191B2 (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP4636501B2 (ja) 半導体装置、プリントヘッド及び画像形成装置
US7811841B2 (en) Semiconductor composite device, method for manufacturing the semiconductor composite device, LED head that employs the semiconductor composite device, and image forming apparatus that employs the LED head
JP4203087B2 (ja) 半導体複合装置、ledプリントヘッド及び画像形成装置
JP2005086134A (ja) 半導体装置、ledプリントヘッド、画像形成装置、及び半導体装置の製造方法
JP4663357B2 (ja) 半導体装置
EP2272677A2 (en) Semiconductor device, optical print head and image forming apparatus
JP2005150703A (ja) 半導体装置、及び、それを用いたledプリントヘッド、画像形成装置、半導体装置の製造方法
JP2004179641A (ja) 半導体装置、光プリントヘッド、及び画像形成装置
JP4731949B2 (ja) 半導体装置、ledヘッド、及びこれを用いた画像形成装置
JP4326884B2 (ja) 半導体装置、ledヘッド、及び画像形成装置
JP2009238893A (ja) 半導体装置、光プリントヘッドおよび画像形成装置
JP2008071836A (ja) 半導体装置、ledヘッドおよび画像形成装置
JP4662798B2 (ja) 半導体複合装置、プリントヘッド、及び画像形成装置
JP2004179646A (ja) 半導体複合装置、光プリントヘッド、及び画像形成装置
JP5467579B2 (ja) 半導体複合装置の製造方法
JP4916120B2 (ja) 半導体複合装置、半導体複合装置の製造方法、ledヘッド、及び画像形成装置
JP2013211355A (ja) 3端子発光素子、3端子発光素子アレイ、プリントヘッドおよび画像形成装置
JP2017084992A (ja) 半導体複合装置、光プリントヘッド及び画像形成装置
JP2019029473A (ja) 半導体発光素子、半導体複合装置、光プリントヘッド、及び画像形成装置
JP5404709B2 (ja) 半導体装置、led装置、ledヘッド、及び画像形成装置
JP2010034100A (ja) 半導体装置、プリントヘッド及び画像形成装置
JP5008264B2 (ja) 半導体装置、ledヘッド及びそれを用いた画像形成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130401

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130426

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130517

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20131010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140122

R150 Certificate of patent or registration of utility model

Ref document number: 5467579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees