SE532816C2 - Halvledaranordning av kiselkarbid och metod för tillverkning av densamma - Google Patents

Halvledaranordning av kiselkarbid och metod för tillverkning av densamma

Info

Publication number
SE532816C2
SE532816C2 SE0502464A SE0502464A SE532816C2 SE 532816 C2 SE532816 C2 SE 532816C2 SE 0502464 A SE0502464 A SE 0502464A SE 0502464 A SE0502464 A SE 0502464A SE 532816 C2 SE532816 C2 SE 532816C2
Authority
SE
Sweden
Prior art keywords
channel
layer
silicon carbide
semiconductor layer
conductive type
Prior art date
Application number
SE0502464A
Other languages
English (en)
Other versions
SE0502464L (sv
Inventor
Kumar Malhan Rajesh
Yuichi Takeuchi
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of SE0502464L publication Critical patent/SE0502464L/sv
Publication of SE532816C2 publication Critical patent/SE532816C2/sv

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

20 25 30 35 532 816 2 Mot bakgrund av ovan beskrivna problem är det ett ändamål med föreliggande uppfinningen att tillhandahålla en halvledaranordning av SlC-typ och ett förfarande för framställning av en sådan anordning.
En halvledaranordning av kiselkarbid innefattar ett halvledarsubstrat innefattande ett kiselkarbidsubstrat av en första ledande typ eller en andra ledande typ, ett första halvledarskikt framställt av en första ledande typ av kiselkarbid uppvisande en dopningsnivå lägre än den för kiselkarbidsubstratet, ett andra halvledarskikt framställt av en andra ledande typ av kiselkarbid och ett tredje halvledarskikt framställt av den första ledande typen av kiselkarbid, vilka är staplade i denna ordning; en kanal anordnad i ett cellområde av halvledarsubstratet och genomträngande de andra och tredje halvledarskikten för att nå det första halvledarskiktet; ett kanalskikt av den första ledande typen och anordnat på en sidovägg och en botten av kanalen; en oxidfilm anordnad på kanalskiktet i kanalen och innefattande en del anordnad att fungera såsom en gate-oxidfilm; en gate-elektrod anordnad på en yta av oxidfilmen i kanalen; en första elektrod elektriskt förbunden med det tredje halvledarskiktet; och en andra elektrod elektriskt förbunden med kiselkarbidsubstratet. En position hos en gräns mellan det första halvledarskiktet och det andra halvledarskiktet är anordnad lägre än en ytterst lägsta (utmost lowest) position hos oxidfilmen i kanalen.
I konstruktionen enligt ovan är det andra halvledarskiktet som är anordnat på båda sidor om kanalen anordnat lägre än den ytterst lägsta positionen hos oxidfilmen. Därigenom erhålls en förbindningsstruktur där ett kanalskikt av den första ledande typen är sandwichartat anordnat på båda sidor av kanalskiktet mellan två andra halvledarskikt av den andra ledande typen. Följaktligen avbryts den elektriska potentialen hos drainen av förbindningsstrukturen, så att det är svårt för utarmningsskiktet att tränga igenom till ett övre parti av kanalskiktet.
Följaktligen hindras elektrisk fältkoncentration från att alstra ett hörn mellan bottnen och sidoväggen av kanalen. Sålunda kan oxidfilmen vid hörnet skyddas från att nedbrytas.
Denna konstruktion kan vidare vara åstadkommen endast genom att kanalen installeras eller anordnas nära gränsen mellan det första halvledarskiktet och det andra halvledarskiktet. Därför blir kanalens djup inte större. Dessutom måste inte något skikt av N- typ formas under ett basområde av Pïtyp, Följaktligen behövs ej någon ytterligare process, så att tillverkningsprocessen för en effekt-MOSF ET av vertikal typ förenklas.
Följaktligen är i anordningen ett basområde och ett skikt av samma konduktiva typ som basområdet anordnat under en kanal elektriskt separerade från varandra. Vidare kan en tillverkningsprocess för anordningen förenklas.
Alternativt minskas gradvis en dopningsnivå av en andra konduktiv typ i det andra halvledarskiktet från en höjd hos en position av oxidfilmen anordnad på en botten av kanalen till en gräns mellan det första halvledarskiktet och det andra halvledarskiktet, och en 10 15 A20 25 30 35 532 816 3 dopningsnivä av en första ledande typ i kanalskiktet är högre än dopningsnivån av den första ledande typen i det första halvledarskiktet. I konstruktionen enligt ovan är det möjligt att förbättra förmågan att motstå spänning med upprätthållande av en tröskel hos gate-kanalen.
Alternativt innefattar anordningen ett làgresistansskikt av den första ledande typen och bildat under oxidskiktet på en botten av kanalen. En längd från den ytterst lägsta positionen av oxidfilmen till bottnen av kanalen motsvarar en summa av en fílmtjocklek hos resistansskiktet och en filmtjocklek hos kanalskiktet.
Anordningen innefattar följaktligen lågresistansskiktet av den första ledande typen och bildat under oxidfilmen på kanalens botten. Eftersom strömmen flödar genom lâgresistansskiktet, minskas därför en tillägesresistans hos kiselkarbidhalvledaranordningen.
I denna konstruktion är vidare längden från den ytterst lägsta positionen av oxidfilmen till bottnen av kanalen lika med summan av filmtjockleken hos làgresistansskiktet och filmtjockleken hos kanalskiktet.
Här är en planorientering av kanalens sidovägg inställd att vara en (1-100)-yta eller en (11-20)-yta och en tjocklek av en del av kanalskiktet anordnat på bottnen av kanalen âr utformad att vara större än den som är anordnad pà sidoväggen av kanalen. l detta fall är exempelvis tjockleken hos delen av kanalskiktet formad på bottnen av kanalen en gång till 5 gånger större än den som bildas av kanalens sidovägg. Vidare är en dopningsnivå hos den första ledande delen av kanalen bildad på kanalens sidovägg en gång till 5 gånger större än den som bildas på bottnen av kanalen.
Alternativt har anordningen en konstruktion enligt följande: kiselkarbidsubstratet är av den första ledande typen; ett flertal kanaler är formade i substratet, varje kanal är anordnad från en baksida av kiselkarbidsubstratet till det första halvledarskiktet; kanalerna är inbäddade med ett dopningsskikt av den andra ledande typen; och den andra elektroden kontaktar kiselkarbidsubstratet och orenhetsskiktet.
När halvledaranordningen av kiselkarbid är en lGBT, är kiselkarbidsubstratet av den första ledande typen, ett flertal kanaler är formade i substratet och varje kanal är inbäddade med dopningsskikt av den andra ledande typen, en tröskel av en PN-potential kan elimineras.
Alternativt är kiselkarbidsubstratet av den andra ledande typen, ett flertal kanaler är formade i substratet för att vara anordnade från baksidan av kiselkarbidsubstratet till det första halvledarskiktet, och varje kanal är inbäddad med dopningsskiktet av den första ledande typen.
Ett förfarande för framställning av en halvledaranordning av kiselkarbid innefattar stegen: beredning av ett halvledarsubstrat innefattande ett kiselkarbidsubstrat av den första ledande typen eller av den andra ledande typen, ett första halvledarskikt framställt av första ledande typ av kiselkarbid och uppvisande en dopningsnivå lägre än den för 10 15 20 25 30 35 532 815 4 kiselkarbidsubstratet, ett andra halvledarskikt framställt av en andra typ av kiselkarbid, och ett tredje halvledarskikt framställt av den första ledande typen av kiselkarbid, vilka är staplade i denna ordning; formning av en kanal i ett cellområde hos halvledarsubstratet, varvid kanalen genomtränger de andra och tredje halvledarskikten för att nå det första halvledarskiktet; bildande av det fjärde halvledarskikt av den första ledande typen i kanalen genom en epitaxial tillväxtmetod på sådant sätt, att en del av det fjärde halvledarskiktet anordnat på bottnen av kanalen är tjockare än det på en sidovägg av kanalen; bildande av en oxidfilm vid en innervägg av kanalen genom en termisk oxidationsmetod på sådant sätt, att oxidfilmen innefattar en del för funktion såsom en gate-oxidfllm, vilken kontaktar det fjärde halvledarskiktet, så att det fjärde halvledarskiktet tillhandahåller ett kanalskikt, bildande av en gate-elektrod på en yta av oxidfilmen i kanalen; bildande av en första elektrod elektriskt förbindande till det tredje halvledarskiktet; och bildande av en andra elektrod elektriskt förbindande till kiselkarbldsubstratet. l steget för bildande av oxidfilmen genomförs den termiska oxidationsmetoden så att en position av en gräns mellan det första halvledarskiktet och det andra halvledarskiktet är anordnad lägre än en ytterst lägsta position av oxidfilmen i kanalen.
Förfarandet enligt ovan tillhandahåller följande SiC-anordning. l anordningen är drainens elektriska potential avbruten av förbindningsstrukturen, så att det är svårt för utarmningsskiktet att genomtränga ett övre parti av kanalskiktet. Följaktligen kan oxidfilmen vid hörnet skyddas från att brytas ned. Vidare kan denna konstruktion vara anordnad endast genom att framställa (entrenching) kanalen nära på gränsen mellan det första halvledarskiktet och det andra halvledarskiktet. Vidare erfordras inte bildandet av ett skikt av N-typ under ett basområde av Pïtyp. Följaktligen erfordras ej någon ytterligare process, varigenom en tillverkningsprocess för en effekt-MOSFET av vertikal typ förenklas.
Ovan angivna och andra ändamål, särdrag och fördelar med föreliggande uppfinning kommer att framgå tydligare av följande detaljerade beskrivning med hänvisning till bifogade ritningar.
På ritningarna är Fig. 1 en tvärsnittsvy visande en 1 vertikal effekt-MOSFET av ackumulationstyp enligt en första utföringsform av föreliggande uppfinning; Fig 2A är ett diagram visande en profil av en dopningsnivå av N-typ och en tjocklek hos ett kanalskikt av N'-typ längs linjen llA-llB i tig. 1, och fig. 28 är ett diagram visande en profil av en dopningsnivå av ett làgresístansskikt av Nïtyp och en oxidfilm längs linje llC-llD i Fig. 1; Fig. 3 är en tvärsnittsvy visande ekvipotentiella linjer i den vertikala effekt- MOSFETen vid fall av ett från-tillstànd; 10 15 20 25 30 35 532 815 5 Fig. 4 är en tvärsnittsvy som förklarar en tvärsnittsprocess för den vertikala effekt- MOSFETen enligt den för slutföringsformen; Fig. 5 är en tvärsnittsvy som förklarar tillverkningsprocessen för den vertikala effekt- MOSFETen enligt fig. 4; Fig. 6 är en tvärsnittsvy som förklarar tillverkningsprocessen för den vertikala effekt- MOSFETen enligt fig. 5; Fig. 7 är en tvärsnittsvy som förklarartillverkningsprocessen för den vertikala effekt- MOSFETen enligt fig. 6; Fig. 8 är en tvärsnittsvy som förklarar tillverkningsprocessen för den vertikala effekt- MOOSFETen enligt fig. 7; Fig. 9 är en tvärsnittsvy som förklarar tillverkningsprocessen för den vertikala effekt- MOSFETen enligt fig. 8; Fig. 10 är en tvärsnittsvy som förklarar ett samband mellan tjocklekar hos skiktet av Nltyp och skiktet av Nïtyp i den vertikala effekt-MOSFETen enligt den första utförings- formen; Fig. 11A är en tvärsnittsvy visande en vertikal effekt-MOSFET enligt en andra utföringsform av föreliggande uppfinning, och fig. 11B är ett diagram visande en profil av en dopningsnivà av en ledande P-typ i den vertikala effekt-MOSFETen längs linjen XlE-XlF i fig. 1 1A; Fig. 12A är en tvärsnittsvy visande en vertikal effekt-MOSFET enligt en tredje utföringsform av föreliggande uppfinning, fig. 12B är ett diagram visande en profil av en dopningsnivå av en ledande P-typ i den vertikala effekt-MOSFETen längs linjen XllG-XllH i fig. 12A; och fig. 12C är ett diagram visande en profil av en dopningsnivå av en ledande N- typ i den vertikala effekt-MOSFETen längs linjen Xlll-XIIJ i fig. 12A; Fig. 13 är en tvärsnittsvy visande en vertikal effekt-MOSFET av ackumulationstyp enligt en fjärde utföringsform av föreliggande uppfinning; Fig. 14 är en tvärsnittsvy visande en vertikal effekt-MOSFET av ackumulationstyp enligt en femte utföringsform av föreliggande uppfinning; Fig. 15 är en tvärsnittsvy visande en vertikal effekt-MOSFET av ackumulationstyp en sjätte utföringsform av föreliggande uppfinning; Fig. 16 är en tvärsnittsvy visande en vertikal effekt-MOSFET enligt en känd teknik.
(Första utföringsform) Fig. 1 visar en tvärsnittsvy av ett cellområde hos en vertikal effekt-MOSFET av kanaltyp såsom en MOSFET av ackumulationstyp enligt en första utföringsform av föreliggande uppfinning. Konstruktionen av den vertikala effekt-MOSFETen visad i fig. 1 förklaras. 10 15 20 25 30 35 532 815 6 Ett driftskikt 2 av Nltyp är anordnat på ett substrat 1 av Nïtyp. Ett basområde av Pïtyp och ett source-område 4 av en N'-typ är formade -pä ytan av driftskiktet 2 av N'-typ. l denna utföringsform är ett halvledarsubstrat sammansatt av substratet 1 av Nïtyp, driftskiktet 2 av N'-typ, basskiktet 3 av Pïtyp och source-området 4 av Nïtyp.
En kanal 5 är formad att genomtränga source-området 4 av Nïtyp och basomràdet 3 av Pïtyp och för att nå driftskiktet 2 av Nltyp. Ett kanalskikt 6 av N'-typ är bildat på en innervägg av kanalen 5. Ett làgresistansskikt 7 av N*-typ är bildat på ett ytparti av kanalskiktet 6 av N'-typ anordnat på bottnen 5.
En oxidfilm 8 är formad för att övertäcka kanalskiktet 6 av Nltyp, làgresistensskiktet 7 av Nïtyp och en del av source-omrâdet 4 av Nïtyp. En del av oxidfilmen 8 vilken är anordnad i kanalen 5, dvs. bildad på sidoväggen av kanalen 5 tjänstgör såsom en gate- oxidfilm. En gate-elektrod 9 är formad pâ ytan av den del av oxidfilmen 8 som fungerar som gate-oxidfilm. Gate-elektroden 9 är framställd av polykisel eller metall. Kanalen 5 är inbäddad med gate-elektroden 9.
En gate-träddragning 11 är bildad på gate-elektroden 9 genom en i fig. 1 ej visad mellanskiktad isoleringsfilm. Gate-tråddragningen 11 är elektriskt förbunden med gate- elektroden 9.
En annan kanal 12 för kontakt är formad i en del av substratet. Delen är skild från en del av substratet där kanalen 5 är formad. Kontaktkanalen 12 genomtränger source-området 4 av Nïtyp och når basomràdet 3 av Pïtyp. Den första elektroden 14 för att åstadkomma en source-elektrod är formad på kontaktkanalen 12 för kontakt. Den första elektroden 14 är elektriskt förbunden med basomràdet 3 av Pïtyp och source-området 4 av Nïtyp genom en visad metlanskiktad isoleringsfilm och kontaktkanalen 12.
Den andra elektroden 19 är vidare formad på baksidan av substratet 1 av Nïtyp.
Den andra elektroden 19 tjänstgör som en drain-elektrod.
Den vertikala effekt-MOSFETen av kanaltyp enligt denna utföringsform är konstruerad i konstruktionen ovan. l denna konstruktion beskrivs dopningsnivà och dimensioner hos varje del i den vertikala effekt-MOSFETen enligt följande.
En dopningsnivà hos substratet 1 av Nïtyp är 1X10“°cm'3, dopningsnivà av driften av Nltyp är 5X10'5cm"3, dopningsnivàn hos basomràdet 3 av Pïtyp är 5X10“cm'3 och dopningsnivàn hos source-området 4 av Nïtyp är1X102°cm'3.
En summa av tjocklek av basomràdet 3 av Pïtyp och source-omrâdet 4 av Nïtyp är litet mindre än dimension av kanalen 5 i en djupriktning. Summan är emellertid väsentligen lika med dimensionen för kanalen 5 och de är exempelvis 4 um till 5 um.
Kanalskiktet 6 av Nltyp, làgresistensskiktet av Nïtyp och oxidfilmen 8 förklaras med hänvisning fig. 2A och 28. Fig. 2A och 2B visar en profil av en filmljocklek och en 10 15 20 25 30 35 532 815 7 dopningsnivån av N-typ i varje kanalskikt av Nltyp, lågresistansskiktet 7 av Nïtyp och oxidfilmen 8 längs linjen IIA-IIB resp. linjen llC-llD i fig. 1.
På linjen llA-llB i fig. 1 är tjockleken av kanalskiktet 6 av Nltyp 0,2 pm till 0,5 pm och dopningsnivån är 1X1016cm'3 till 1X10”cm'3. Exempelvis, som visas i fig, 2A, är dopningsnivån av kanalskiktet 6 av Nltyp 2X10*°cm'3 i denna utföringsform. Tjockleken av oxidfilmen 8 är lika med eller mindre än 0,1 pm och dopningsnivån är lika med eller större än 1X1O17cm'3. Exempelvis, som visas ifig. 2A, är dopningsnivån hos oxidfilmen 8 1X10“9cm'3 i denna utföringsform. På linjen llC-llD i fig. 1 är tjockleken av kanalskiktet 6 av N'-typ 0,6 pm till 1,5 pm och dopningsnivån är 1X10“5cm'3 till 2X101°cm'3. Exempelvis, som visas i fig. 2B, är dopningsnivån hos kanalskiktet 6 av Nïtyp 4X1O'5cm'3 i denna utföringsform. Tjockleken av làgresistansskiktet 7 av Nïtyp är lika med eller mindre än 0,2 pm och dopningsnivån är lika med eller större än 2X1016cm'°. Exempelvis, som visas i 2B, är dopningsnivån hos lágresistensskiktet 7 av N"-typ 2X10”8cm'3 i denna utföringsform. Tjockleken hos oxidfilmen är lika med eller mindre än 1 pm, och dopningsnivån är lika med eller större än 2X10*5cm"3.
Exempelvis, som visas i fig. 2B, är dopningsnivån hos oxidfilmen 8 2X1018cm° i denna utföringsform.
I den vertikala effekt-MOSFETen enligt föreliggande uppfinning är följaktligen en längd från den ytterst lägsta positionen av oxidfilmen 8 i kanalen 5 (dvs. en yta som är vänd mot bottnen av kanalen 5) till bottnen av kanalen 5 större än en längd från en del av oxidfilmen 8 som tjänstgör som gate-oxidfilmen till kanalens 5 sidovägg. Speciellt är längden från den ytterst lägsta positionen av oxidfilmen 8 till bottnen av kanalen 5 lika med en summa av längd av tjockleken hos kanalskiktet 6 av N'-typ och tjockleken av làgresistansskiktet 7 av Nïtyp. De är exempelvis 0,8 pm till 1,7 pm. Vidare är längden från den del av oxidfilmen som tjänstgör som gate-oxidfilm till sidoväggen av kanalen lika med tjockleken av kanalskiktet 6 av Nltyp anordnat pá sidoväggen av kanalen 5. De är exempelvis 0,2 pm till 0,5 pm. l denna vertikala effekt-MOSFET som har konstruktionen ovan bildas i kanalskiktet 6 av N' -typ ett kanalområde av ackumulationstyp när en spänning anbringas på gate- elektroden 9. Ström fllyter mellan den första elektroden 14 och den andra elektroden 19 genom detta kanalområde.
I denna vertikala MOSFET enligt denna utföringsform är basområdet 3 av Pïtyp anordnat på båda sidor av kanalen 5 positionerat lägre än det ytterst lägsta partiet av oxid- filmen 8. Följaktligen tillhandahålls en förbindnings- eller kopplingsstruktrur. l kopp- lingsstrukturen är kanalskiktet 6 av N'-typ sandwichartat anordnat mellan två basområden 3 av Pïtyp från båda sidor av kanalskiktet 6 på bottnen av kanalen 5. Som visas i fig. 3, avbryts därför elektrisk potential hos drainen av kopplingsstrukturen vid fall av fràn-tillstànd, 10 15 20 25 30 35 532 B15 8 sá att det är svårt för utarmningsskiktet att genomtränga ett övre parti av kanalskiktet 6 av N' -typ.
Följaktligen hindras elektrisk fältkoncentration från att alstras vid ett hörn mellan bottnen och sidoväggen av kanalen 5. Det är följaktligen möjligt att skydda oxidfilmen 8 vid hörnet från att nedbrytas.
Vidare kan konstruktionen enligt denna utföringsform tillhandahållas endast genom upptagning av kanalen 5 nära gränsen mellan driftskiktet av N'-typ och basområdet 3 av P*- typ. Följaktligen ökas inte överdrivet djupet av kanalen 5. Vidare måste inte bildas ett skikt av N-typ under basområdet 3 av Pïtyp liksom hos den kända tekniken. Därför behövs ej någon ytterligare process för bildande av skiktet av N-typ. Följaktligen kan tillverkningsprocessen för den vertikala effekt-MOSFETen förenklas. l det följande förklaras tillverkningsmetoden för den vertikala effekt-MOSFETen enligt den utföringsform med hänvisning till tillverkningsprocessritningar för den vertikala effekt-MOSFETen som visas i fig. 4 till fig. 9.
Först bereds ett substrat. l substratet bringas driftskiktet 2 av N'-typ, basomràdet 3 Pïtyp och source-området 4 av Nïtyp att tillväxa epitaxialt på ytan av substratet 1 av Nïtyp uppvisande ett huvudplan hos en [1-100]-offsetyta. Exempelvis 'är dopningsnivàn hos substratet 1 av Nïtyp 1X10“°cm'°, dopningsnivàn hos drift- skiktet 2 av N' -typ 5X10*5cm'3, dopningsnivån hos basområdet 3 av Pïtyp 5X101°cm"3 och dopningsnivån av source- området 4 av Nïtyp är 1X102°cm'3. Substratets yta är [1-100]-offsetytan, eftersom varje skikt tar över yttillståndet hos substratet 1 av Nïtyp.
En mask uppvisande en öppning anordnad vid en position motsvarande ett parti för en kanal som skall formas hos ytan av substratet bereds. Substratet etsas genom masken fràn omkring 4 pm till 5 pm. Följaktligen bildas kanalen 5. Vid denna tidpunkt är exempelvis maskens layout inställd på sådant sätt att sidoväggen hos kanalen sammanfaller med en (1- 100)-yta eller en (11-20)-yta.
Efter det att masken använd i steget för bildande av kanalen 5 är avlägsnad, formas skiktet 31 av Nltyp genom en CVD-metod. Därefter formas skiktet 32 N*-typ. Exempelvis formas skiktet 31 av N'-typ och skiktet 32 av Nïtyp under det tillstànd vid vilken en temperatur är 1600 °C, en tillväxthastighet är 1.0 pm per timme, en introduktionshastighet av rämaterialgas av C och Si är lika med eller mindre än 1.0. Vid denna tidpunkt införs exempelvis en kvävgas in i atmosfären så att en orenhet av N införs i skiktet 31 av N'-typ och skiktet 31 av Nïtyp. 10 15 20 25 30 35 532 816 9 Följaktligen bildas på innerväggen 5 skiktet 31 av N'-typ uppvisande dopningsnivån av exempelvis 1X10'6cm'3 och skiktet 32 av Nïtyp uppvisande dopnirrgsnivån av exempelvis rxroæcmrt. l detta fall, vad gäller kanalen 5, är tjockleken och dopningsnivån hos vart och ett av skiktet 31 av N' -typ och skiktet 32 av Nïtyp, vilka är bildade på bottnen av kanal 5, på sidoväggen av kanalen 5 eller på ytan av substratet, olika varandra. Speciellt är tjockleken hos en del hos varje dopningsskikt bildat på sidoväggen av kanalen 5 tunnare än det som är bildat på bottnen av kanalen 5 och dopningsnivån hos den del av varje dopningsskikt som är bildat på sidoväggen av kanalen är högre än det som är bildat på bottnen av kanalen 5.
Vidare är tjockleken av en del av varje dopningsskikt format på bottnen av kanalen större än av det som är format på ytan av substratet.
Skälet till varför sambanden ovan är konstruerade är sådant att det är svårt att deponera dopningsskiktet pà sidoväggen av kanalen 5 snarare än på bottnen av kanalen 5.
Vidare beror detta på att deponeringsmängden av dopningsskiktet pà bottnen av kanalen 5 blir större än den på ytan av substratet, eftersom en del av dopningsskiktet, vilken inte deponeras på sidoväggen av kanalen 5, deponeras pà bottnen av kanalen 5. l detta fall beror ett samband mellan tjockleken och dopningsnivån på en planorientering av ytan hos substratet och en planorientering av sidoväggen av kanalen 5. l denna utföringsform definieras att följande samband skall råda. Fig. 10 är en schematisk vy som förklarar sambandet.
Vad avser tjocklekarna hos skiktet 31 av N'-typ och skiktet 32 av Nïtyp, som visas i fig. 10, definieras tjockleken av dopningsskiktet bildat på bottnen av kanalen 5 såsom d2, tjockleken av dopningsskiktet format på ytan av substratet definieras som d1 och tjockleken av dopningsskiktet format av sidoväggen av kanalen 5 definieras som d3. Det bekräftas att dessa tjocklekar har följande samband.
(Formel 1) d2 = 2 x d1 (Formel 2) d2 = 3 x d3 Här kan ovan angivna samband hos tjocklekar ändras i enlighet med ett depositionstillstând och liknande, exempelvis visar formel 2 att tjockleken d2 blir tre gånger större än tjockleken d3. Tjockleken d2 är faktiskt en till två gånger större än tjockleken d3.
Eftersom tillväxthastigheten hos skiktet 31 av Nltyp och skiktet 32 av Nïtyp pàkanalens 5 sidovägg är exempelvis 100 nm per timme, och dessas tillväxthastighet vid kanalens 5 botten är 100 nm till 500 nm per timme, uppnås sambandet enligt ovan. 10 15 20 25 30 35 532 816 10 Vad avser dopningsnivàn hos skiktet 31 av N'-typ och skiktet 32 av Nïtyp, är vidare koncentrationen av en del av formad på kanalens 5 sidovägg en till 5 gånger större än koncentrationen av en del formad på bottnen av kanalen 5.
Genom utförande av en tillbakaetsningsprocess (etch back process) avlägsnas en dei av skiktet 31 av N'-typ och skiktet av Nïtyp bildad på substratets yta. Följaktligen exponeras source-området 4 av Nïtyp och vidare tillhandahåller det i kanalen 5 återstående skiktet 31 av N' -typ kanalskiktet 6 av N' -typ.
En offeroxidationsprocess eller liknande genomförs om nödvändigt. Därefter oxideras skiktet 32 av Nïtyp i en termisk oxidationsprocess, så att oxidfilmen 8 dopad med orenheten av N-typ bildas. Koncentrationen av orenheten av N-typ dopad i oxidfilmen 8 är huvudsakligen lika med koncentrationen av orenhet av N-typ inkluderad i skiktet 32 av Nïtyp som skall oxideras.
Vid denna tidpunkt regleras en processtid och en processtemperatur hos den terrniska oxidationsprocessen så att en del av skiktet 32 av Nïtyp format på sidoväggen av kanalen 5 helt oxideras. Följaktligen kvarstannar kanalskiktet 6 av N"-typ och oxidfilmen 8 på kanalens sidovägg, och skiktet 32 av N*-typ bringas försvinna. inte endast kanalskiktet 6 av N'-typ och oxidfilmen 8, utan även skiktet 32 av N"-typ bringas kavarstanna på bottnen av kanalen 5. Detta skikt 32 av Nïtyp tillhandahåller lågresistensskiktet 7 av Nïtyp.
Ett polykiselskikt eller ett metallskikt dopat med en orenhet är format på ytan av oxidfilmen 8. Därefter tillbakaetsas polykiselskiktet eller metallskiktet, så att en del av polykiselskiktet eller metallskiktet bringas kvarstanna för inbäddning av kanalen 5.
Följaktligen tillhandahålls gate-elektroden 9.
Fastän de senare stegen ej visas på ritningarna utförs ett mellanskiktsformningssteg av en isoleringsfilm, ett kontakthålsbildande steg för kontaktering av nämnda mellanskikts- isoleringsfilm, ett ledningsformande steg eller liknande. Följaktligen bildas en gate-ledning för elektrisk förbindning med gate~elektroden 9, och den första elektroden 14 för elektriskt förbindning till source-omrâdet 4 av Nïtyp bildas, varefter baksideselektroden 19 formas på baksidan av substratet 1 av Nïtyp. Följaktligen färdigställs den i fig. 1 visande vertikala effekt-MOSFETen.
Som ovan beskrivits, åstadkommer den vertikala effekt-MOSFETen enligt denna utföringsform att den elektriska fältkoncentrationen hindras från att alstras vid hörnet mellan bottnen och sidoväggen hos kanalen 5 och att den vid hörnet placerade oxidfilmen skyddas från att brytas ned. Vidare tillverkas konstruktionen ovan endast genom framställning av kanalen 5 nära gränsen mellan driftskiktet 2 av N'-typ och basområdet 3 av Pïtyp. Det är 10 15 20 25 30 35 532 816 11 följaktligen ej nödvändigt att öka kanalens 5 djup. Dessutom är det ej nödvändigt att bilda ett skikt av N-typ under basomràdet 3 av Pïtyp liksom hos den kända tekniken. Därför att det ej nödvändigt att lägga till det ytterligare steget för bildande av skiktet av N-typ, så att tillverk- ningsprocessen för den vertikala effekt-MOSFETen förenklas.
(Andra utföringsform) En andra utföringsform av föreliggande uppfinning förklaras enligt följande. Fig. 11A är en tvärsnittsvy visande en MOSFET, såsom en halvledaranordning av kiselkarbid enligt denna utföringsform. Fig. 11B är en profil av en dopningsnivàn av en ledande P-typ i MOSFET'en längs linjen XlE-XlF visad i fig. 11A. MOSFETen enligt denna utföringsform förklaras med hänvisning till fig. 11A och 11B enligt följande. Grundkonstruktionen hos MOSFETen enligt föreliggande utföringsform liknar den i den första utföringsformen. Därför förklaras endast skillnaden mellan dem. l den andra utföringsformen av föreliggande uppfinning är i likhet med den första utföringsformen det på båda sidor om kanalen 5 anordnade basomràdet 3 av Pïtyp anordnat att vara placerat på en lägre sida av den ytterst lägsta positionen av oxidfilmen 8. Dopningsnivån av en P-typ i basomràdet 3 av Pïtyp minskas gradvis från höjden av positionen motsvarande bottnen av lågresistensskiktet 7 av Nïtyp till gränsen mellan driftskiktet 2 av N'- typ och basomràdet 3 Pïtyp, såsom visas i fig. 11A och 11B. Vidare är dopningsnivàn av en N-typ i kanalskiktet 6 av N'-typ mindre än dopningsnivàn av N-typ i lågdistansskiktet 7 av N"-typ och högre än dopningsnivàn av N-typ i driftskiktet 2 av Nltyp. Konstruktionen enligt ovan tillhandahåller följaktligen en förbättring av förmågan att motstå spänning med upprätthållande av tröskeln hos gate-kanalen i MOSFETen enligt den första utföringsformen.
(Tredje utföringsform) En tredje utföringsform av föreliggande uppfinning förklaras enligt följande. Fig. 12A är en tvärsnittsvy visande en MOSFET såsom en halvledaranordning av kiselkarbid enligt denna utföringsform. Fig. 12B är en profil av en dopningsnivà av ledande P-typ i MOSFETen längs linjen XllG-XllH visad i fig. 12A, och fig. 12C är en profit av en dopningsnivàn av en ledande N-typ i MOSFETen längs linjen Xlll-XllJ visad i fig. 12(a). MOSFETen enligt denna utföringsform förklaras med hänvisning till fig. 12A till 12C enligt följande. Den grundläggande konstruktionen hos MOSFET'en enligt denna utföringsform är liknande den första utföringsformen. Därför förklaras endast skillnaden mellan den. l den tredje utföringsformen av föreliggande uppfinning, avvikande från den första utföringsformen, innefattar konstruktionen inte något lågresistansskikt 7 av Nïtyp. Liknande den första utföringsformen är basomràdet 3 av Pïtyp anordnat på båda sidor om kanalen 5 arrangerat att vara anordnat på en lägre sida av den ytterst lägsta positionen av oxidfilmen 8.
Dopningsnivån av P-typ i basomràdet 3 av Pïtyp minskas gradvis från höjden av positionen motsvarande den yttersta bottnen av oxidfllmen 8 i kanalen 5 till gränsen mellan driftskiktet 2 10 15 20 25 30 35 532 815 12 av N'-typ och basområden 3 av Pïtyp. Vidare är dopningsnivån av N-typ i kanalskiktet 6 av N'-typ högre än dopningsnivån av N-typ i driftskiktet 2 av N' -typ.
Konstruktionen enligt ovan tillhandahåller följaktligen en förbättring av motståndet mot spänningen med upprätthållande av tröskeln hos gate-kanalen i MOSFETen enligt den första utföringsformen, fastän tillägesresistansen blir högre till följd av att konstruktionen inte innefattar något lågresistansskikt 7 av N"-typ.
(Fjärde utföringsformen) En fjärde utföringsform enligt föreliggande uppfinning förklaras enligt följande. Fig. 13 är en tvärsnittsvy visande en lGBT såsom en halvledaranordning av kiselkarbid enligt denna utföringsform. l den första utföringsformen är halvledaranordningen av kiselkarbid den vertikala effekt-MOSFETen uppvisande substratet 1 av N*-typ framställt av kisetkarbid. Å andra sidan, såsom visas i fig. 13, innefattar anordningen ett substrat 61 av Pïtyp i stället för substratet 1.
Anordningen är följaktligen nämnda lGBT i stället för effekt-MOSFETen. l detta fall arbetar source-området 4 av Nïtyp beskrivet i den första utföringsformen såsom ett source-område av Nïtyp, varvid den första elektroden 14 arbetar som en source-elektrod och den andra elektroden 19 arbetar som en drain-elektrod.
Vid fall av denna lGBT är liknande den första utföringsformen det på båda sidor av kanalen 5 anordnade basområdet 3 av Pïtyp portionerat lägre än den yttre lägsta positionen av oxidfilmen 8, så att en kopplingsstruktur uppvisande kanalskiktet 6 av Nltyp formas sandwichartat mellan två basområden 3 av Pïtyp från båda sidor av kanalskiktet 6. Den elektriska potentialen hos drainen avbryts av kopplingsstrukturen, så att utarmningsskiktet hindras från att genomtränga det övre partiet av kanalskiktet 6 av Nö-typ.
Elektrisk fältkoncentration hindras följaktligen från att alstras vid hörnet mellan bottnen och sidoväggen av kanalen 5, så att oxidfilmen 8 vid hörnet skyddas från att nedbrytas. Den fjärde utföringsformen har följaktligen samma effekt som den första utförings- formen.
(Femte utföringsform) En femte utföringsforrn av föreliggande uppfinning förklaras. Fig. 14 är en tvärsnitts- vy visande en lGBT såsom halvledaranordning av kiselkarbid enligt denna utföringsform.
Nämnda lBGT enligt denna utföringsforrn förklaras enligt följande med hänvisning till fig. 14.
Baskonstruktionen av nämnda lGBT enligt denna utföringsform liknar den fjärde utföringsfor- men. Därför beskrivs endast skillnaden mellan dem.
Som visas i fig. 14 har i nämnda lGBT enligt denna utföringsform substratet 1 fram- ställt av kiselkarbid den ledande Nïtypen. Ett flertal kanaler 14 formas från baksidan av sub- stratet 1 av Nïtyp i den vertikala riktningen, så att kanalerna når driftskiktet 2 av Nltyp. 10 15 20 25 30 35 532 818 13 Skiktet 41 av Pïtyp är inbäddat i varje kanal 40. Konstruktionen enligt ovan skiljer sig från den fjärde utföringsformen.
Ett avstånd och en bredd hos varje skikt 41 av Pïtyp, dvs. varje kanal 41, är exempelvis omkring 100 pm. Djupet av skiktet 41 av Pïtyp ligger exempelvis i ett område mellan 60 pm och 300 pm.
Denna konstruktion är ekvivalent med en konstruktion där ett drain-område sammansatt av ett flertal skikt 41 av Pïtyp innefattar områden av multipel Nïtyp.
Följaktligen arbetar i grunden skiktet 41 av Pïtyp såsom draln-området, så att nämnda lGBT bringas att operera. Eftersom drain-omrâdet innefattar multipla områden av Nïtyp, kan en tröskelspänning alstrad vid en förbindning SiC-PN, dvs. i en PN-potential mellan skiktet 41 av Pïtyp och driftskiktet 2 av N'-typ elimineras. Här är vid fall av 4H-SiC tröskelspänningen 2,9eV.
Nämnda lGBT uppvisande ovan angivna konstruktion kan framställas på sådant att multipla skikt för tät Pïtyp bildas på baksidan av substratet 1 av Nïtyp visat i fig. 4 hos den första utföringsformen, och därefter genomförs stegen visade i fig. 5 till 9. Speciellt är en mask uppvisande ett flertal öppningar motsvarande ett flertal positioner för kanaler som skall formas anordnad vid baksidan av substratet 1 av Nïtyp. Därefter etsas baksidan 1 av Nïtyp, så att flera kanaler 41 formas. Därefter avlägsnas masken, varefter en film av Pïtyp deponeras på baksidan av substratet 1 av Nïtyp. Filmen av Pïtyp etsas tillbaka, så att skiktet 41 av P"-typ bildas.
(Sjätte utföringsform) En sjätte utföringsform av föreliggande uppfinning förklaras. Fig. 15 är en tvärsnitts- vy visande en lGBT, såsom en halvledaranordning av kiselkarbid enligt denna utföringsform.
Nämnda IGBT enligt denna utföringsforrn förklaras enligt följande med hänvisning till fig. 15.
En grundkonstruktion av nämnda lGBT enligt denna utföringsform liknar den femte utföringsformen. Därefter förklaras endast skillnaden mellan dem.
Nämnda lGBT enligt denna utföringsfrom innefattar ett substrat 1 av kiselkarbid av ledande Pïtyp. Ett flertal kanaler 50 är formade pä baksidan av substratet 1 av Pïtyp i vertikal riktning. Kanalerna 50 när driftskiktet 2 av Nltyp. Ett skikt 51 av Nïtyp är inbäddat i varje kanal 50. Ovan angivna konstruktion skiljer sig från den tredje utföringsformen.
Ett avstånd och en bredd hos varje skikt 51 av Nïtyp, dvs. varje kanal 51, är exem- pelvis omkring 100 pm. Djupet av skiktet 51 av Nïtyp är exempelvis i ett område mellan 60 pm och 100 pm.
Denna konstruktion är ekvivalent med en konstruktion där ett drain-område sammansatt av multipla substrat 1 av Pïtyp innefattar multipla områden 51 av Nïtyp.
Följaktligen arbetar i grunden substratet 61 av Pïtyp såsom drain-omràde, så att nämnda 10 15 20 25 532 815 14 lGBT bringas operera. Eftersom drain-området innefattar flera eller multipla områden 51 av Nïtyp kan elimineras en tröskelspänning alstrad vid en SiC-PN-koppling eller -förbind-ning, dvs, i en PN-potential mellan substratet 1 av Pïtyp och driftskiktet 2 av N' -typ.
Nämnda lGBT uppvisande konstruktionen enligt ovan, kan enkelt tillverkas på sädant sätt att kiselkarbidsubstratet 1 har den ledande Pf-typen avvikande från den femte utföringsformen och skiktet 51 av Nïtyp är inbäddat i kanalen 5 bildad på baksidan av substratet 1 av Pïtyp.
(Modifikationer) l varje utföringsform är den första ledande typen N-typen och den andra ledande typen är P-typen. Vidare är den vertikala effekt-MOSFETen och nämnda IGBT uppvisande N-kanaltypen för formande av kanalen av N-typ förklarade såsom ett exempel. Den första ledande typen kan emellertid vara P-typen och den andra ledande typen kan vara N-typen, så att en vertikal effekt-MOSFET och en IGBT uppvisande en P-kanaltyp för formande av en P-typkanal tillhandahålls. l varje utföringsform innefattar substratet basområdet 3 av Pïtyp och source- området 4 av Nïtyp formade genom en tillväxtmetod av epitaxialtyp. De kan emellertid vara formade genom en jonimplatationsmetod.
Här, med fall där en kristallorientering visas, ska i allmänhet ett streck (dvs.-) tilläggas över ett avsett tal. Eftersom en uttrycklig begränsning råder enligt ett elektriskt inlämningssystem är l denna beskrivning strecket tillagt framför det avsedda talet.
Medan uppfinningen har beskrivits med hänvisning till föredragna utföringsformer därav, kommer det att underförstås att uppfinningen inte är begränsad till de föredragna utföringsformerna och konstruktlonerna. Uppfinningen är avsedd att täcka olika modifikationer och ekvivalenta arrangemang. Utöver de olika föredragna kombinationerna och konfigurationerna ligger dessutom även flera, färre eller endast ett enda element inom andemeningen och omfattningen av uppfinningen.

Claims (16)

532 315 15 Patentkrav
1. Halvledaranordning av kiselkarbid innefattande: -ett halvledarsubstrat innefattande ett kiselkarbidsubstrat (1, 61) av en första ledande typ eller en andra ledande typ, ett första halvledarskikt (2) framställt av en kiselkarbid av en första ledande typ och uppvisande en dopningsnivå lägre än den för kiselkarbidsubstratet (1, 61), ett andra halvledarskikt (3) framställt av en kiselkarbid av en andra ledande typ och ett tredje halvledarskikt (4) framställt av kiselkarbid av den första ledande typen, vilka är staplade i denna ordning; en kanal (5) anordnad i ett cellomràde hos halvledarsubstratet och genomträngande de andra och tredje halvledarskikten (3, 4) för att nà det första halvledarskiktet (2); ett kanalskikt (6) av den första ledande typen och anordnat pá minst en sidovägg och en botten av kanalen (5); en oxidfilm (8) anordnad på kanalskiktet (6) i kanalen (5) och innefattande en del avsedd att fungera som en gate-oxidfilm; en gate-elektrod (9) anordnad pà en yta av oxidfilmen (8) i kanalen (5); en första elektrod (14) elektriskt förbunden med det tredje halvledarskiktet (4); och en andra elektrod (19) elektriskt förbunden med kiselkarbidsubstratet (1, 61), kännetecknad av att en position hos gränsen mellan det första halvledarskiktet (2) och det andra halvledarsklktet (3) är anordnad lägre än en yttersta position hos oxidfilmen (8) i kanalen (5), där gränsen mellan det första och andra halvledarskiktet (2, 3) är djupare än den absolut lägsta positionen av oxidfilmen (8).
2. Halvledaranordning av kiselkarbid enligt krav 1, varvid en dopningsnivå av en andra ledande typ i det andra halvledarskiktet (3) är gradvis minskad fràn en höjd av en position hos oxidfilmen (8) anordnad på en botten av kanalen (5) till en gräns mellan det första halvledarskiktet (2) och det andra halvledarskiktet (3), och en dopningsnivå av en första ledande typ i kanalskiktet (6) är högre än en dopningsnivå av den första ledande typen i det första halvledarskiktet (2).
3. Halvledaranordning av kiselkarbid enligt krav 1, ytterligare innefattande: ett làgresistansskikt (7) av den första ledande typen och anordnat under oxidfilmen (8) på en botten av kanalen (5), varvid en längd från den ytterst lägsta positionen av oxidfilmen (8) till bottnen av kanalen (5) motsvarar en summa av en filmtjocklek hos lågresistansskiktet (7) och en filmtjocklek hos kanalskiktet (6). 532 815 16
4. Halvledaranordning av kiselkarbid enligt krav 3, varvid en dopningsnivà av en andra ledande typ i det andra halvledarskiktet (3) är gradvis minskad från en höjd av en position motsvarande en botten av làgresistansskiktet (7) till en gräns mellan det första halvledarskiktet (2) och det andra halvledarskiktet (3), och en dopningsnivà av en första ledande typ i kanalskiktet (6) är lägre än en dopningsnivå av den första ledande typen i làgresistansskiktet (7) och högre än en dopningsnivá av den första ledande typen i det första halvledarskiktet (2).
5. Halvledaranordning av kiselkarbid enligt något av krav 1-4, varvid en planorientering hos sidoväggen av kanalen (5) är en (1-100)~yta eller en (11-20)-yta, och en tjocklek av delen av kanalskiktet (6) anordnad på bottnen av kanalen (5) är större än den anordnad på sidoväggen av kanalen (5).
6. Halvledaranordning av kiselkarbid enligt krav 5, varvid tjockleken av delen av kanalskiktet (6) anordnat på bottnen av kanalen (5) är en till fem gånger större den formad på sidoväggen av kanalen (5).
7. Halvledaranordning av kiselkarbid enligt krav 5 eller 6, varvid en dopningsnivà av en första ledande typ i delen av kanalskiktet (6) anordnad på sidoväggen av kanalen (5) är fem gånger större än den anordnad på bottnen av kanalen (5).
8. Halvledaranordning av kiselkarbid enligt något av kraven 1-7, varvid kiselkarbidsubstratet (1) är av den första ledande typen, ett flertal av andra kanaler (40) är anordnade i kiselkarbidsubstratet (1) varvid varje andra kanal (40) är anordnad från en baksida av kiselkarbidsubstratet (1) till det första halvledarskiktet (2), de andra kanalerna (41) är inbäddade med ett dopningsskikt (51) av den andra ledande typen, och den andra elektroden (19) kontaktar kiselkarbidsubstratet (1) och dopningsskiktet (51).
9. Halvledaranordning av kiselkarbid enligt något av kraven 1-7, varvid kiselkarbidsubstratet (61) är av den andra ledande typen, ett flertal av andra kanaler (50) är anordnade i substratet (61), varvid varje andra kanal (50) är anordnad från en baksida av kiselkarbidsubstratet (61) till det första halvledarskiktet (2), de andra kanalerna (50) är inbäddade med ett dopningsskikt (51) av den första ledande typen och den andra elektroden (19) kontaktar kiselkarbidsubstratet (61) och dopningsskiktet (51). 532 8:15 1,7
10. Förfarande för framställning av en halvledaranordning av kiselkarbid, innefattande stegen: beredning av ett halvledarsubstrat innefattande ett kiselkarbidsubstrat (1, 61) av en första ledande typ eller en andra ledande typ, ett första halvledarskikt (2) framställt av en första ledande typ av kiselkarbid och uppvisande en dopningsnivà lägre än den för kiselkarbidsubstratet (1, 61), ett andra halvledarskikt (3) framställt av en andra ledande typ av kiselkarbid, och ett tredje halvledarskikt (4) framställt av den första ledande typen av kiselkarbid, vilka är staplade i denna ordning; formning av en kanal (5) i ett cellområde hos halvledarsubstratet, varvid kanalen (5) genomtränger de andra och tredje halvledarskikten (3, 4) till att nä det första halvledarskiktet (2); formning av ett fjärde halvledarskikt (31) av den första ledande typen i kanalen (5) genom en epitaxial tillväxtmetod pà sådant sätt, att en del av det fiärde halvledarskiktet (31) anordnat pà en botten av kanalen (5) är tjockare än det pà minst en sidovägg av kanalen (5); formning av en oxidfilm (8) pà minst en innervägg av kanalen (5) genom en termisk oxidationsmetod pà sådant sätt, att oxidfilmen (8) innefattar en del avsedd att fungera såsom en gate-oxidfilm, vilken kontaktar det tjärde halvledarskiktet (31) så att det fjärde halvledarskiktet (31) tillhandahåller ett kanalskikt (6); formning av en gate-elektrod (9) på en yta av oxidfilmen (8) i kanalen (5); formning av en första elektrod (14) elektriskt förbunden med det tredje halvledarskiktet (4), och formning av en andra elektrod (19) elektriskt förbunden med kiselkarbidsubstratet (1, 61), kännetecknat av att i steget för formning av oxidfilmen (8) genomförs den termiska oxidationsmetoden sà att en position hos en gräns mellan det första halvledarskiktet (2) och det andra halvledarskiktet (3) är anordnad lägre än en ytterst lägsta position hos oxidfilmen (8) i kanalen (5).
11. Förfarande för framställning av halvledaranordningen av kiselkarbid enligt krav 10, ytterligare innefattande formning av ett femte halvledarskikt (32) på det 'fjärde halvledarskiktet (31) pà sidoväggen och bottnen av kanalen (5), varvid det femte halvledarskiktet (32) har en dopningsnivà av den första ledande typen högre än den hos det fjärde halvledarskiktet (31), varvid i steget för formning av oxidfilmen (8) genomförs den termiska oxidationsmetoden tills en del av det femte halvledarskiktet (32) format pà sidoväggen av kanalen (5) är fullständigt oxiderat, så att oxidfilmen (8) formas, och att ett làgresistansskikt (7) av den första ledande 532 815 18 typen formas under oxidfilmen (8) pà en botten av kanalen (5) genom att upprätthålla det femte halvledarskiktet (32) utan oxidation.
12. Förfarande för framställning av halvledaranordningen av kiselkarbid enligt krav 10 eller 11, varvid i steget för formning av kanalen (5) är en planorientering för kanalens (5) sidovägg inställd för att vara en (1-100)-yta eller en (11-20)-yta.
13. Förfarancle för framställning av halvledaranordningen av kiselkarbid enligt krav 11 eller 12, varvid i steget för formning av det fjärde halvledarskiktet (31), är tjockleken hos delen av det fjärde halvledarskiktet (31) format på bottnen av kanalen (5) inställd att vara en till fem gånger större än den formad på sidoväggen av kanalen (5).
14. Förfarande för framställning av halvledaranordningen av kiselkarbid enligt krav 12 eller 13, varvid i steget för framställning av det fjärde halvledarskiktet (31) är en dopningsnivà av en första ledande typ i delen hos det fjärde halvledarskiktet (31) format pà sidoväggen av kanalen (5) inställd att vara en till fem gånger större än hos det format på bottnen av kanalen (5).
15. Förfarande för framställning av halvledaranordningen av kiselkarbid enligt något av kraven 10-14, varvid steget för beredning av halvledarsubstrateti ett fall där kiselkarbidsubstratet (1) är av den första ledande typen, innefattar stegen: formning av ett flertal av andra kanaler (40) på en baksida av substratet (1), varvid varje andra kanal (40) när det första halvledarskiktet (2); och inbäddande av de andra kanalerna (40) med ett dopningsskikt (41) av den andra ledande typen.
16. Förfarande för framställning av halvledaranordningen av kiselkarbid enligt något av kraven 10-14, varvid steget för beredning av halvledarsubstratet i ett fall där kiselkarbidsubstratet (61) är av den andra ledande typen, innefattar stegen: formning av ett flertal andra kanaler (50) på en baksida av substratet (61), varvid varje andra kanal (50) när det första halvledarskiktet (2); och inbäddande av de andra kanalerna (50) med ett dopningsskikt (51) av den första ledande typen.
SE0502464A 2004-11-08 2005-11-08 Halvledaranordning av kiselkarbid och metod för tillverkning av densamma SE532816C2 (sv)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004323512 2004-11-08
JP2005294915A JP4899405B2 (ja) 2004-11-08 2005-10-07 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
SE0502464L SE0502464L (sv) 2006-05-09
SE532816C2 true SE532816C2 (sv) 2010-04-13

Family

ID=36217430

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0502464A SE532816C2 (sv) 2004-11-08 2005-11-08 Halvledaranordning av kiselkarbid och metod för tillverkning av densamma

Country Status (4)

Country Link
US (3) US7582932B2 (sv)
JP (1) JP4899405B2 (sv)
DE (1) DE102005052731B4 (sv)
SE (1) SE532816C2 (sv)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
EP1972008B1 (en) * 2006-01-10 2020-05-13 Cree, Inc. Silicon carbide dimpled substrate
JP2007243080A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US8008096B2 (en) 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
JP5612256B2 (ja) * 2008-10-16 2014-10-22 株式会社東芝 半導体装置
WO2010069618A1 (en) * 2008-12-15 2010-06-24 Abb Technology Ag Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP5402220B2 (ja) * 2009-04-28 2014-01-29 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
JP5511308B2 (ja) * 2009-10-26 2014-06-04 三菱電機株式会社 半導体装置およびその製造方法
JP5170074B2 (ja) * 2009-12-25 2013-03-27 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8264035B2 (en) * 2010-03-26 2012-09-11 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5310687B2 (ja) * 2010-09-30 2013-10-09 株式会社デンソー 接合型電界効果トランジスタを備えた半導体装置およびその製造方法
JP2012146921A (ja) 2011-01-14 2012-08-02 Denso Corp 炭化珪素半導体装置
JP5817204B2 (ja) * 2011-04-28 2015-11-18 トヨタ自動車株式会社 炭化珪素半導体装置
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
KR101339277B1 (ko) 2012-12-18 2013-12-09 현대자동차 주식회사 반도체 소자 및 그 제조 방법
DE112013006308B4 (de) 2013-01-23 2024-04-18 Hitachi Power Semiconductor Device, Ltd. Siliziumcarbid - halbleitervorrichtung und verfahren zu ihrer herstellung
US9887283B2 (en) * 2013-05-10 2018-02-06 Alpha And Omega Semiconductor Incorporated Process method and structure for high voltage MOSFETs
WO2015010121A1 (en) * 2013-07-19 2015-01-22 Ramgoss, Inc. Self-aligned gate buried channel field effect transistor
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
JP6197995B2 (ja) * 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015207588A (ja) 2014-04-17 2015-11-19 ローム株式会社 半導体装置
WO2016038833A1 (ja) * 2014-09-08 2016-03-17 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
CN107431091B (zh) * 2015-03-30 2020-05-19 三菱电机株式会社 碳化硅半导体装置及其制造方法
JP6613610B2 (ja) * 2015-05-14 2019-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6702556B2 (ja) * 2016-10-31 2020-06-03 株式会社東芝 半導体装置及びその製造方法
DE102020202038A1 (de) 2020-02-18 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Fin-Feldeffekttransistor, vertikaler Fin-Feldeffekttransistor-Anordnung und Verfahren zum Bilden eines vertikalen Fin-Feldeffekttransistors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170263A (ja) * 1984-02-15 1985-09-03 Nec Corp 縦型電界効果トランジスタ
JPH05343691A (ja) * 1992-06-08 1993-12-24 Nippondenso Co Ltd 縦型絶縁ゲート電界効果トランジスタ
JP2910573B2 (ja) * 1993-09-10 1999-06-23 株式会社日立製作所 電界効果トランジスタ及びその製造方法
US5323040A (en) 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
SE9601179D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A field controlled semiconductor device of SiC and a method for production thereof
EP0948818B1 (en) * 1996-07-19 2009-01-07 SILICONIX Incorporated High density trench dmos transistor with trench bottom implant
US6570185B1 (en) 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
JP3709688B2 (ja) * 1997-03-05 2005-10-26 株式会社デンソー 炭化珪素半導体装置
JPH11204789A (ja) * 1998-01-08 1999-07-30 Sanken Electric Co Ltd 絶縁ゲ−ト形トランジスタ
JP2000269487A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
JP4678902B2 (ja) * 1999-09-02 2011-04-27 富士電機システムズ株式会社 炭化けい素ｕｍｏｓ半導体素子およびその製造方法
JP2002176177A (ja) 2000-12-07 2002-06-21 Denso Corp 半導体装置及びその製造方法
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses
US6569738B2 (en) 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US6855981B2 (en) 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP3539417B2 (ja) * 2001-11-14 2004-07-07 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
JP4114390B2 (ja) * 2002-04-23 2008-07-09 株式会社デンソー 半導体装置及びその製造方法
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP5011681B2 (ja) 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US8097917B2 (en) 2012-01-17
US7582932B2 (en) 2009-09-01
US20060097268A1 (en) 2006-05-11
DE102005052731B4 (de) 2016-07-21
DE102005052731A1 (de) 2006-05-11
US7541300B2 (en) 2009-06-02
JP2006156962A (ja) 2006-06-15
SE0502464L (sv) 2006-05-09
US20080014702A1 (en) 2008-01-17
US20090272983A1 (en) 2009-11-05
JP4899405B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
SE532816C2 (sv) Halvledaranordning av kiselkarbid och metod för tillverkning av densamma
KR101051850B1 (ko) 탄화규소 반도체장치 및 그 제조방법
JP4539684B2 (ja) 炭化珪素半導体装置およびその製造方法
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
US8564060B2 (en) Semiconductor device with large blocking voltage and manufacturing method thereof
WO2017126472A1 (ja) 半導体装置
KR100758343B1 (ko) 탄화 규소 반도체 장치
JP2012169385A (ja) 炭化珪素半導体装置
US8921903B2 (en) Lateral junction field-effect transistor
KR20120125401A (ko) 전력용 반도체 장치, 파워 모듈 및 전력용 반도체 장치의 제조 방법
CN102362354A (zh) 半导体装置
JP2008103563A (ja) 超接合半導体装置の製造方法
JP2014090057A (ja) 炭化珪素半導体装置
JP2008227172A (ja) 炭化珪素半導体装置およびその製造方法
JP2019046909A (ja) 炭化珪素半導体装置およびその製造方法
JP2011210834A (ja) 電界効果トランジスタ
EP1826824B1 (en) Semiconductor device and method of manufacturing the same
JP4328797B2 (ja) 半導体装置
JP2006351713A (ja) 絶縁ゲート型半導体装置
JP2007053226A (ja) 半導体装置およびその製造方法
JP4116299B2 (ja) 半導体装置及びその製造方法
JP2021044289A (ja) 半導体装置およびその製造方法
JP7405230B2 (ja) スイッチング素子
JP7113386B2 (ja) 半導体装置
KR20110030379A (ko) 반도체 장치

Legal Events

Date Code Title Description
NUG Patent has lapsed