JP5170074B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5170074B2
JP5170074B2 JP2009294799A JP2009294799A JP5170074B2 JP 5170074 B2 JP5170074 B2 JP 5170074B2 JP 2009294799 A JP2009294799 A JP 2009294799A JP 2009294799 A JP2009294799 A JP 2009294799A JP 5170074 B2 JP5170074 B2 JP 5170074B2
Authority
JP
Japan
Prior art keywords
trench
region
source region
conductivity type
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009294799A
Other languages
English (en)
Other versions
JP2011134970A (ja
Inventor
有一 竹内
ラジェシュ クマール 丸汎
尚宏 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009294799A priority Critical patent/JP5170074B2/ja
Priority to US12/976,116 priority patent/US8575648B2/en
Priority to SE1051367A priority patent/SE535294C2/sv
Publication of JP2011134970A publication Critical patent/JP2011134970A/ja
Application granted granted Critical
Publication of JP5170074B2 publication Critical patent/JP5170074B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、トレンチ構造のＪＦＥＴもしくはＭＯＳＦＥＴを備えた炭化珪素（以下、ＳｉＣという）半導体装置及びその製造方法に関するものである。
従来、トレンチ構造のＪＦＥＴを備えたＳｉＣ半導体装置が特許文献１、２に開示されている。図７は、この従来のＳｉＣ半導体装置を示した図であり、図７（ａ）は、平面パターン図、図７（ｂ）は、図７（ａ）のＸ−Ｘ’断面図、図７（ｂ）は、図７（ａ）のＹ−Ｙ’断面図である。
この図に示されるように、ｎ+型ＳｉＣ基板Ｊ１上に、ｎ-型ドリフト層Ｊ２とｐ+型の第１ゲート領域Ｊ３およびｎ+型ソース領域Ｊ４を順に形成したのち、これらを貫通するトレンチＪ５を形成し、このトレンチＪ５内にｎ-型チャネル層Ｊ６およびｐ+型の第２ゲート領域Ｊ７を形成した構造としている。そして、図示しないが第２ゲート領域Ｊ７に対して電気的に接続したゲート電極に印加するゲート電圧を制御することにより、ｎ+型ソース領域Ｊ４に電気的に接続されたソース電極とｎ+型ＳｉＣ基板Ｊ１に電気的に接続されたドレイン電極との間にドレイン電流を流すという動作を行う。
特開２００５−３２８０１４号公報 特開２００３−６９０４１号公報
上記従来のＳｉＣ半導体装置は、例えば、図７（ａ）に示されるように各トレンチＪ５が短冊状に構成されると共に、各トレンチＪ５が平行に並べられることでストライプ状にレイアウトされる。しかしながら、各トレンチＪ５を短冊状に配置した場合に、過剰なドレイン電流が発生することが確認された。図８は、従来のＳｉＣ半導体装置におけるゲート電圧に対するドレイン電流特性を調べたときの特性図である。この図に示されるように、ゲート電圧がＪＦＥＴを作動させる閾値近傍に近づくと、閾値を超える以前からドレイン電流が発生していることが確認できる。このような閾値近傍において発生するドレイン電流により、ＪＦＥＴを理想的な特性、つまりゲート電圧が閾値に至った時に初めてドレイン電流が流れ始めるという理想的な特性を得ることができないという問題が発生する。
なお、このような問題は、ＪＦＥＴに限るものではなく、蓄積型のチャネル層を備えるようなＭＯＳＦＥＴについても同様に発生することを確認している。
本発明は上記点に鑑みて、トレンチ構造のＪＦＥＴもしくはＭＯＳＦＥＴを備える場合において、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置およびその製造方法を提供することを目的とする。
上記問題について本発明者らが鋭意検討を行ったところ、トレンチＪ５の先端部に形成されるＪＦＥＴ構造が影響して発生しているということが判った。つまり、トレンチＪ５を短冊状にする場合、基本的にはトレンチＪ５の長辺を使用してＪＦＥＴを構成することになるが、ｎ+型ソース領域Ｊ４をエピタキシャル成長にて形成していることから基板全体にｎ+型ソース領域Ｊ４が形成されることになり、トレンチＪ５の先端部にもＪＦＥＴが構成されることになる。このため、トレンチＪ５の先端部に形成されるＪＦＥＴ構造の閾値がトレンチＪ５の長辺に形成されるＪＦＥＴ構造の閾値と異なった値となり、上記問題を発生させると考えられる。
これについて、トレンチＪ５の幅を変えて確認した。図９は、トレンチＪ５の幅を変更したときのトレンチＪ５の先端部の各部の様子を示した平面図である。この図に示されるように、トレンチＪ５の幅を１．２μｍ、１．７μｍ、２．１μｍに設定した場合、トレンチＪ５の先端部において成長したｎ-型チャネル層Ｊ６の厚みは、それぞれ０．８μｍ、０．６μｍ、０．５μｍであった。このような現象は、ｎ-型チャネル層Ｊ６を形成する際のマイグレーションのトレンチＪ５の幅に対する依存性により発生するもので、毛細管現象によりトレンチＪ５の幅が狭くなるほど先端部へのマイグレーションが大きくなるために発生する。なお、参考としてｎ-型チャネル層Ｊ６のうちトレンチＪ５の長辺部に形成される部分と先端部に形成される部分との成長量の違いについて確認したところ、図１０に示す結果となり、トレンチＪ５の幅が大きくなると両者の差が縮まるが、トレンチＪ５の幅が小さくなるほど両者の差が広がるという結果となった。
さらに、上記した各場合についてゲート電圧Ｖｇに対するドレイン電流Ｉｄの特性を調べたところ、図１１のような結果となった（なお、図中ＷはトレンチＪ５の幅を示している）。
図１１の破線で示したように、理想的には、ゲート電圧Ｖｇが閾値に達したときにドレイン電流が流れるという特性であるべきであるが、従来のＳｉＣ半導体装置の構造だとゲート電圧Ｖｇに対するドレイン電流Ｉｄの特性が理想的な特性からすれている。そして、このズレは、トレンチＪ５の先端に形成されるｎ-型チャネル層Ｊ６の厚みに応じて変化しており、厚みが厚いほどズレ量が大きくなっている。これは、ｎ-型チャネル層Ｊ６の厚みが大きくなるほど、閾値が低下するためであり、トレンチＪ５の幅が狭くなってトレンチＪ５の先端部のｎ-型チャネル層Ｊ６が厚くなる程、先端部に構成されるＪＦＥＴ構造の閾値が影響して理想的な状態からずれてしまう。したがって、トレンチＪ５の先端部においてＪＦＥＴ構造が形成されないようにすれば、上記の問題が発生しないようにできると言える。
そこで、上記目的を達成するため、請求項１に記載の発明では、ＪＦＥＴを備えたＳｉＣ半導体装置において、トレンチ（６）の先端部にソース領域（４）が形成されないようにすることを特徴としている。具体的には、トレンチ（６）の両先端部においてソース領域（４）の厚みよりも深い凹形状とされることで、該トレンチ（６）の両先端部において、少なくともソース領域（４）およびその領域から第１ゲート領域（３）の厚さよりも長い領域が除去されるようにし、チャネル層（７）のうちトレンチ（６）の長辺部に形成された部分よりも膜厚が厚くなっている部分に全くソース領域（４）が接していないようにしている。
このように構成されたＪＦＥＴを備えるＳｉＣ半導体装置では、トレンチ（６）の先端部に形成されたチャネル層（７）がトレンチ（６）の長辺に位置する部分よりも膜厚が厚くなっていたとしても、そのトレンチ（６）の先端部においてＪＦＥＴ構造が構成されないようにできる。このため、トレンチ（６）の先端部にＪＦＥＴ構造が構成される従来構造の場合のように、その先端部のＪＦＥＴ構造の閾値がトレンチ（６）の長辺に位置する部分のＪＦＥＴ構造の閾値からずれることによる影響を受けることがない。したがって、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置とすることが可能となる。
この場合、請求項２に記載したように、トレンチ（６）の先端部において、チャネル層（７）のうちトレンチ（６）の長辺部に形成される部分よりも厚くなっている領域およびその領域から第１ゲート領域（３）の厚さよりも長い領域が除去された凹形状とされるようにすると好ましい。このようにすれば、膜厚が増大したチャネル部とソース領域の距離がチャネル長以上となり、閾値電圧付近のオフ時においても、ドレイン電流が完全にカットされ、過剰ドレイン電流の発生を防止することができる。
また、請求項３に記載したように、トレンチ（６）を複数本が平行に並べられたストライプ状とする場合には、複数本のトレンチ（６）の先端部の領域が凹形状にて連続的に除去されるようにすることができる。
請求項４および５に記載の発明は、請求項１ないし３に記載のＳｉＣ半導体装置の製造方法に関するものである。これら各請求項に記載した製造方法により、上記各ＳｉＣ半導体装置を製造することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかるＳｉＣ半導体装置を示した図であり、（ａ）は、平面パターン図、（ｂ）は、（ａ）のＡ−Ａ’断面図、（ｂ）は、（ａ）のＢ−Ｂ’断面図、（ｄ）は、（ａ）のＣ−Ｃ’断面図である。 従来構造と第１実施形態の構造のゲート電圧（Ｖ）に対するドレイン電流（Ａ）の特性を調べた結果を示した図である。 図１に示すＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第２実施形態にかかるＳｉＣ半導体装置を示した図であり、（ａ）は、平面パターン図、（ｂ）は、（ａ）のＤ−Ｄ’断面図、（ｂ）は、（ａ）のＥ−Ｅ’断面図である。 図４に示すＳｉＣ半導体装置の製造工程を示した断面図である。 本発明の第３実施形態にかかるＳｉＣ半導体装置を示した図であり、（ａ）は、平面パターン図、（ｂ）は、（ａ）のＦ−Ｆ’断面図、（ｂ）は、（ａ）のＧ−Ｇ’断面図である。 従来のＳｉＣ半導体装置を示した図であり、（ａ）は、平面パターン図、（ｂ）は、（ａ）のＸ−Ｘ’断面図、（ｂ）は、（ａ）のＹ−Ｙ’断面図である。 従来のＳｉＣ半導体装置におけるゲート電圧に対するドレイン電流特性を調べたときの特性図である。 トレンチＪ５の幅を変更したときのトレンチＪ５の先端部の各部の様子を示した平面図である。 ｎ-型チャネル層Ｊ６のうちトレンチＪ５の長辺部に形成される部分と先端部に形成される部分との成長量の違いを調べた結果を示す図である。 ゲート電圧Ｖｇに対するドレイン電流Ｉｄの特性を調べた結果を示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかるＳｉＣ半導体装置を示した図であり、図１（ａ）は、平面パターン図、図１（ｂ）は、図１（ａ）のＡ−Ａ’断面図、図１（ｂ）は、図１（ａ）のＢ−Ｂ’断面図、図１（ｄ）は、図１（ａ）のＣ−Ｃ’断面図である。
図１（ａ）〜（ｄ）に示すＳｉＣ半導体装置は、ｎ+型ＳｉＣ基板１を用いて構成されている。ｎ+型ＳｉＣ基板１としては、例えばオフ基板を用いることができるが、ｎ+型ＳｉＣ基板１に形成されるＪＦＥＴのセルのレイアウトとオフ方向については無関係であり、ＪＦＥＴのセルのレイアウトをオフ方向に合わせる必要はない。
まず、ＪＦＥＴの基本構造について説明する。ＪＦＥＴの基本構造は、図１（ｂ）に示される構造とされている。具体的には、ｎ+型ＳｉＣ基板１の上に、ｎ-型ドリフト層２、ｐ+型の第１ゲート領域３、ｎ+型ソース領域４が順に形成された半導体基板５にトレンチ６が形成されており、トレンチ６の内壁上から半導体基板５の表面上にかけて、ｎ-型チャネル層７が形成されている。このｎ-型チャネル層７の表面上には、トレンチ６の内部を完全に埋め込むようにｐ+型の第２ゲート領域８が形成されている。そして、第２ゲート領域８の表面上にはゲート電極９が形成されており、その上には層間絶縁膜１０を介してソース電極１１が形成されている。ソース電極１１は、層間絶縁膜１０に形成されたコンタクトホールを介してｎ+型ソース領域４に電気的に接続されている。さらに、ｎ+型ＳｉＣ基板１の裏面にはドレイン電極１２が形成されており、ドレイン領域となるｎ+型ＳｉＣ基板１に対して電気的に接続されている。このような構造により、ＪＦＥＴの基本構造が構成されている。
また、図１（ａ）に示されるように、トレンチ６の開口形状は短冊状とされており、このような開口形状である複数のトレンチ６が平行に並べられることでストライプ状に配置されている。そして、図１（ｃ）、（ｄ）に示されるように、トレンチ６の先端部の周辺を含めてｎ+型ＳｉＣ基板１の外縁部においてｎ+型ソース領域４が除去されたメサ構造とされていると共に、トレンチ６の先端部においてｎ-型チャネル層７および第２ゲート領域８が除去された凹形状とされている。このため、ｎ+型ソース領域４は、各トレンチ６の長辺に隣接する位置のみが残された状態となり、その領域のみにＪＦＥＴ構造が構成された状態となっている。
このように構成されたＪＦＥＴを備えるＳｉＣ半導体装置では、トレンチ６の先端部に形成されたｎ-型チャネル層７がトレンチ６の長辺に位置する部分よりも膜厚が厚くなっていたとしても、そのトレンチ６の先端部においてＪＦＥＴ構造が構成されないようにできる。このため、トレンチ６の先端部にＪＦＥＴ構造が構成される従来構造の場合のように、その先端部のＪＦＥＴ構造の閾値がトレンチ６の長辺に位置する部分のＪＦＥＴ構造の閾値からずれることによる影響を受けることがない。したがって、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置とすることが可能となる。
特に、トレンチ６の先端部において、ｎ-型チャネル層７のうちトレンチ６の長辺部に形成される部分よりも厚くなっている領域およびその領域から第１ゲート領域３の厚さよりも長い領域が除去された凹形状とされるようにすると良い。このようにすることで、膜厚が増大したチャネル部とｎ+型ソース領域４の距離がチャネル長以上となり、閾値電圧付近のオフ時においても、ドレイン電流が完全にカットされ、過剰ドレイン電流の発生を防止することができる。
図２は、ｎ+型ソース領域４がトレンチ６の先端部にまで残されているような従来構造と本実施形態のようにトレンチ６の先端部においてｎ+型ソース領域４を除去した凹形状の構造それぞれの場合におけるゲート電圧（Ｖ）に対するドレイン電流（Ａ）の特性を調べた結果を示した図である。この図に示されるように、本実施形態の構造では、従来構造の場合のように、ゲート電圧が閾値近傍に近づいたときにドレイン電流が流れてしまうことは無く、閾値になって初めてドレイン電流が流れるようにできる。この実験結果からも、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置にできていることが判る。
次に、本実施形態にかかるＳｉＣ半導体装置の製造方法について説明する。図３は、本実施形態にかかるＳｉＣ半導体装置の製造工程を示した断面図であり、紙面左側は図１（ｂ）に相当する断面、紙面右側は図１（ｄ）に相当する断面の製造工程中の様子を示している。
まず、図３（ａ）に示す工程では、ｎ+型ＳｉＣ基板１の表面上にｎ-型ドリフト層２とｐ+型の第１ゲート領域３とｎ+型ソース領域４を順にエピタキシャル成長させることで、半導体基板５を構成する。
続いて、図３（ｂ）に示す工程では、トレンチ６の形成予定領域が開口する図示しないマスクを配置したのち、ＲＩＥ（Reactive Ion Etching）等の異方性エッチングを行うことでトレンチ６を形成する。そして、エピタキシャル成長により、ｎ-型チャネル層７を形成する。このとき、ｎ-型チャネル層７のマイグレーションにより、トレンチ６の底部および先端部では、トレンチ６の長辺側の側壁表面よりもｎ-型チャネル層７の膜厚が厚く形成される。
また、図３（ｃ）に示す工程では、ｎ-型チャネル層７の表面上にｐ+型層からなる第２ゲート領域８をエピタキシャル成長させたのち、ＣＭＰ（Chemical Mechanical Polishing）などによってｎ+型ソース領域４が露出するまで第２ゲート領域８およびｎ-型チャネル層７を平坦化し、これらがトレンチ６の内部にのみ残るようにする。
この後、基板外縁部においてｎ+型ソース領域４を除去することでメサ構造を構成するが、このときに同時にトレンチ６の先端部近辺においてｎ+型ソース領域４とｎ-型チャネル層７および第２ゲート領域８を部分的に除去して凹形状とする。具体的には、基板外縁部やｎ+型ソース領域４とｎ-型チャネル層７および第２ゲート領域８のうち部分的に除去する部分が開口するマスクを配置した後、ＲＩＥ等の異方性エッチングを行うことで、マスクの開口している部分を除去する。これにより、基板外縁部のｎ+型ソース領域４に加えて、トレンチ６の先端部においてｎ+型ソース領域４とｎ-型チャネル層７および第２ゲート領域８が部分的に除去されて凹形状となる。そして、ゲート電極９の形成工程、層間絶縁膜１０の形成工程、コンタクトホール形成工程、ソース電極１１の形成工程およびドレイン電極１２の形成工程等、従来と同様の製造工程を施すことで、図１に示したＳｉＣ半導体装置が完成する。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態では、第１実施形態と異なる手法によって、トレンチ６の先端部にＪＦＥＴ構造が構成されなくなるようにするものであり、ＳｉＣ半導体装置の基本的な構造は第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図４は、本実施形態にかかるＳｉＣ半導体装置を示した図であり、図４（ａ）は、平面パターン図、図４（ｂ）は、図４（ａ）のＤ−Ｄ’断面図、図４（ｂ）は、図４（ａ）のＥ−Ｅ’断面図である。
図４（ａ）〜（ｃ）に示されるように、本実施形態では、第１実施形態のようにトレンチ６の先端部近傍においてｎ+型ソース領域４とｎ-型チャネル層７および第２ゲート領域８を部分的に除去するのではなく、この先端部近傍の領域にｐ型不純物をイオン注入することで、ｐ+型領域２０を構成している。具体的には、ｐ+型領域２０は、図４（ａ）に示すように、各トレンチ６の先端部をすべて含むように短冊状（長方形状）にレイアウトされており、第１ゲート領域３もしくは第２ゲート領域８よりも浅く、かつ、ｎ+型ソース領域４よりも深くされている。そして、このｐ+型領域２０により、少なくともトレンチ６の先端部においてｎ+型ソース領域４と第２ゲート領域８との間に位置するｎ-型チャネル層７がすべてｐ+型領域２０によって埋め尽くされることで、トレンチ６の先端部にＪＦＥＴ構造が構成されないようにしている。
このように、トレンチ６の先端部近辺をｐ+型領域２０にて埋め尽くすようにしても、トレンチ６の先端部にＪＦＥＴ構造が構成されないようにできるため、第１実施形態と同様の効果を得ることができる。
図５は、本実施形態にかかるＳｉＣ半導体装置の製造工程を示した図であり、紙面左側は図４（ｂ）に相当する断面、紙面右側は図４（ｃ）に相当する断面の製造工程中の様子を示している。ただし、図５では、第１実施形態と異なる部分についてのみ示してある。
まず、第１実施形態と同様に、図３（ａ）〜（ｃ）に示す工程まで行うことで、図５（ａ）に示す構造を得る。続いて、図示しないが、ＬＴＯ等のマスクを配置したのち、ｐ+型領域２０の形成予定領域を開口させる。そして、そのマスクを用いてｐ型不純物をイオン注入し、熱処理によって活性化することにより、図５（ｂ）に示すようにｐ+型領域２０を形成する。この後については図示しないが、メサ構造を構成するために、基板外縁部においてｎ+型ソース領域４を除去する工程やゲート電極９の形成工程、層間絶縁膜１０の形成工程、コンタクトホール形成工程、ソース電極１１の形成工程およびドレイン電極１２の形成工程等、従来と同様の製造工程を施すことで、図４に示したＳｉＣ半導体装置が完成する。
このように、本実施形態のＳｉＣ半導体装置の製造方法は、ｐ+型領域２０の形成工程を行うこと、および、メサ構造を構成する際にｎ+型ソース領域４とｎ-型チャネル層７および第２ゲート領域８を部分的に除去しないようにすることが第１実施形態と異なるが、基本的には第１実施形態と同様である。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態では、第１実施形態と異なる手法によって、トレンチ６の先端部にＪＦＥＴ構造が構成されなくなるようにするものであり、ＳｉＣ半導体装置の基本的な構造は第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図６は、本実施形態にかかるＳｉＣ半導体装置を示した図であり、図６（ａ）は、平面パターン図、図６（ｂ）は、図６（ａ）のＦ−Ｆ’断面図、図６（ｂ）は、図６（ａ）のＧ−Ｇ’断面図である。
図６（ａ）〜（ｃ）に示されるように、本実施形態では、第１実施形態のようにトレンチ６の先端部近傍においてｎ+型ソース領域４とｎ-型チャネル層７および第２ゲート領域８を部分的に除去するのではなく、ｎ+型ソース領域４を選択的にイオン注入することによって形成し、ｎ+型ソース領域４がトレンチ６の先端部近傍の領域に形成されないようにする。具体的には、図６（ａ）に示すように、各トレンチ６の長辺に隣接する部分にはｎ型不純物がイオン注入されることでｎ+型ソース領域４が形成されるようにしているが、図６（ａ）〜（ｃ）に示されるように、トレンチ６の先端部近傍においては第２ゲート領域８の表面と同じ高さまで第１ゲート領域３が形成された状態となるようにし、ｎ+型ソース領域４が形成されないようにしている。
このように、ｎ+型ソース領域４を選択的にイオン注入することによって形成し、ｎ+型ソース領域４がトレンチ６の先端部近傍の領域に形成されないようにしても、トレンチ６の先端部にＪＦＥＴ構造が構成されないようにできるため、第１実施形態と同様の効果を得ることができる。
なお、このような構造のＳｉＣ半導体装置の製造方法は、ｎ+型ソース領域４の形成工程をイオン注入によって行うことが第１実施形態と異なるが、基本的には第１実施形態と同様である。
（他の実施形態）
上記各実施形態では、ＪＦＥＴを備えたＳｉＣ半導体装置について説明したが、第２ゲート領域８の代わりに、ｎ-型チャネル層７の表面にゲート絶縁膜を形成すると共にゲート絶縁膜の表面にゲート電極を配置したＭＯＳＦＥＴを備えるＳｉＣ半導体装置についても、上記各実施形態と同様の構造を採用することができる。ＭＯＳＦＥＴを備えた半導体において上記各実施形態の構造を採用すれば、トレンチ６の先端部においてＭＯＳＦＥＴ構造が構成されないようにできることから、上記各実施形態と同様の効果を得ることができる。
なお、ＭＯＳＦＥＴとＪＦＥＴの製造方法の相違に関しては、ｎ-型チャネル層７を形成した後に熱酸化等によってゲート絶縁膜を形成する工程、ゲート絶縁膜の表面にゲート電極を形成する工程、上記各実施形態で第１ゲート領域３として説明していた領域をベース領域として、このベース領域が露出するまでゲート電極とゲート絶縁膜およびｎ-型チャネル層７を平坦化する工程を行うことが上記各実施形態と異なるが、その他の点については上記各実施形態と同様である。
また、上記第１実施形態ではトレンチ６の先端部近傍の広い範囲において凹形状とし、上記第２実施形態ではトレンチ６の先端部近傍の広い範囲においてｐ+型領域２０を形成した。しかしながら、これらも単なる一例を示したにすぎず、少なくともトレンチ６の先端にＪＦＥＴ構造が構成されないように、ｎ+型ソース領域４を除去できる凹形状、もしくはｎ+型ソース領域４をｐ型に反転させられるｐ+型領域２０が形成されれば良い。ただし、トレンチ６の先端部において、ｎ-型チャネル層７のうちトレンチ６の長辺部よりも厚くなっている領域がすべて除去された凹形状、もしくはｐ+型領域２０で埋め尽くされるようにすると、エッチングマスクやｐ型不純物のイオン注入マスクのマスクずれが生じたとしても、より確実にトレンチ６の先端部にＪＦＥＴ構造やＭＯＳＦＥＴ構造が構成されないようにすることができる。
また、上記各実施形態では、ｎ-型チャネル層７にチャネル領域が設定されるｎチャネルタイプのＪＦＥＴやＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を逆にしたｐチャネルタイプのＪＦＥＴやＭＯＳＦＥＴに対しても本発明を適用することができる。
さらに、上記第１、第２実施形態では、ｎ+型ソース領域４をエピタキシャル成長させたものについて説明したが、第１ゲート領域３に対してｎ型不純物をイオン注入することによってｎ+型ソース領域４を形成しても良い。
なお、上記各実施形態では、一方向を長手方向とする短冊状のトレンチ６として、長方形を例に挙げて説明したが、必ずしも長方形である必要はなく、平行四辺形や先端部の中心部を尖らせた六角形状（例えば正六角形の相対する二辺のみ長くした形状）などの短冊状としても構わない。
１ ｎ+型ＳｉＣ基板
２ ｎ-型ドリフト層
３ 第１ゲート領域（ベース層）
４ ｎ+型ソース領域
５ 半導体基板
６ トレンチ
７ ｎ-型チャネル層
８ 第２ゲート領域
９ ゲート電極
１０ 層間絶縁膜
１１ ソース電極
１２ ドレイン電極
２０ ｐ+型領域

Claims (5)

  1. 炭化珪素からなる第１導電型基板（１）と、前記第１導電型基板（１）上にエピタキシャル成長によって形成された第１導電型のドリフト層（２）と、前記ドリフト層（２）上にエピタキシャル成長によって形成された第２導電型の第１ゲート領域（３）と、前記第１ゲート領域（３）上にエピタキシャル成長もしくはイオン注入により形成された第１導電型のソース領域（４）とを有する半導体基板（５）と、
    前記ソース領域（４）および第１ゲート領域（３）を貫通して前記ドリフト層（２）まで達し、一方向を長手方向とした短冊状のトレンチ（６）と、
    前記トレンチ（６）の内壁上にエピタキシャル成長によって形成された第１導電型のチャネル層（７）と、
    前記チャネル層（７）の上に形成された第２導電型の第２ゲート領域（８）とを有したＪＦＥＴを備え、
    前記トレンチ（６）の両先端部において前記ソース領域（４）の厚みよりも深い凹形状とされることで、該トレンチ（６）の両先端部において、少なくともソース領域（４）が除去されており、前記トレンチ（６）の先端部において前記ソース領域（４）が形成されておらず、前記チャネル層（７）のうち前記トレンチ（６）の長辺部に形成された部分よりも膜厚が厚くなっている部分に全く前記ソース領域（４）が接していないことを特徴とする炭化珪素半導体装置。
  2. 前記トレンチ（６）の先端部において、前記チャネル層（７）のうち前記トレンチ（６）の長辺部に形成される部分よりも厚くなっている厚膜領域および前記厚膜領域から前記トレンチ（６）の長辺部の内側方向へ前記第１ゲート領域（３）の厚さよりも長い領域が除去された凹形状とされていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記トレンチ（６）は複数本が平行に並べられたストライプ状とされており、複数本の前記トレンチ（６）の先端部の領域が前記凹形状にて連続的に除去されていることを特徴とする請求項１または２に記載の炭化珪素半導体装置。
  4. 炭化珪素からなる第１導電型基板（１）と、前記第１導電型基板（１）上にエピタキシャル成長によって形成された第１導電型のドリフト層（２）と、前記ドリフト層（２）上にエピタキシャル成長によって形成された第２導電型の第１ゲート領域（３）と、前記第１ゲート領域（３）上にエピタキシャル成長もしくはイオン注入により形成された第１導電型のソース領域（４）とを有する半導体基板（５）を用意する工程と、
    前記ソース領域（４）および第１ゲート領域（３）を貫通して前記ドリフト層（２）まで達し、一方向を長手方向とした短冊状のトレンチ（６）を形成する工程と、
    前記トレンチ（６）の内壁上にエピタキシャル成長によって第１導電型のチャネル層（７）を形成する工程と、
    前記チャネル層（７）の上に形成された第２導電型の第２ゲート領域（８）を形成する工程と、
    前記チャネル層（７）および前記第２ゲート領域（８）を前記ソース領域（４）が露出するまで平坦化する工程と、
    前記平坦化の後に、選択エッチングを行うことで少なくとも前記トレンチ（６）の先端部の前記ソース領域（４）と前記チャネル層（７）および前記第２ゲート領域（８）を除去し、前記トレンチ（６）の先端部を前記ソース領域（４）の厚みよりも深い凹形状とする工程と、を含み、
    前記凹形状とする工程は、前記トレンチ（６）の両先端部において、前記チャネル層（７）のうち前記トレンチ（６）の長辺部に形成される部分よりも厚くなっている領域を除去することで、前記チャネル層（７）のうち前記トレンチ（６）の長辺部に形成された部分よりも膜厚が厚くなっている部分に全く前記ソース領域（４）が接していない状態にする工程であることを特徴とするＪＦＥＴを備える炭化珪素半導体装置の製造方法。
  5. 前記トレンチ（６）を形成する工程では、前記トレンチ（６）を複数本が平行に並べられたストライプ状とし、
    前記凹形状とする工程では、複数本の前記トレンチ（６）の先端部の領域を連続的に除去することで前記凹形状とすることを特徴とする請求項４に記載のＪＦＥＴを備える炭化珪素半導体装置の製造方法。
JP2009294799A 2009-12-25 2009-12-25 炭化珪素半導体装置およびその製造方法 Expired - Fee Related JP5170074B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009294799A JP5170074B2 (ja) 2009-12-25 2009-12-25 炭化珪素半導体装置およびその製造方法
US12/976,116 US8575648B2 (en) 2009-12-25 2010-12-22 Silicon carbide semiconductor device and method of manufacturing the same
SE1051367A SE535294C2 (sv) 2009-12-25 2010-12-22 Kiselkarbidhalvledaranordning och förfarande för tillverkning av densamma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009294799A JP5170074B2 (ja) 2009-12-25 2009-12-25 炭化珪素半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012053176A Division JP5505443B2 (ja) 2012-03-09 2012-03-09 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011134970A JP2011134970A (ja) 2011-07-07
JP5170074B2 true JP5170074B2 (ja) 2013-03-27

Family

ID=44186340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009294799A Expired - Fee Related JP5170074B2 (ja) 2009-12-25 2009-12-25 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8575648B2 (ja)
JP (1) JP5170074B2 (ja)
SE (1) SE535294C2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5678622B2 (ja) * 2010-12-03 2015-03-04 株式会社デンソー 炭化珪素単結晶の製造方法
JP5582112B2 (ja) 2011-08-24 2014-09-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5692145B2 (ja) 2012-04-17 2015-04-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5724945B2 (ja) * 2012-05-18 2015-05-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US9306061B2 (en) * 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9012984B2 (en) 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4089185B2 (ja) * 2001-08-29 2008-05-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP3932842B2 (ja) 2001-08-29 2007-06-20 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4206803B2 (ja) * 2003-04-07 2009-01-14 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4179147B2 (ja) * 2003-11-28 2008-11-12 株式会社デンソー 炭化珪素半導体装置
SE527205C2 (sv) 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer

Also Published As

Publication number Publication date
SE535294C2 (sv) 2012-06-19
SE1051367A1 (sv) 2011-06-26
JP2011134970A (ja) 2011-07-07
US8575648B2 (en) 2013-11-05
US20110156054A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5170074B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5751213B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7059555B2 (ja) 半導体装置
JP6409681B2 (ja) 半導体装置およびその製造方法
JP6341074B2 (ja) 半導体装置の製造方法
JP4414863B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4735224B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6109444B1 (ja) 半導体装置
JP5790573B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6937326B2 (ja) 短チャネルトレンチ型パワーｍｏｓｆｅｔ
JP2011134985A (ja) トレンチゲート型半導体装置とその製造方法
JP4447474B2 (ja) 半導体装置およびその製造方法
WO2020235676A1 (ja) 炭化珪素半導体装置およびその製造方法
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
JP6211933B2 (ja) 半導体装置
US9515197B2 (en) Silicon carbide semiconductor device having layer covering corner portion of depressed portion
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
JP2009038214A (ja) 半導体装置
JP5505443B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2006100357A (ja) 半導体装置の製造方法
JP6648743B2 (ja) 炭化珪素半導体装置の製造方法
JP5692145B2 (ja) 炭化珪素半導体装置の製造方法
JP6539026B2 (ja) 半導体装置及びその製造方法
JP2019140159A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121217

R151 Written notification of patent or utility model registration

Ref document number: 5170074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees