JPS60170263A - 縦型電界効果トランジスタ - Google Patents
縦型電界効果トランジスタInfo
- Publication number
- JPS60170263A JPS60170263A JP2636184A JP2636184A JPS60170263A JP S60170263 A JPS60170263 A JP S60170263A JP 2636184 A JP2636184 A JP 2636184A JP 2636184 A JP2636184 A JP 2636184A JP S60170263 A JPS60170263 A JP S60170263A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor substrate
- resistance
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000004020 conductor Substances 0.000 claims description 3
- 230000005685 electric field effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 244000126211 Hericium coralloides Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はＭ１型電岑効来トシンジスメの構造に係り、符
に動作抵抗を吐くした構造に関するものでろる。
に動作抵抗を吐くした構造に関するものでろる。
（従来技術）
従来の縦型電界効果トランジスタはＮ＋型の半導体基板
９上にＮ−型の牛寺俸エビメキシャル鳩７金市゛シ、こ
のエピタキシャル層７０衣而に壌状のＰ型ソース領域６
を射し、このソース領域内に〜゛はり環状のＮ＋＋ソー
ス領域５ヶ有して形成きれていた。半導体基板９の裏面
にドレイン電極４全山する一力、Ｎ＋型ンソー領域５で
囲まれる領域の表面には絶線層２で囲まれたグート′１
極３を有し、この絶線層２倉介してＰ型ソース領域６と
Ｎ＋＋ソース領域５とに接するソース１′極ｌを有して
いた。
９上にＮ−型の牛寺俸エビメキシャル鳩７金市゛シ、こ
のエピタキシャル層７０衣而に壌状のＰ型ソース領域６
を射し、このソース領域内に〜゛はり環状のＮ＋＋ソー
ス領域５ヶ有して形成きれていた。半導体基板９の裏面
にドレイン電極４全山する一力、Ｎ＋型ンソー領域５で
囲まれる領域の表面には絶線層２で囲まれたグート′１
極３を有し、この絶線層２倉介してＰ型ソース領域６と
Ｎ＋＋ソース領域５とに接するソース１′極ｌを有して
いた。
かかる従来の縦型電界効果トランジスタはソース・ドレ
イン電極１．４間の導通時のオン抵抗１ｉｏｎが大きい
欠点がめった。これは、バイポーラトランジスタにみら
れる伝導度変調による飽和電圧効果がないｆｃめである
。縦型ＭＯ８ＦＥＴのオン抵抗）ｔｏｎは、Ｎ＋ソース
領域の抵抗Ｆｔ、８．チャン坏ル部の抵抗Ｒｃｈ、畜槓
鳩の抵抗”Ｅ ＋ ドレイン側のＮ−エピタキシャルＩ
Ｕ ７の抵抗ｔ（ｎ−、Ｎ＋＋導体基板９の抵１５′Ｌ
Ｒｎ の各部分抵抗の合計となる。
イン電極１．４間の導通時のオン抵抗１ｉｏｎが大きい
欠点がめった。これは、バイポーラトランジスタにみら
れる伝導度変調による飽和電圧効果がないｆｃめである
。縦型ＭＯ８ＦＥＴのオン抵抗）ｔｏｎは、Ｎ＋ソース
領域の抵抗Ｆｔ、８．チャン坏ル部の抵抗Ｒｃｈ、畜槓
鳩の抵抗”Ｅ ＋ ドレイン側のＮ−エピタキシャルＩ
Ｕ ７の抵抗ｔ（ｎ−、Ｎ＋＋導体基板９の抵１５′Ｌ
Ｒｎ の各部分抵抗の合計となる。
低−２流領域では、チャンイル部の抵抗Ｒｃｈが支配的
で非常Ｖｃ吐いオン抵抗”Ｏｎが得られるが、高電流領
域になるにつれて蓄積層の抵抗ＲＥとエピタキシャル層
７のドレイン側の抵抗Ｒｎ−か支配的Ｖこ決める戟累と
なる。特に蓄！ｊｔ層の抵抗ＢＥはゲート電極３下の酸
化膜２の厚み、セルの距離、ゲート電圧によって決まり
、エピタキシャル層７のドレイン側の抵抗Ｒｎ−はエピ
タキシャルＩｍ ７の不純物Ｓ度とその厚みに依存して
いる。このため、高電流領域でのオン抵抗ＲＯＮの低減
は困難であった。
で非常Ｖｃ吐いオン抵抗”Ｏｎが得られるが、高電流領
域になるにつれて蓄積層の抵抗ＲＥとエピタキシャル層
７のドレイン側の抵抗Ｒｎ−か支配的Ｖこ決める戟累と
なる。特に蓄！ｊｔ層の抵抗ＢＥはゲート電極３下の酸
化膜２の厚み、セルの距離、ゲート電圧によって決まり
、エピタキシャル層７のドレイン側の抵抗Ｒｎ−はエピ
タキシャルＩｍ ７の不純物Ｓ度とその厚みに依存して
いる。このため、高電流領域でのオン抵抗ＲＯＮの低減
は困難であった。
かかる高電流領域でのオン抵抗”ＯＮを低減した構造と
して第２図の如き縦型電界効果トランジスタがある。こ
れは第１図の縦型電界効果トランジスタのＮ−型エピタ
キシャル層７ｋＮ型エピタキシャル層８に置き換え、更
にＮ十半導体基板９ケＰ＋半導体基板ＩＯに置き換えた
ものである。このように、この改良型のｋｋ型′ｆＬ界
効果トランジスタではドレイン電極４側にＮ−型エピタ
キシャル層８とＰ＋型半導体基板ｌＯとのＰＮ接合が存
在する。このＰＮ接合にある電圧以上の′電圧が印加さ
れると伝導度変脚を起し、バイポーラトランジスタと同
様の原理でオン抵抗■祐Ｎが低減される。
して第２図の如き縦型電界効果トランジスタがある。こ
れは第１図の縦型電界効果トランジスタのＮ−型エピタ
キシャル層７ｋＮ型エピタキシャル層８に置き換え、更
にＮ十半導体基板９ケＰ＋半導体基板ＩＯに置き換えた
ものである。このように、この改良型のｋｋ型′ｆＬ界
効果トランジスタではドレイン電極４側にＮ−型エピタ
キシャル層８とＰ＋型半導体基板ｌＯとのＰＮ接合が存
在する。このＰＮ接合にある電圧以上の′電圧が印加さ
れると伝導度変脚を起し、バイポーラトランジスタと同
様の原理でオン抵抗■祐Ｎが低減される。
しかしながら、１ｉｉＬ流領域ではこのような伝導度俊
−・うた赳らず、逆にＰＮ接合が存在する１こめに抵抗
が増大してし筐う欠点があった。
−・うた赳らず、逆にＰＮ接合が存在する１こめに抵抗
が増大してし筐う欠点があった。
（発明の目的）
本発明の目的はオン抵抗の低い縦型電界効果トランジス
タを得ることにあり、特に動作電流に係りなく常に低い
オン抵抗が得られる縦型電界効果トランジスタ？得るこ
とにある。
タを得ることにあり、特に動作電流に係りなく常に低い
オン抵抗が得られる縦型電界効果トランジスタ？得るこ
とにある。
（発明の構成）
本発明によれは、−導電型の半導体基体とこの半導体基
体の一生表面に例えば環状に形成された他の鳩竜型の第
ｌの領域と、半導体基体の裏面に形成式れた一導電型の
高濃度領域と、この高濃度領域の表面から選択的に形成
された他の導′醒型の第２の領域と（ｉ：有する半導体
装置を得る。他の専′亀型の第１（１）’ｔ＃域はその
ｌｌケート電極として用いることもできるし、又更に内
部に一導′亀型の高濃度領域ケ形成し、この高譲度餉域
と半導体基体に挾ま扛た領域上にゲート絶林腺會介して
ゲート′山極ケ形成しても良い。他の導電型の第２の領
域Ｖよ単一の領域とすべさではなく分散した領域と丁べ
きで、具体的には複数の領域とされるか又は格子状もし
くはくしの歯状になされる。
体の一生表面に例えば環状に形成された他の鳩竜型の第
ｌの領域と、半導体基体の裏面に形成式れた一導電型の
高濃度領域と、この高濃度領域の表面から選択的に形成
された他の導′醒型の第２の領域と（ｉ：有する半導体
装置を得る。他の専′亀型の第１（１）’ｔ＃域はその
ｌｌケート電極として用いることもできるし、又更に内
部に一導′亀型の高濃度領域ケ形成し、この高譲度餉域
と半導体基体に挾ま扛た領域上にゲート絶林腺會介して
ゲート′山極ケ形成しても良い。他の導電型の第２の領
域Ｖよ単一の領域とすべさではなく分散した領域と丁べ
きで、具体的には複数の領域とされるか又は格子状もし
くはくしの歯状になされる。
（￥施例）
以下、図面を参照して本発明ｔより詳細に説明する。尚
第１図、第２図會含めて全ての図面で同じ物には同じ番
号を付して理解しゃ丁いようにしたＯ 第３図は本発明の第１の実施例全示したもので、Ｎ＋シ
リコン基板９の裏面側にはＰ＋飴職域１１多数の領域と
して形成されている。このＰ」−領域１１は一様に分散
しておればよく、多数の分離しｆｃｆＪ域であっても格
子状もしくはくしの歯状であっても良い。シリコン基板
９の表面Ｉ７７：は更にドレイン電極４ヶ有し、シリコ
ン基板９とＰ＋領域ｉｔとを連絡している。
第１図、第２図會含めて全ての図面で同じ物には同じ番
号を付して理解しゃ丁いようにしたＯ 第３図は本発明の第１の実施例全示したもので、Ｎ＋シ
リコン基板９の裏面側にはＰ＋飴職域１１多数の領域と
して形成されている。このＰ」−領域１１は一様に分散
しておればよく、多数の分離しｆｃｆＪ域であっても格
子状もしくはくしの歯状であっても良い。シリコン基板
９の表面Ｉ７７：は更にドレイン電極４ヶ有し、シリコ
ン基板９とＰ＋領域ｉｔとを連絡している。
シリコン基板９の表面上にはＮ−型のシリコンエピタキ
シャル層７を有している。このエピタキシャル層７の表
圓には環状のＰ型ソース領域６とその中に形成されたや
はり環状のＮ＋型ソース領領忙形成している。これらＰ
型ソース領域６とＮ＋ハシソース領域５もぼた格子状に
形成することもできる。又Ｎ＋型ソース領域５は省略す
ることもできるが、この時にはＰ型ソース領域６がゲー
ト領域として利用ちれソース電極はＰ型ソース領域で囲
まれたエピタキシャル層表面に設けられるべきで必る。
シャル層７を有している。このエピタキシャル層７の表
圓には環状のＰ型ソース領域６とその中に形成されたや
はり環状のＮ＋型ソース領領忙形成している。これらＰ
型ソース領域６とＮ＋ハシソース領域５もぼた格子状に
形成することもできる。又Ｎ＋型ソース領域５は省略す
ることもできるが、この時にはＰ型ソース領域６がゲー
ト領域として利用ちれソース電極はＰ型ソース領域で囲
まれたエピタキシャル層表面に設けられるべきで必る。
またＰ型ン゛−ス領域６とＮ＋型ソース惟域５は互いに
平行等る２つの領域とすることもできる。
平行等る２つの領域とすることもできる。
Ｎ十型ソース佃域５で囲まれた領域上には酸化族２が設
けられ、この酸化族２に挾゛まれるようにゲート′旺極
３が形成されている。ソース電極ｌはＮ＋型ソース佃域
５およびＰ型ソース領域６に接触して設けられ、酸化膜
２上にも延在せしめられる。
けられ、この酸化族２に挾゛まれるようにゲート′旺極
３が形成されている。ソース電極ｌはＮ＋型ソース佃域
５およびＰ型ソース領域６に接触して設けられ、酸化膜
２上にも延在せしめられる。
かかる縦型電界効果トランジスタでは、ゲート電極３（
／ｃ′也圧ｖｏｓ ｋ加えると、ケート′電極３下の酸
化族２の下に電荷が肪起されてチャンネルか形成さ扛、
ソース電極ｌとドレイン電極４間が導通状ｆ心となる。
／ｃ′也圧ｖｏｓ ｋ加えると、ケート′電極３下の酸
化族２の下に電荷が肪起されてチャンネルか形成さ扛、
ソース電極ｌとドレイン電極４間が導通状ｆ心となる。
この２Ｊ４．通状態はゲート電極３に加える電圧ＶＧＳ
の側で制御でき、トラン７スメ動作ｔする。このトラン
ジスメ動作におけるソースＢｉ極ｌとドレイン電極４間
のオン抵抗”ＯＮは低電流領域ではＮ＋半４体基板９が
直接Ｎ−型エビメキシャル層７とドレイン電極４と全接
続しているので非常に小さな値となる。また高電流領域
では、Ｐ＋領域１１とＮ＋半導体基板７とのＰＮ接合に
順方向１；比以上の電圧が加わり、注入された電子が加
速瑠倍される。すなわち、いわゆるバイポラトランジス
タ同様にこのＰＮ接合によって伝導朋変肌と起］−、オ
ン抵抗Ｒ８０はこのために小石くなる。
の側で制御でき、トラン７スメ動作ｔする。このトラン
ジスメ動作におけるソースＢｉ極ｌとドレイン電極４間
のオン抵抗”ＯＮは低電流領域ではＮ＋半４体基板９が
直接Ｎ−型エビメキシャル層７とドレイン電極４と全接
続しているので非常に小さな値となる。また高電流領域
では、Ｐ＋領域１１とＮ＋半導体基板７とのＰＮ接合に
順方向１；比以上の電圧が加わり、注入された電子が加
速瑠倍される。すなわち、いわゆるバイポラトランジス
タ同様にこのＰＮ接合によって伝導朋変肌と起］−、オ
ン抵抗Ｒ８０はこのために小石くなる。
このように動作電流にかかわらず小さなオン抵抗ＲｏＮ
’に得ることができる。この様子全組５図のソース・ド
レイン間′畦圧対ドレイン電流のグラフに示した。点画
１７が第１図の従来の聞界効果トランジスタの特性ケ示
したもので、一点６７１！１８が第２図の従来の改良型
電界効果トランジスタの特注全示しｌこもので、実線１
９が本発明の電界効果トランジスタの特性を示したもの
である。実画１９によれは、ソース・ドレイン間電圧が
どの電圧でも従来？ｊｌ（１７，１８）よりも動作抵抗
が小さいことケ示している。
’に得ることができる。この様子全組５図のソース・ド
レイン間′畦圧対ドレイン電流のグラフに示した。点画
１７が第１図の従来の聞界効果トランジスタの特性ケ示
したもので、一点６７１！１８が第２図の従来の改良型
電界効果トランジスタの特注全示しｌこもので、実線１
９が本発明の電界効果トランジスタの特性を示したもの
である。実画１９によれは、ソース・ドレイン間電圧が
どの電圧でも従来？ｊｌ（１７，１８）よりも動作抵抗
が小さいことケ示している。
第４図は、不発明の第２の実施例ケ示したもので、第３
図に示した第１の実施例に比して ｐ＋領域１１’の状
態が異なっている。すなわち、第ｌの実施例ではＰ＋領
域１１はＮ＋半導体基板９内にのみ形成されているが、
第２の実施例ではＰ 領域１１’はＮ＋半導体基板９を
貫通してＮ−エピタキシャル層７にまで廷長形成されて
いる。このようＫＰ＋領域１１’ｆｆｉ深く形成するこ
とにより、これに接する部分のＮ″″″エピタキシヤル
層７びＮ十半２ＪｌＩ杯基板が長くなりこの部分の抵抗
値が増すので、Ｐ中領域１１’とＮ−エピタキシャル１
−７との間のＰＮ接合により低いソース・ドレイン間電
圧で順方向電圧がかかりやすくなる。その他は第ｌの実
施例と全く同様の効果を得ることかできるＯ 以上に、本発明忙説明したが、本発明は上記実施例に限
られることはなく、例えは各実施例中の各１１１域の導
電型はそれぞれ反対の導電型にすることもできる。この
ように、本発明に工れは、従来の縦型及び改良型の縦杉
ＭＯ８ＦＥＴに比べ、小電流から大電流における低オン
抵抗”ＯＮ特性か得られ、チヴグザイズの小型化、低電
力損失によるスイヴチングレギュレーメ、オーディオア
ンプなどの大電力化ができる。
図に示した第１の実施例に比して ｐ＋領域１１’の状
態が異なっている。すなわち、第ｌの実施例ではＰ＋領
域１１はＮ＋半導体基板９内にのみ形成されているが、
第２の実施例ではＰ 領域１１’はＮ＋半導体基板９を
貫通してＮ−エピタキシャル層７にまで廷長形成されて
いる。このようＫＰ＋領域１１’ｆｆｉ深く形成するこ
とにより、これに接する部分のＮ″″″エピタキシヤル
層７びＮ十半２ＪｌＩ杯基板が長くなりこの部分の抵抗
値が増すので、Ｐ中領域１１’とＮ−エピタキシャル１
−７との間のＰＮ接合により低いソース・ドレイン間電
圧で順方向電圧がかかりやすくなる。その他は第ｌの実
施例と全く同様の効果を得ることかできるＯ 以上に、本発明忙説明したが、本発明は上記実施例に限
られることはなく、例えは各実施例中の各１１１域の導
電型はそれぞれ反対の導電型にすることもできる。この
ように、本発明に工れは、従来の縦型及び改良型の縦杉
ＭＯ８ＦＥＴに比べ、小電流から大電流における低オン
抵抗”ＯＮ特性か得られ、チヴグザイズの小型化、低電
力損失によるスイヴチングレギュレーメ、オーディオア
ンプなどの大電力化ができる。
ｔｙｃ、構造上ドレインとソース間にダイオードが等測
的に内蔵されており、スイヴテングレギーレータ、モー
タコントロール、ＴＶ水平出力。
的に内蔵されており、スイヴテングレギーレータ、モー
タコントロール、ＴＶ水平出力。
ＰＷＭアンプなどにフライホイールダイオードとして積
極的に利用できるため、外付ダイオードが省略できる利
点がめる。
極的に利用できるため、外付ダイオードが省略できる利
点がめる。
第１図は従来の縦型電界効果トランジスタの断面図、第
２図は従来の改良型縦型電界効果トランジスタの断面図
でめる０ 第３図に不発明の第１の実施例による縦型電界効果トラ
ンジスタの断面図、１ｉｉ１４４図は本発明の第２の実
施例による縦型電界効果トランジスタの断面図、第５図
は不発明の詳細な説明するためのソ−ス・ドレイン聞電
圧対ドレイン電流のグラフでおる。 ｌ・・・・・・ソース電極、２・・・・・・酸化膜、３
・・・・・・グー）ａｍ、４・・・・・・ドレイン電極
、５・・・・・・Ｎ＋７−、＜職域、６・・・・・・Ｐ
ソース領域、７・・・・・・Ｎ−エピタキシャル層、８
・・・・・・Ｎエピタキシャル層、９・・・・・・Ｎ子
牛導体基板、１０・・・・・・Ｐ十半尋体基板％ １１
．ｔｔ’・・・Ｐ 領域。 ８１図 ８７図
２図は従来の改良型縦型電界効果トランジスタの断面図
でめる０ 第３図に不発明の第１の実施例による縦型電界効果トラ
ンジスタの断面図、１ｉｉ１４４図は本発明の第２の実
施例による縦型電界効果トランジスタの断面図、第５図
は不発明の詳細な説明するためのソ−ス・ドレイン聞電
圧対ドレイン電流のグラフでおる。 ｌ・・・・・・ソース電極、２・・・・・・酸化膜、３
・・・・・・グー）ａｍ、４・・・・・・ドレイン電極
、５・・・・・・Ｎ＋７−、＜職域、６・・・・・・Ｐ
ソース領域、７・・・・・・Ｎ−エピタキシャル層、８
・・・・・・Ｎエピタキシャル層、９・・・・・・Ｎ子
牛導体基板、１０・・・・・・Ｐ十半尋体基板％ １１
．ｔｔ’・・・Ｐ 領域。 ８１図 ８７図
Claims (1)
- 【特許請求の範囲】 １）−導？［型の半導体基体と、該半導体基体の一生表
面に形成された他の導を型の第１の領域と、該半導体基
体の曲記−表面から前記他の導電型の第１の領域ＶＣ接
して内部に同って存在する＠紀−＼、 導１．型のチャンネル領域゛と、前記半導体基体の前ｍ
ｌ−ｌ−面表面対向する他の主表面に形成された前記−
導電型の高濃度領域と、前記半導体基体の前記他の主表
面から前記高濃度領域に延長形成された他の導電型のｍ
２の領域とを有し、前ロピ牛碑Ｈ−基体の前れピ他の主
衣■において１ｒｔｌ記他の導電型の領域は選択的に分
布していることｔ特徴とする縦型電界効果トランジスタ
。 ２）前ｕ己チャンネル領域の側面は前記他の＃電型の第
ｌの領域で四筐れていることｔ特徴とする特許請求の範
囲第１項記載の縦ｍ′ｆＭ、界効果トランジスタ。 ３）前記他の導電型の第２の領域は前記高濃度領域内に
のみ選択的に分布していることケ％徴とする特許請求の
範囲第１項又は第２項記載の縦型電界効果トランジスタ
。 ４）前記他の導−型の第２の領域は前記高濃度領域を頁
通して前記半導体基体にまで延長形成されていることを
特徴とする特許請求の範囲第１項又は第２項記載の縦型
電界効果トランジスタ。 ・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2636184A JPS60170263A (ja) | 1984-02-15 | 1984-02-15 | 縦型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2636184A JPS60170263A (ja) | 1984-02-15 | 1984-02-15 | 縦型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60170263A true JPS60170263A (ja) | 1985-09-03 |
Family
ID=12191349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2636184A Pending JPS60170263A (ja) | 1984-02-15 | 1984-02-15 | 縦型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60170263A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03254159A (ja) * | 1990-03-05 | 1991-11-13 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔ |
| EP0478004A2 (en) | 1987-09-30 | 1992-04-01 | Nec Corporation | Insulated gate transistor operable at a low drain-source voltage |
| JP2006156962A (ja) * | 2004-11-08 | 2006-06-15 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2006332199A (ja) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | ＳｉＣ半導体装置 |
| US7436004B2 (en) | 2004-12-02 | 2008-10-14 | Nissan Motor Co., Ltd. | Semiconductor device |
| WO2012042640A1 (ja) * | 2010-09-30 | 2012-04-05 | 株式会社日立製作所 | 半導体装置 |
-
1984
- 1984-02-15 JP JP2636184A patent/JPS60170263A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0478004A2 (en) | 1987-09-30 | 1992-04-01 | Nec Corporation | Insulated gate transistor operable at a low drain-source voltage |
| JPH03254159A (ja) * | 1990-03-05 | 1991-11-13 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔ |
| JP2006156962A (ja) * | 2004-11-08 | 2006-06-15 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| US8097917B2 (en) | 2004-11-08 | 2012-01-17 | Denso Corporation | Silicon carbide semiconductor device |
| US7436004B2 (en) | 2004-12-02 | 2008-10-14 | Nissan Motor Co., Ltd. | Semiconductor device |
| JP2006332199A (ja) * | 2005-05-24 | 2006-12-07 | Shindengen Electric Mfg Co Ltd | ＳｉＣ半導体装置 |
| WO2012042640A1 (ja) * | 2010-09-30 | 2012-04-05 | 株式会社日立製作所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158738B2 (ja) | 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路 | |
| US5519245A (en) | Insulated gate bipolar transistor with reverse conducting current | |
| EP0656661B1 (en) | DMOSFET with a resistance for improving the reverse bias conduction | |
| US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| US4717940A (en) | MIS controlled gate turn-off thyristor | |
| JP2905227B2 (ja) | 電源バッテリの極性の反転に対して自己保護されている集積回路 | |
| JPH02126682A (ja) | 半導体装置およびその製造方法 | |
| JP3209091B2 (ja) | 絶縁ゲートバイポーラトランジスタを備えた半導体装置 | |
| TWI261322B (en) | Semiconductor device | |
| JP3765950B2 (ja) | 半導体モジュール用の高電圧耐性を有する縁部構造体 | |
| JPS6159540B2 (ja) | ||
| JPH02275675A (ja) | Ｍｏｓ型半導体装置 | |
| JPS62115765A (ja) | 半導体装置 | |
| US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
| JPS6011815B2 (ja) | サイリスタ | |
| JPS60170263A (ja) | 縦型電界効果トランジスタ | |
| JPH11274516A (ja) | 電力用半導体装置 | |
| US4236169A (en) | Thyristor device | |
| US4520277A (en) | High gain thyristor switching circuit | |
| JPH04261065A (ja) | 半導体装置 | |
| JPH1140808A (ja) | 半導体装置およびその製造方法 | |
| JPH0465552B2 (ja) | ||
| JP2020043101A (ja) | 半導体装置 | |
| US5497011A (en) | Semiconductor memory device and a method of using the same |