NO862510L - Diagnostisk krets som gjoer bruk av toveis testdata sammenligninger. - Google Patents

Diagnostisk krets som gjoer bruk av toveis testdata sammenligninger.

Info

Publication number
NO862510L
NO862510L NO862510A NO862510A NO862510L NO 862510 L NO862510 L NO 862510L NO 862510 A NO862510 A NO 862510A NO 862510 A NO862510 A NO 862510A NO 862510 L NO862510 L NO 862510L
Authority
NO
Norway
Prior art keywords
storage means
signals
bit
read
test
Prior art date
Application number
NO862510A
Other languages
English (en)
Other versions
NO862510D0 (no
Inventor
Albert M Rubin
Original Assignee
Singer Co Kearfott Division
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Singer Co Kearfott Division filed Critical Singer Co Kearfott Division
Publication of NO862510D0 publication Critical patent/NO862510D0/no
Publication of NO862510L publication Critical patent/NO862510L/no

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566Comparators; Diagnosing the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Den foreliggende oppfinnelse vedrører diagnostisk testing av digitalt utstyr og nærmere bestemt slik testing som er i stand til å detektere feil i selve testeapparatet.
Diagnostisk testing av sammensatt digitalt utstyr er ganske vanlig. Typisk involverer dette anvendelsen av en global buss som betjener datafordelingen for systemet samt transmisjon av diagnostiske data fra systempunkter fra en CPU. De digitale signaler ved testpunktene analyseres av nevnte CPU, og når avvikene detekteres, kan et feil-frembringende kontrollpunkt finnes.
Selv om vanlige diagnostiske systemer er i stand til å lokalisere problem-testpunkter, krever de at den globale buss i et digitalt system og nevnte CPU blir opptatt under en tidsperiode som er nødvendig for å kjøre diagnostiske rutiner. Selvfølgelig bidrar dette til å redusere data-behandlingshastigheten i systemet.
Dessuten, hvis bussen eller nevnte CPU blir midlertidig inoperativ, kan diagnostisk testing av testpunkter ikke gjennomføres.
Den foreliggende oppfinnelse løser problemene ved den kjente teknikk ved å unngå nødvendigheten av å anvende en digital system global buss for systemet CPU til å behandle diagnostisk informasjon.
Systemet ifølge den foreliggende oppfinnelse anvender sammenkoplede skiftregistre for å godta parallelle data fra testpunkter. Innholdet i skiftregistrene blir så utlest seriemessig i to separate sekvenser. Disse sekvenser tilsvarer toveis utlesning fra skiftregistrene. Dataene som utleses fra skiftregistrene under toveissekvensene sammenlignes og slik sammenligning gir informasjon med hensyn til hvorvidt feil eksisterer ved noen testpunkter eller om et problem eksisterer med noen bit i skiftregistrene. Følgelig tilveiebringer den foreliggende oppfinnelse et selvkontrollerende diagnostisk system, som ikke krever den globale bussen i det digitale system som det kontrollerer. Følgelig kan det kontrollerte system operere langt hurtigere. Dessuten, hvis den globale eller nevnte CPU i systemet som kontrolleres blir midlertidig inoperativ, kan testpunktene fortsatt diagnostiseres.
De ovenfor nevnte formål og fordeler ved den foreliggende oppfinnelse vil bli klarere forstått ved vurdering i forbindelse med vedlagte tegning.
Fig. 1 viser et blokkskjema av anordningen ifølge den foreliggende
oppfinnelse.
Fig. 2A er et tidsskjema over et feilfritt signal på testpunktene som
anordningen ifølge foreliggende oppfinnelse er tilkoplet.
Fig. 2B er et tidsskjema, i henhold til oppfinnelsen, når en feil detekteres under en første toveis tilstand for den diagnostiske anordning ifølge oppfinnelsen. Fig. 2C er et tidsskjema, i henhold til oppfinnelsen, når en feil detekteres under en andre toveis tilstand for den diagnostiske anordning ifølge oppfinnelsen.
I fig. 1 kan kortene 10 og 12 representere kretskort i et sammensatt digitalt system. Testpunkter 14 og 16 eksisterer på kortet 10, mens testpunkter 18 og 20 eksisterer på kort 12. Diagnostisk testing av kortene 10 og 12 gjennomføres ved å overvåke testpunktene 14, 16, 18 og 20.
For å gjøre dette, blir utmatningene fra testpunktene koplet til indivi-duelle bitposisjoner hos seriekoplete skiftregistre 22 og 24. Nærmere bestemt er testpunktene 14 og 16 koplet til skifregister 22, mens testpunktene 18 og 20 er koplet til skiftregister 24.
Man kan tenke seg at de data som er lagret i skiftregistrene 22 og 24 samtlige kan være binære nuller hvis testpunktene er feilfrie, som angitt i fig. 2A. Det primære for skiftregistrene 22 og 24 er å omdanne parallelle data fra testpunktene 14, 16, 18 og 20 til seriedata på linje 44. I tilfellet av at nevnte seriedata omfatter en binær en bit, er dette en indikasjon på at en av testpunktene ikke er i en feilfri tilstand. Ettersom hvert testpunkt er relatert til bitposisjonene i de seriemessige data som leses fra skiftregistrene 22 og 24, kan testpunktet med problem lett detekteres fra en inspeksjon av seriedata som opptrer på linje 44. En klokke er tilveiebragt langs linje 26 til å registrere innmatninger 28 og 30 til å forskyve dataene fra skiftregistrene 22 og 24. Et lastsignal langs linje 32 koples til lastterminalene 34 og 36 hos respektive skiftregistre 24 og 22 for periodisk å laste de parallelle testpunktdata fra punktene 14, 16, 18 og 20 til skiftregistrene 22 og 24.
Et vesentlig aspekt ved den foreliggende oppfinnelse er systemets evne til å kontrollere skiftregistrenes 22 og 24 operasjonstilstand. Dette oppnås ved å tilkople en ytterligere linje 38 til inngangsterminaler 40 og 42 hos respektive skiftregistre 24 og 22. De to linjene 32 og 38 er nødvendige for å etablere tre separate binære tilstander. Den første tilstanden bevirker lasting av testdata fra kortene 10 og 12 til skiftregistrene 22 og 24. Under en andre binære tilstand blir data forskjøvet oppad slik at de fremkommer i serieform på linje 44. Et skiftregister 46 lagrer seriedataene 44 fra testpunktene 14, 16, 18 og 20.
Under et påfølgende intervall opprettholder linjene 32 og 38 en tredje binære tilstand slik at innholdet i skiftregistrene 22 og 24 forskyves ned langs linje 48. Et ytterligere skiftregister 50 lagrer innholdet av de seriemessige data som fremkommer langs linjen 48. De respektive skiftregistre 46 og 50 har utganger 49 og 52 som er koplet til en komparator 54. Under normal operasjon ifølge oppfinnelsen, vil utmatningene fra skiftregistrene 46 og 50 være identiske, slik at en nøyaktig sammenligning eksisterer. I tilfellet av at en bit i enten skiftregistret 22 eller 24 er inoperativ, vil en identitet ikke eksistere mellom utmatningene fra skiftregistrene 46 og 50.
Idet der antas for et øyeblikk at den øverste bitposisjonen for skiftregisteret 22 er inoperativ, vil den generere en serie av binære enere selv om testpunktene er feilfrie. Dette er vist i fig. 2B.
Når de seriemessige registre forskyves ned, vil imidlertid hver av de binære posisjoner som tilsvarer testpunktene være på en binær nulltilstand inntil den siste biten er utlest, hvilken bit tilsvarer den inoperative øvre bit som er lagret i skiftregistret 22. Signalene som tilsvarer figurene 2B og 2C sammenlignes i komparatoren 54 og koinsidens mellom den binære en i fig. 2C og den fjerde binære en bit i fig. 2B utpeker et problem innenfor den øverste binære bitposisjonen i skiftregisteret 22. På denne måte er det foreliggende diagnostiske system selvkontrollerende.
Selv om den foreliggende oppfinnelse er blitt forklart i forbindelse med to kort 10 og 12 og to skiftregistre 22 og 24, skal det forstås at dette kun er å forenkle forklaringen av oppfinnelsen og det diagnostiske system ifølge oppfinnelsen er utvidbart til å håndtere et stort antall av testpunkter på et stort antall av kort.
Antallet av skiftregistre slik som 22, 24 er ikke kritisk, idet alt det som kreves er at testpunktdataene leses i parallell fra testkortene til skiftregistrene og omdannes til seriemessige data for sammenligning.
Det skal forstås at oppfinnelsen ikke er begrenset til de nøyaktige konstruksjonsdetaljer som er vist og beskrevet her ettersom innlysende modifikasjoner vil være nærliggende for fagfolk.

Claims (6)

1. System for diagnostisering av kretspunkter, karakterisert ved: parallelle midler for å kople digitale testsignaler fra testpunkter fra første lagringsmiddel, middel for seriemessig å lese de digitale signaler fra det første lagringsmiddel, første middel for å sammenligne nivåene av signalene med forutbestemte nivåer som indikerer feilfrie kretsoperasjoner, idet en forskjell mellom en hvilken som helst bit i det seriemessige utleste signalet og dets forutbestemte nivå indikerer en feil ved et testpunktsted som tilsvarer posisjonen for biten i en seriedatastrøm som leses fra det første lagringsmidlet.
2. System som angitt i krav 1, karakterisert ved dessuten å omfatte styremiddel for toveis å forskyve innholdet i det første lagringsmiddel til andre sammenligningsmiddel for å detektere sviktende operasjon, fra utmatningen fra det andre sammenligningsmidlet, hos et bestembart trinn i det første lagringsmidlet.
3. System som angitt i krav 2, karakterisert ved at det første lagringsmidlet omfatter minst et skiftregister.
4. System som angitt i krav 2, karakterisert ved dessuten å omfatte andre og tredje lagringsmiddel som respektive lagrer det toveis forskjøvede innhold i det første lagringsmidlet.
5. Fremgangsmåte for å diagnostisere kretstestpunkter, karakterisert ved : å lese digitale testsignaler fra testpunktene, å lagre de leste signaler, seriemessig å lese de digitale signaler fra lagringen, å sammenligne nivåene av signalene med forutbestemte nivåer som indikerer feilfri kfetsoperasjon, idet en forskjell mellom en hvilken som helst bit i det seriemessig utleste signalet og dets forutbestemte nivå indikerer en feil i et testpunktsted som tilsvarer posisjonen for biten i en seriemessig datastrøm lest fra lagringen.
6. Fremgangsmåte som angitt i krav 5, karakterisert ved dessuten toveis å forskyve innholdet fra lagringen, å sammenligne de digitale signaler som skyldes toveis forskyvningen, og å detektere sviktende operasjon, som et resultat av slik sammenligning, av en bestembar bit i et lagret lest signal.
NO862510A 1985-10-21 1986-06-23 Diagnostisk krets som gjoer bruk av toveis testdata sammenligninger. NO862510L (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/789,528 US4683569A (en) 1985-10-21 1985-10-21 Diagnostic circuit utilizing bidirectional test data comparisons

Publications (2)

Publication Number Publication Date
NO862510D0 NO862510D0 (no) 1986-06-23
NO862510L true NO862510L (no) 1987-04-22

Family

ID=25147902

Family Applications (1)

Application Number Title Priority Date Filing Date
NO862510A NO862510L (no) 1985-10-21 1986-06-23 Diagnostisk krets som gjoer bruk av toveis testdata sammenligninger.

Country Status (11)

Country Link
US (1) US4683569A (no)
JP (1) JPS6299835A (no)
AU (1) AU584212B2 (no)
CA (1) CA1251569A (no)
DE (1) DE3635736A1 (no)
FR (1) FR2588966A1 (no)
GB (1) GB2181850B (no)
IL (1) IL78898A0 (no)
IT (1) IT1197111B (no)
NO (1) NO862510L (no)
SE (1) SE8604333L (no)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3538484A1 (de) * 1985-10-25 1987-05-07 Siemens Ag Verfahren zur ueberpruefung von schutzbefehl-uebertragungssystemen im on-line-betrieb
JPH0690260B2 (ja) * 1986-05-30 1994-11-14 三菱電機株式会社 論理回路試験装置
US4750181A (en) * 1986-11-05 1988-06-07 Rockwell International Corporation Dynamic circuit checking apparatus using data input and output comparisons for testing the data integrity of a circuit
JPS63165930A (ja) * 1986-12-27 1988-07-09 Toshiba Corp エラ−検査装置
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
JP3005250B2 (ja) 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
WO1997029384A1 (en) * 1996-02-06 1997-08-14 Telefonaktiebolaget Lm Ericsson (Publ) Assembly and method for testing integrated circuit devices
DE19730716A1 (de) * 1996-10-21 1998-04-23 Fraunhofer Ges Forschung Triggerung eines Meßverfahrens zur Qualitätsbeurteilung von Audio- und/oder Sprachsignalen
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
GB2344184A (en) 1998-11-26 2000-05-31 Ericsson Telefon Ab L M Testing integrated circuits
US7058862B2 (en) 2000-05-26 2006-06-06 Texas Instruments Incorporated Selecting different 1149.1 TAP domains from update-IR state
JP2001166009A (ja) 1999-12-14 2001-06-22 Matsushita Electric Ind Co Ltd 診断機能を有する半導体集積回路
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
CN100442069C (zh) * 2005-12-08 2008-12-10 上海华虹Nec电子有限公司 同步通讯芯片进行多芯片并行测试的方法
US10118307B2 (en) 2014-04-29 2018-11-06 Chervon (Hk) Limited Chain saw

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582633A (en) * 1968-02-20 1971-06-01 Lockheed Aircraft Corp Method and apparatus for fault detection in a logic circuit
US3863215A (en) * 1973-07-03 1975-01-28 Rca Corp Detector for repetitive digital codes
US4216374A (en) * 1978-08-11 1980-08-05 John Fluke Mfg. Co., Inc. Hybrid signature test method and apparatus
US4257031A (en) * 1979-07-18 1981-03-17 The Bendix Corporation Digital remote control system
JPS5618766A (en) * 1979-07-26 1981-02-21 Fujitsu Ltd Testing apparatus for logic circuit
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4404677A (en) * 1981-04-08 1983-09-13 Rockwell International Corporation Detecting redundant digital codewords using a variable criterion
US4476560A (en) * 1982-09-21 1984-10-09 Advanced Micro Devices, Inc. Diagnostic circuit for digital systems

Also Published As

Publication number Publication date
CA1251569A (en) 1989-03-21
NO862510D0 (no) 1986-06-23
US4683569A (en) 1987-07-28
SE8604333L (sv) 1987-04-22
IL78898A0 (en) 1986-09-30
AU584212B2 (en) 1989-05-18
GB2181850A (en) 1987-04-29
JPS6299835A (ja) 1987-05-09
IT8621514A1 (it) 1988-02-22
FR2588966A1 (fr) 1987-04-24
IT8621514A0 (it) 1986-08-22
DE3635736A1 (de) 1987-04-23
SE8604333D0 (sv) 1986-10-13
IT1197111B (it) 1988-11-25
GB8613569D0 (en) 1986-07-09
GB2181850B (en) 1989-12-20
AU5887586A (en) 1987-04-30

Similar Documents

Publication Publication Date Title
NO862510L (no) Diagnostisk krets som gjoer bruk av toveis testdata sammenligninger.
KR920009093B1 (ko) 멀티프로세서 시스템
EP0273043A1 (en) MULTIPLE-REDUNDANT ERROR DETECTION SYSTEM AND CORRESPONDING APPLICATION METHOD.
JPS63148802A (ja) 自動列車制御装置用受信器
DK163753B (da) Kredsloeb til kontrol af den korrekte start af et tokanalet fail-safe-mikrodatamatkoblevaerk, navnlig til jernbanesikringsanlaeg
JPH04245309A (ja) 制御用ディジタルコントローラ
JPH0359703A (ja) シーケンスコントローラの故障診断装置
JP2607620B2 (ja) シーケンスプログラム制御系モニタのグループ分け方法
JP2518652B2 (ja) 多重系バス同期システムの割込み診断装置
JPS5938618B2 (ja) 接点入力回路の異常点検装置
JPH02301836A (ja) データ処理システム
JP2871966B2 (ja) 障害検出回路検査システム
JPS6051136B2 (ja) デ−タ誤り検出方式
JPH0322037A (ja) 故障診断方式
JPH09179835A (ja) 並列プロセッサシステム
JPS6346458B2 (no)
JPS6319046A (ja) レジスタ試験方式
JPH05313935A (ja) 情報処理装置の診断回路
CAMPBELL General maintenance techniques for large digital systems
JPS62172221A (ja) センサ異常情報蓄積装置
JPS63280342A (ja) シフトパス故障診断装置
JPS60112155A (ja) 障害識別方式
JPH04102929A (ja) 情報処理装置
JPS6137653B2 (no)
JPH06139094A (ja) 情報処理装置