JPS63165930A - エラ−検査装置 - Google Patents

エラ−検査装置

Info

Publication number
JPS63165930A
JPS63165930A JP61309058A JP30905886A JPS63165930A JP S63165930 A JPS63165930 A JP S63165930A JP 61309058 A JP61309058 A JP 61309058A JP 30905886 A JP30905886 A JP 30905886A JP S63165930 A JPS63165930 A JP S63165930A
Authority
JP
Japan
Prior art keywords
replacement
error
input
buffer
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61309058A
Other languages
English (en)
Inventor
Hisanori Tobara
都原　久典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61309058A priority Critical patent/JPS63165930A/ja
Priority to US07/137,597 priority patent/US4887268A/en
Publication of JPS63165930A publication Critical patent/JPS63165930A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ディジタルデータを取り扱う回路のエラー検
査を行うエラー検査装置に関する。
（従来の技術） ディジタルデータを取り扱う装置の一例としてディジタ
ル計算機を挙げることができる。このディジタル計算機
においては、μプロセッサの進歩により取り扱うデータ
幅が増大しており、メモリバス（ＤＭＡ＞で６４ビツト
を越えるシステムも登場している。
ところで、このような装置においては、誤り訂正符号ヤ
パリティビットなどの誤り検査符号をデータに付加して
データエラーに対処している。
（発明が解決しようとする問題点） しかしながら、誤り検査符号の付加によりデータエラー
の有無やエラー訂正がある程度のレベルで可能となるも
のの、・データエラーが装置のいかなる箇所で発生した
かあるいは何が原因で発生したかを判断するのは極めて
困難である。
そこで本発明は上記の欠点を除去するもので、その目的
とするところは、データエラーの原因箇所を容易に発見
することができるエラー検査装置を提供することにある
。
［発明の構成］ （問題点を解決するための手段） 本発明は、データ転送を行う回路の第１の入出力端側に
配置され該回路における複数の信号入出力ライン相互間
のライン置換を行う第１の置換手段と、該回路の第２の
入出力端側に配置され該回路における複数の信号出力ラ
イン相互間のライン置換を行う第２の置換手段と、該第
１．第２の置換手段によるライン置換前及び置換後のデ
ータ転送状態よりエラー判別を行うエラー判別手段とを
有するものである。
（作　用） 前記第１．第２の置換手段によるライン置換前及び置換
後のデータ転送状態に基づくエラー判別が前記エラー判
別手段により行われ、これにより、データエラー原因箇
所が前記回路の内部か外部かを容易に判断することがで
きる。
（実施例） 以下、本発明を実施例により具体的に説明する。
第１図は本発明の一実施例を示すブロック図である。同
図に示すように本実施例装置は、エラー判別手段２１２
買換制御手段２２．第１の置換手段２４．第２の置換手
段２６を有する。
第１の置換手段２４は、バッファ２５の第１の入出力端
２５ａ側に配置され、該バッフ１２５における複数の信
号入出力ライン相互間のライン置換を行うものであり、
第２の置換手段２６は、該バッファ２５の第２の入出力
端２５ｂ側に配置され該バッファ２５における複数の信
号入出力ライン相互間のライン置換を行うものである。
第１゜第２の置換手段としてはマルチプレクサやＰＬＤ
（Ｐｒｏｏｒａｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ
）などが適用される。
前記バッファ２５は、ＤＭＡ　（ダイレクト・メモリ・
アクセス）データバスとキャッシュメモリ２７との間に
配置されたＤＭＡインタフェース２３内に設けられたも
ので、このバッファ２５が、本発明においてデータ転送
を行う回路と称するものの一例である。
エラー判別手段２１は、前記第１．第２の置換手段２４
．２６によるライン置換前及び置換後のデータ転送状態
より該バッファ２５のエラー判別を行うものであり、置
換制御手段２２は、前記第１、第２の置換手段２４．２
６の置換動作制御を行うものである。尚、このエラー判
別手段２１及び置換制御手段２２は、ＣＰＵ　＜中央処
理装置）によって機能的に実現される。
また、前記第１の置換手段２４は、第２図に示すように
、４個の買換器２８．２９，３０．３１より成る。各置
換器の入出力ビット数は８ビツト（４ビツト＋４ビツト
）であり、ＤＭＡデータバスは３２ビツトである。第３
図は置換器２８（２９，３０，３１＞の入出力端を更に
詳細に示したものである。
尚、第２の置換手段２６も上記と同様に構成されている
。
次に上記構成の作用について説明する。
ＤＭＡデータバスよりのディジタルデータは第１の置換
手段２４．バッファ２５．第２の置換手段２６を順に経
由してキャッシュメモリ２７に伝達され、また、このキ
ャッシュメモリ２７内のディジタルデータは上記と逆に
第２の置換手段２６゜バッファ２５．第１の置換手段２
４を順に経由してＤＭＡデータバスに伝達される。
エラー検査は、置換制御手段２２よりのコントロール信
号で第１．第２の置換手段２４．２６を動作させ、ライ
ン置換前後のデータ転送状態をエラー判別手段２１でチ
ェックすることによって行われる。
第１．第２の置換手段２４．２６のライン置換は、種々
の方式が考えられるが、ここでは、各置換器毎に上位４
ビツトと下位４ビツトとを首き換える方式を採用してい
る。例えば置換器２８に注目してみると、第４図に示す
ようにノーマルモード（置換前）とテストモード（置換
後）とでは、出力ビット（８ビツト）のうち上位４ビツ
ト（０４、０５、Ｏｓ　、　０７　）と下位４ビツト（
Ｏｏ　、　０１　、０２　、０３　＞とが置換される。
尚、第１の置換手段２４における他の置換器（２９゜３
０．３１＞においても、更には第２の置換手段２６内の
各置換器においても上記と同様に行われる。
今、仮にバッファ２５内にデータエラーの原因（例えば
クロストーク、反射、ＩＣ誤動作など）があるものとす
ると、上記のライン置換（ビット置換）によってエラー
が他のビットに移るはずである。従って、エラー判別手
段２１において、ライン置換に対応してエラーが他のビ
ットに移るか否かのチェックを行うことで、データエラ
ーの原因がバッファ２５内に存在するか外部に存在する
かの判断が可能となる。すなわち、ライン置換にかかわ
らず同一ビットでデータエラーを生ずる場合にはバッフ
ァ２５の外部にエラー原因が存在し、逆にライン置換に
よってエラーが他のビットに移れば、バッファ１２５内
にエラー原因が存在することになる。
このように本実施例にあっては、第１．第２の置換手段
２４．２６のライン置換前及び置換俊のデータ転送状態
に基づいてデータエラー原因箇所を容易に発見すること
ができる。特に、被検査回路（バッファ２５）をブラッ
クボックスと考え、データバスの人出ツノ部のみに注目
してエラー検査を行うようにしているため、例え複雑な
システムでも第１．第２の置換手段を多数配置すること
により、エラー原因箇所の発見を適確に行うことができ
る。
以上本発明の一実施例について説明したが、本発明は上
記実施例に限定されるものではなく、種々の変形実施が
可能である。例えば上記実施例では置換制御手段２２に
より第１．第２の置換手段２４．２６の置換動作制御を
自動的に行うものについて説明したが、手動操作で置換
するようにしてもよい。例えばＩＣソケット等を設けて
おき、ノーマルモード用ＩＣとテストモード用ＩＣ（ラ
イン置換済）とを差し換えるようにしてもよい。
この場合、ノーマルモード用ＩＣとテストモード用ＩＣ
とから置換手段が構成される。
また、ライン置換方式としても種々の方式が考えられる
。例えば第５図に示ずように第１．”第２の置換手段２
４Ａ、２６Ａにより、入出力端子番号の昇順方向を完全
に入れ換えるように置換してもよいしくビットインバー
ス法）、第６図に示すように第１．第２の置換手段２４
Ｂ、２６８により上゛位数ビットと下位数ビットとを入
れ換えるように置換してもよいしくブロックインバース
法）、ざらに、第７図に示すように予め空きビット（補
助ビット）を設けておき、第１．第２の買換手段２４Ｃ
，２６Ｃにより全体的に１ビツトシフトするように置換
してもよい（補助ビット法）。特に、補助ビット法にお
いては、１ビツトの補助ビットを持つことで１ビツトの
エラー復旧ができるという利点がある。
［発明の効果］ 以上詳述したように本発明によれば、データエラーの原
因箇所を容易に発見することができるエラー検査装置を
提供することができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図及
び第３図はその主要部の詳細を示すブロック図、第４図
は本実施例装置の作用説明図、第５図乃至第７図はそれ
ぞれライン置換の説明図である。 ２１・・・エラー判別手段、 ２４．２４Ａ、２４Ｂ、２４Ｃ ・・・第１の置換手段、 ２５・・・バッファ（回路）、 ２６．２６Ａ、２６８．２６Ｇ ・・・第２の置換手段。 代理人　弁理士　　則　　近　　憲　　右同　　　　　
　　大　　　胡　　　典　　　夫第５図 弔６図 第７図

Claims (1)

    【特許請求の範囲】
  1. 相互に関連する第１と第２の入出力端を有しデータ転送
    を行う回路の第１の入出力端側に配置され該回路におけ
    る複数の信号入出力ライン相互間のライン置換を行う第
    １の置換手段と、該回路の第２の入出力端側に配置され
    該回路における複数の信号入出力ライン相互間のライン
    置換を行う第２の置換手段と、該第１、第２の置換手段
    によるライン置換前及び置換後のデータ転送状態よりエ
    ラー判別を行うエラー判別手段とを有することを特徴と
    するエラー検査装置。
JP61309058A 1986-12-27 1986-12-27 エラ−検査装置 Pending JPS63165930A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61309058A JPS63165930A (ja) 1986-12-27 1986-12-27 エラ−検査装置
US07/137,597 US4887268A (en) 1986-12-27 1987-12-24 Error checking apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61309058A JPS63165930A (ja) 1986-12-27 1986-12-27 エラ−検査装置

Publications (1)

Publication Number Publication Date
JPS63165930A true JPS63165930A (ja) 1988-07-09

Family

ID=17988369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61309058A Pending JPS63165930A (ja) 1986-12-27 1986-12-27 エラ−検査装置

Country Status (2)

Country Link
US (1) US4887268A (ja)
JP (1) JPS63165930A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134501A (en) * 1988-12-29 1992-07-28 Murata Kikai Kabushiki Kaisha Facsimile apparatus
US8977929B2 (en) 2013-02-27 2015-03-10 Micron Technology, Inc. Rearranging write data to avoid hard errors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8200207A (nl) * 1982-01-21 1983-08-16 Philips Nv Werkwijze met foutkorrektie voor het overdragen van blokken databits, een inrichting voor het uitvoeren van een dergelijke werkwijze, een dekodeur voor gebruik bij een dergelijke werkwijze, en een inrichting bevattende een dergelijke dekodeur.
US4483001A (en) * 1982-06-16 1984-11-13 International Business Machines Corporation Online realignment of memory faults
US4519079A (en) * 1983-02-17 1985-05-21 The United States Of America As Represented By The Secretary Of The Army Error correction method and apparatus
US4584682A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Reconfigurable memory using both address permutation and spare memory elements
US4564941A (en) * 1983-12-08 1986-01-14 Apple Computer, Inc. Error detection system
US4683569A (en) * 1985-10-21 1987-07-28 The Singer Company Diagnostic circuit utilizing bidirectional test data comparisons

Also Published As

Publication number Publication date
US4887268A (en) 1989-12-12

Similar Documents

Publication Publication Date Title
US6385755B1 (en) Information processing system and logic LSI, detecting a fault in the system or the LSI, by using internal data processed in each of them
US5435000A (en) Central processing unit using dual basic processing units and combined result bus
JP2024050808A (ja) 作業負荷の繰り返し冗長化
US20080228966A1 (en) System, apparatus, computer program product for performing operational validation with limited cpu use of a communications network
US7305595B2 (en) Method, system, and product for isolating memory system defects to a particular memory system component
US6189117B1 (en) Error handling between a processor and a system managed by the processor
US5440724A (en) Central processing unit using dual basic processing units and combined result bus and incorporating means for obtaining access to internal BPU test signals
US6529979B1 (en) Method and apparatus for a high-speed serial communications bus protocol with positive acknowledgement
JPS63165930A (ja) エラ−検査装置
CN101751311B (zh) 请求处理设备、请求处理系统和存取测试方法
US3699322A (en) Self-checking combinational logic counter circuit
JPS608964A (ja) インタフエ−ス検査装置
US5541934A (en) Apparatus, systems and methods for isolating faults during data transmission using parity
US6940311B2 (en) Data transmission system
KR20010020189A (ko) 슬레이브 그룹 인터페이스 장치를 경유하여 버스와 주변 장치를 인터페이스하는 방법 및 시스템
US5418794A (en) Error determination scan tree apparatus and method
JPS6312303B2 (ja)
JP2792327B2 (ja) 半導体集積回路装置
JP2704062B2 (ja) 情報処理装置
KR0150068B1 (ko) 데이터 큐 모듈 및 그 제어방법
JP3341738B2 (ja) メモリのエラー検出方式
JPH07210471A (ja) 情報処理装置
JPS61269545A (ja) 計算機システム
JPS6041387B2 (ja) ダイレクトメモリアクセス制御回路
JPS6118061A (ja) 共有メモリ制御方式