KR980012159A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR980012159A
KR980012159A KR1019970032730A KR19970032730A KR980012159A KR 980012159 A KR980012159 A KR 980012159A KR 1019970032730 A KR1019970032730 A KR 1019970032730A KR 19970032730 A KR19970032730 A KR 19970032730A KR 980012159 A KR980012159 A KR 980012159A
Authority
KR
South Korea
Prior art keywords
plating layer
bonding
wire
semiconductor device
inner lead
Prior art date
Application number
KR1019970032730A
Other languages
English (en)
Other versions
KR100454198B1 (ko
Inventor
시다요시 아라카와
세이이치 이토
겐이치 니시야마
고에이 마루야마
Original Assignee
모리 가즈히로
마쯔시다 덴시 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리 가즈히로, 마쯔시다 덴시 고교 가부시키가이샤 filed Critical 모리 가즈히로
Publication of KR980012159A publication Critical patent/KR980012159A/ko
Application granted granted Critical
Publication of KR100454198B1 publication Critical patent/KR100454198B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 적층 도금 구조를 갖는 내측 리드에 와이어 본딩할 때의 적층 도금층에서의 박리를 방지하기 위한 것으로, 니켈, 팔라듐 및 금의 적층 도금층을 갖는 리드 프레임(1)의 다이패드부(2) 위에 반도체 칩(3)을 본딩한다. 그 후, 반도체 칩(3)의 전극 패드(4) 위에 금선으로 이루어지는 금속 세선(6)을 본딩 툴(20)을 통하여 하증 약 60g으로 누르고, 출력이 약 55mW의 초음파를 인가하면서 제1 본딩 공정을 행한다. 다음에 금속 세
선(6)을 내측 리드부(5)에 하중 150∼250g으로 누르고, 출력이 0∼20mW의 초음파를 인가하여 제 2 본딩 공정을 행한다. 제 2 본딩 공정에서, 커다란 누름 하중과 약간의 초음파 출력에 의해 적층 도금층의 특성에 맞는 본딩이 행해지고, 금 도금층의 박리도 발생하진 않고 단시간에 강한 접합이 행해진다.

Description

반도체 장치 및 그 제조 방법
본 발명은 와이어 본딩 공정에서의 리드 프레임의 적층 도금층에서의 박리를 방지하고, 와이어 리드 프레임간의 접속 신뢰성을 확보할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 리드 프레임으로서 동(Cu)으로 구성되는 판형상의 본체 위에 기판 도금으로서 니켈(Ni) 도금을 실시하고, 그 위에 팔라듐(Pd) 도금을 실시한 후, 또 그 위에 금(Au) 도금을 실시한 적층 도금을 갖는 것이 개발되어 있다.
이하 상술한 바와 같은 니켈/팔라듐/금의 적층 도금을 실시한 리드 프레임을 이용한 종래의 반도체 장치에 대하여 설명하기로 한다.
도 9는 종래의 반도체 장치의 구조를 도시한 단면도이다. 도 9에 도시된 바와 같이 종래의 반도체 장치는 다이패드부(2)와 내측 리드부(5)와 외측 리드부(8)를 갖는 리드 프레임(1)과, 리드 프레임(1)의 다이패드부(2) 위에 은 페이스트 등의 접착제에 의해 접합, 탑재된 반도체 칩(3)과, 그 반도체 칩(3)의 전극(4)과 리드 프레임(1)의 내측 리드부(5)의 본딩 영역(5a)을 접속하는 금속 세선(6)을 구비한다. 그리고 반도체 칩(3)의 바깥둘레 영역, 즉 다이패드부(2), 내측 리드부(5), 반도체 칩(3) 및 금속 세선(6)을 포함하는 영역은 봉입 수지(7)에 의해 봉입되고, 그 봉입 수지(7)로부터 바깥쪽으로 돌출된 리드 프레임(1)의 외측 리드부(8)가 외부 기기에 접속하기에 적합하도록 구성되어 반도체 장치를 구성하고 있다.
다음에 종래의 반도체 장치의 제조 방법에 대하여 설명하기로 한다. 도 10∼도 13은 종래의 반도체 창지의 제조 방법을 도시한 단면도이다.
우선 도 10에 도시된 바와 같이 리드 프레임(1)의 다이패드부(2) 위에 반도체 칩(3)을 은 페이스트 등의 접착제를 이용하여 접합한다(다이본딩 공정).
다음에 도 11에 도시된 바와 같이 다이패드부(2) 위에 탑재한 반도체 칩(3)의 전극(4)과 리드 프레임(1)의 내측 리드부(5)를 금속 세선(6)으로 전기적으로 접속한다(와이어 본딩 공정). 이 공정은 금속 세선으로서 금선을 사용하는 경우에는 네일 헤드·본딩법이라 불리우는 방법이 통상 이용된다. 즉, 캐필러리라 불리우는 본딩 툴(20)을 갖는 와이어 본더를 이용하여 통상 제 1 본딩 공정으로서 반도체 칩(3)의 전극(4) 위에 선단이 볼 형상으로 되어 있는 금속 세선(6)을 접속하고, 이어서 연속하여 제 2 본딩 공정으로 내측 리드부(5)의 본딩 영역(5a)에 금속 세선(6)을 눌러 접속한다. 이 2개의 본딩 공정에 의해 반도체 칩(3)의 전극(4)과 내측 리드부(5)의 본딩 영역(5a)을 금속세선(6)을 통하여 전기적으로 접속하는 것이다.
여기에서 상기 와이어 본딩 공정에서 제 1 본딩 공정은 초음파 출력을 55mW, 누름 하중을 60g으로 하는 조건하에서 행하고, 제 2 본딩 공정은 초음파 출력을 90∼100mW, 누름 하중을 100g으로 하는 조건하에서 행하여 양자간을 접속하고 있다. 또, 금속 세선(6)의 직경은 일반적으로 25∼35㎛ 정도이다.
다음에 도 12에 도시된 바와 같이 와이어 본딩 공정을 종료한 후, 다이패드부(2), 내측 리드부(5), 반도체 칩(3) 및 금속 세선(6)을 포함하는 영역을 봉입 수지(7)로 봉입한다. 이 공정은 반도체 칩(3)을 탑재한 리드 프레임(1)을 금형에 설치하여 트랜스퍼 몰드에 의해 행해진다.
마지막으로 도 13에 도시된 바와 같이 봉입 수지(7)로부터 바깥쪽으로 돌출된 리드 프레임(1)의 외측 리드부(8)를 성형함으로써 반도체 장치를 완성한다.
그러나 상기 종래의 제조 공정에서 제조된 반도체 장치에서 다음과 같은 문제가 있었다.
도 14의 (a), (b)는 상기 종래의 반도체 장치의 내측 리드(5)의 본딩 영역(5a) 부근을 확대하여 나타낸 단면도 및 사시도이다. 도 14의 (a), (b)에 도시된 바와 같이 리드 프레임(1)은 동(銅)제의 본체(9) 위에 니켈 도금층(10), 팔라듐 도금층(11) 및 금 도금층(12)의 각 도금층이 형성되어 구성되어 있다. 또, 니켈 도금층(10), 팔라듐 도금층(11) rma 도금층(12)의 각각의 두께는 각각 0.5㎛, 0.03㎛, 0.002㎛이다.
여기에서 도 14의 (a), (b)에 도시된 바와 같이 내측 리드(5)의 본딩 영역(5a)에서 금속 세선(6)을 본딩 툴(20)로 눌러서 절단한 선단부(6a)의 주위에 금 도금층(12)을 포함하는 박리 영역(13)이 하프 링 형상으로 발생하고 있는 것이 관찰되었다. 이 박리 영역(13)은 팔라듐 도금층(11) 내에서 그치지 않고 니켈 도금층(10)이나 본체에 도달하는 일도 있다. 그리고 이 박리 영역(13)이 생김으로써 니켈 도금층이 부식되어 와이어 접속 강도가 열화될 뿐 아니라 박리된 도금물이 와이어 본더의 본딩 툴(20)에 부착되어 다음의 와이어 본딩 공정(제 1 본딩 공정)에서 선단의 툴 형상을 변형시키는 등의 와이어 본드 불량을 유발하고 있었다.
그래서 이와 같은 제 2 본딩 공정에서의 박리 영역(13)이 발생하는 메카니즘을 연구한 결과, 제 2 본딩 공정을 제 1 본딩 공정과 마찬가지로 초음파를 인가하고, 더구나 제 1 본딩 공정보다 큰 출력의 초음파를 인가하여 행하고 있기 때문이 아닐까 하고 추측되었다. 즉, 현재의 와이어 본딩 공정은 고속성(양산성)과 접속부의 신뢰성을 확보하기 위해 초음파 및 하중의 인가와 가열을 하여 짧은 시간에 강한 접속을 행하는 것이 불가결하게 되어 있다. 또, 제조 가격을 저감하기 위해 금 도금층의 두께를 가능한 한 얇게(0.002㎛ 정도) 하고 있는 것이 현재 상황이다. 이와 같은 구조를 갖는 리드 프레임에 대하여 와이어 본더에 의해 초음파를 인가하면서 반도체 칩의 전극과 내측 리드부를 금속 세선으로 접속한 경우, 얇은 금 도금층 내에서는 충분히 초음파의 진동을 끊임없이 흡수하여 금 도금층-팔라듐 도금층의 경계, 특히 본딩 툴로 눌려 있는 영역의 외주부에 균열이 생겨서 박리에 이르는 것이라고 추측되었다.
본 발명은 상술한 문제점을 감안하여 이루어진 것이며, 최상층이 금 도금층과 같은 연질 재료로 구성되는 적층 도금 구조를 갖는 리드 프레임에 대한 와이어 본딩 공정에 있어서, 최상층의 박리를 초래하지 않고, 또 고효율로 와이어와 리드 프레임을 강하게 접속할 수 있는 반도체 장치의 구조 및 그 제조 방법을 제공하는 것을 목적으로 한다.
제1도는 제 1 실시예에 따른 반도체 장치의 구조를 도시한 단면도
제2도는 제 1 실시예에 따른 반도체 장치 중 내측 리드부의 본딩 영역 부근을 확대하여 도시한 단면도
제3도는 제 2 실시예에 따른 반도체 장치의 제조 공정 중 다이 본딩 공정을 도시한 단면도
제4도는 제 2 실시예에 따른 반도체 장치의 제조 공정 중 와이어 본딩 공정을 도시한 단면도
제5도는 제 2 실시예에 따른 반도체 장치의 제조 공정 중 수지 봉입 공정을 도시한 단면도
제6도는 제 2 실시예에 따른 반도체 장치의 제조 공정 중 외측 리드 성형 공정을 도시한 단면도
제7도는 제 2 실시예에 따른 반도체 장치의 제조 공정에서의 와이어 본딩 조건을 종래의 와이어 본딩 조건과 비교하여 도시한 도면
제8도는 제 2 실시예에 따른 반도체 장치의 제조 공정에 의해 형성된 내측 리드의 본딩 영역 부근을 확대하여 도시한 단면도 및 사시도
제9도는 종래의 반도체 장치의 구조를 도시한 단면도
제10도는 종래의 반도체 장치의 제조 공정 중 다이 본딩 공정을 도시한 단면도
제11도는 종래의 반도체 장치의 제조 공정 중 와이어 본딩 공정을 도시한 단면도
제12도는 종래의 반도체 장치의 제조 공정 중 수지 봉입 공정을 도시한 단면도
제13도는 종래의 반도체 장치의 제조 공정 중 외측 리드 성형 공정을 도시한 단면도
제14도　 종래의 반도체 장치의 제조 공정에 의해 형성된 내측 리드의 본딩 영역 부근을 확대하여 도시한 단면도 및 사시도
* 도면의 주요 부분에 대한 부호의 설명
1 : 리드 프레임 2 : 다이패드부
3 : 반도체 칩 4 : 전극
5 : 내측 리드부 5a : 본딩 영역
6 : 금속 세선 6a : 선단부
7 : 봉입 수지 8 : 외측 리드부
9 : 본체 10 : 니켈 도금층
11 : 팔라듐 도금층 12 : 금 도금층
13 : 박리 영역 20 : 본딩 툴
상기 종래의 도금층의 박리라는 과제에 대하여 발명자들은 와이어 본드할 때의 본딩 툴의 초음파 출력(mW)에의해 도금층이 박리되고, 특히 금 등의 연질 도금재는 그 영향을 받기 쉽다는 것을 알게 되었다.
따라서 상기 목적을 달성하기 위해 본 발명이 강구한 수단은 내측 리드부의 본딩 영역에서의 도금층에서 초음파를 흡수할 수 있는 구조로 하거나 초음파를 이용하지 않고 혹은 초음파 출력을 매우 작게 하여 금속 세선과 내측 리드부를 접속하는 방법을 행하는 것이다. 구체적으로는 청구항 1∼3에 기재되어 있는 반도체 장치에 관한 수단과, 청구항 4∼21에 기재되어 있는 반도체 장치의 제조 방법에 관한 수단을 강구하고 있다.
본 발명의 반도체 장치는, 전극 패드를 갖는 반도체 칩과, 금속으로 이루어지는 본체와 이 본체층 위에 형성되고 최상층이 연질 재료로 구성되는 적층 도금층으로 구성되고, 적어도 내측 리드부 및 외측 리드부를 갖는 리드 프레임과, 상기 반도체 칩의 전극 패드와 상기 내측 리드부를 접속하는 금속 세선을 포함하며, 상기 내측 리드부 중 상기 금속 세선이 접속되는 영역에서의 상기 적층 도금층의 최상층의 두께가 다른 영역에서의 최상층의 두께보다도 두껍다.
이로써 내측 리드부 중 금속 세선이 접속되는 영역에서의 적층 도금층의 최상층이 두껍게 형성되어 있으므로 와이어 본딩 공정에서 초음파 출력이 인가되어도 최상층에서 진동이 흡수되어 최상층의 박리가 발생하지 않는 구조가 된다.
상기 구성에서, 상기 내측 리드부의 상기 적층 도금층의 최상층과 상기 금속 세선을 동질의 재료로 구성하는 것이 바람직하다.
이로써 금속 세선과 적층 도금층의 최상층이 같은 연질 재료로 구성되므로 초음파의 진동을 흡수하는 기능도 커지고, 또 본딩도 용이한 구조가 된다.
또한 상기 내측 리드부의 본체를 동판으로 구성하고, 상기 내측 리드부의적층 도금층을 니켈 도금층, 팔라듐 도금층 및 금 도금층을 차례로 적층하여 구성하며, 상기 금속 세선을 금을 주성분으로 하는 재료로 구성하는 것이 바람직하다.
이로써 부식성이 약한 팔라듐 도금층을 갖는 내측 리드부의 박리 영역의 발생을 방지할 수 있는 구조가 된다.
본 발명의 제 1 반도체 장치의 제조 방법은 전극 패드를 갖는 반도체 칩을 준비하는 공정과, 금속으로 이루어지는 본체 위에 최상층이 연질 재료로 구성되는 적층 도금층을 실시하여 형성되고 내측 리드부 및 외측 리드부를 갖는 리드 프레임을 준비하는 공정과, 상기 반도체 칩의 전극 패드 위에 금속 세선의 선단을 접촉한 상태에서 하중과 초음파를 인가하면서 금속 세선과 전극 패드를 접합하는 제 1 본딩 공정과, 상기 내측 리드부 위에 상기 금속 세선의 다른 부분을 접촉한 상태에서 초음파를 인가하지 않고 하중을 인가하여 상기 금속 세선과 상기 내측 리드부를 접속하는 제 2 본딩 공정을 포함한다.
이 방법에 의해 제 2 본딩 공정에서 금속 세선과 내측 리드부 상에 초음파가 인가되지 않고 누름 하중 만으로 양자가 접속되므로 적층 도금층의 최상층에서의 박리를 생기게 하지 않고 단시간에 강한 본딩을 행할 수 있게 된다.
본 발명의 제 2 반도체 장치의 제조 방법은 전극 패드를 갖는 반도체 칩을 준비하는 공정과, 금속으로 이루어지는 본체 위에 최상층이 연질 재료로 이루어지는 적층 도금층을 실시하여 형성되고 내측 리드부 및 외측 리드부를 갖는 리드 프레임을 준비하는 공정과, 상기 반도체 칩의 전극 패드 위에 금속 세선의 선단을 접촉한 상태에서 하중과 초음파를 인가하면서 금속 세선과 전극 패드를 접합하는 제 1 본딩 공정과, 상기 내측 리드부 위에 상기 금속 세선의 다른 부분을 접촉한 상태에서 상기 제 1 본딩 공정보다 큰 누름 하중과 제 1 본딩 공정보다 작은 출력의 초음파를 인가하여 상기 금속 세선과 상기 내측 리드부를 접속하는 제 2 본딩 공정을 포함한다.
이 방법에 의해 제 2 본딩 공정에서의 초음파 출력이 매우 작으므로 종래의 반도체 장치의 제조 방법과 같은 제 1 본딩 공정보다 큰 출력의 초음파를 인가하고 있던 것에 기인하는 적층 도금층의 최상층에서의 박리를 방지하는 것이 가능하게 된다.
상기 제 2 반도체 장치의 제조 방법에 있어서, 상기 제 1 본딩 공정은 초음파 출력을 약 55 mW로 하고, 누름 하중을 약 60g으로 하여 행해지고, 상기 제 2 본딩 공정은 초음파 출력을 0∼20mW으로 하고, 누름 하중을 150∼250g으로 하여 행하는 것이 바람직하다.
상기 제 1, 제 2 반도체 장치의 제조 방법에서, 상기 제 1 및 제 2 본딩 공정은 상기 적층 도금층의 최상층과 동질의 재료로 구성되는 금속 세선을 이용하는 것이 바람직하다.
상기 제 1, 제 2 반도체 장치의 제조 방법에서, 상기 리드 프레임을 준비하는 공정에서는 동판으로 이루어지는 본체 위에 니켈 도금층, 팔라듐 도금층 및 금 도금층을 차례로 적층하여 이루어지는 적층 도금층을 형성하고, 상기 제 1 및 제 2 본딩 공정에서는 금을 주성분으로 하는 재료로 구성되는 금속 세선을 이용하는 것이 바람직하다.
제 1, 제 2 반도체 장치의 제조 방법에서, 상기 제 2 본딩 공정은 150∼300℃의 온도하에서 행하는 것이 바람직하다.
제 1, 제 2 반도체 장치의 제조 방법에서, 상기 리드 프레임을 준비하는 공정에서는 상기 내측 리드부 중 상기 금속 세선이 접속되는 영역에서의 적층 도금층의 최상층의 두께를 다른 영역에서의 최상층의 두께보다도 두껍게 할 수도 있다.
이 방법에 의해 제 2 본딩 공정에서 내측 리드부와 금속 세선의 접속부에 초음파가 인가되어도 적층 도금층의 최상층에서 초음파에 의한 진동이 흡소되고, 박리의 발생을 방지할 수 있다.
본 발명의 제 3 반도체 장치의 제조 방법은 전극 패드를 갖는 반도체 칩을 준비하는 공정과, 금속으로 이루어지는 본체 위에 니켈 도금층, 팔라듐 도금층 및 금 도금층을 차례로 적층하여 이루어지는 적층 도금층을 실시하여 형성되고 내측 리드부 및 외측 리드부를 갖는 리드 프레임을 준비하는 공정과, 상기 반도체 칩의 전극 패드 위에 금을 주성분으로 하는 재료로 구성되는 금속 세선의 선단을 접촉한 상태에서 하중과 초음파를 인가하면서 금속 세선과 전극 패드를 접합하는 제 1 본딩 공정과, 상기 내측 리드부 위에 상기 금속 세선의 다른 부분을 접촉한 상태에서 150∼250g의 누름 하중과, 출력이 0∼20mW의 초음파를 인가하여 상기 금속 세선과 상기 내측 리드부를 접속하는 제 2 본딩 공정을 포함한다.
이 방법에 의해 제 2 본딩 공정의 초음파 출력이 매우 작으므로 적층 도금층의 최상층인 금 도금층이 박리되어 부식하기 쉬운 팔라듐 도금층이 노출되거나, 또 그 하층의 니켈 도금층 혹은 리드 프레임의 본체를 구성하는 금속이 노출되지 않고 와이어 본딩이 행해진다. 더구나 이와 같은 큰 하중으로 누름으로써 니켈 도금층, 팔라듐 도금층 및 금 도금층이라는 적층 도금층 전체의 특성에 적합한 접합을 할 수 있고, 단시간에 강한 접합 강도를 얻을 수 있고, 신뢰성이 높은 반도체 장치를 제조하는 것이 가능하게 된다.
제 3 반도체 장치의 제조 방법에서, 상기 제 1 본딩 공정 및 제 2 본딩 공정 후에 상기 반도체 칩, 상기 금속 세선 및 상기 내측 리드부를 수지로 봉입하는 공정을 추가로 포함한다.
이 방법에 의해 제조 가격이 낮은 수지 봉입형 패키지 내에 수납되고, 봉입 수지에 포함되는 수분에 의해 부식되기 쉬운 내측 리드부에서 박리 영역의 발생에 기인하는 부식 등을 방지할 수 있다. 따라서 낮은 가격에 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한, 제 3 반도체 장치의 제조 방법에 있어서, 상기 제 2 본딩 공정은 150∼300℃의 온도하에서 행하는 것이 바람직하다.
이 방법에 의해 니켈 도금층, 팔라듐 도금층 및 금 도금층이라는 적층 도금층 전체의 특성에 적합한 비교적 저온의 가열 온도에서 제 2 본딩 공정이 행해지므로 신뢰성이 높은 접합을 단시간에 행할 수 있게 된다.
또한 제 3 반도체 장치의 제조 방법의 상기 제 2 본딩 공정에서는 초음파의 출력을 0으로 할 수도 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 본 발명의 실시예에 대하여 설명하기로 한다.
제 1 실시예
우선, 본 발명의 제 1 실시예에 대하여 설명하기로 한다. 도 1은 본 실시예의 반도체 장치의 구성을 도시한 단면도이다.
도 1에 도시된 바와 같이, 본 실시예의 반도체 장치는 리드 프레임(1)의 다이패드부(2) 위에 반도체 칩(3)이 은 페이스트등의 접착제로 접합, 탑재되고, 그 반도체 칩(3)의 전극(4)과 리드 프레임(1)의 내측 리드부(5)가 금속 세선(6)에 의해 전기적으로 접속되어 있다. 그리고 반도체 칩(3)과 금속 세선(6) 및 리드 프레임(1)의 내측 리드부(5)는 봉입 수지(7)에 의해 봉입되고, 그 봉입 수지(7)로부터 바깥쪽으로 돌출된 리드 프레임(1)의 외측 리드부(8)가 형성되어 반도체 장치를 구성한다.
본 실시예의 반도체 장치의 특징은 리드 프레임(1)의 내측 리드부(5) 중 와이어 본딩 공정에서 금속 세선(6)이 본딩되는 영역인 본딩 영역(5a)에서의 도금층의 두께를 두껍게 하고 있는 점이다. 이하, 이 특징 부분에 대하여 설명하기로 한다.
도 2는 내측 리드부(5)의 본딩 영역(5a) 부근에서의 내측 리드부(5)와 금속 세선(6)의 접속 상태를 도시한 단면도이다. 도 2에 도시된 바와 같이, 본 실시예의 리드 프레임(1)은 동판으로 이루어지는 본체(9)와; 상기 본체(9) 위에 형성된 니켈 도금층(10), 팔라듐 도금층(11) 및 금 도금층(12)의 각 도금층으로 구성되어 있다. 그리고 리드 프레임(1) 중 내측 리드부(5)의 본딩 영역(5a)에서의 금 도금층(12)의 두께를 다른 영역보다 두껍게 형성하고 있다. 예를 들면 금 도금층(12)의 다른 영역에서의 두께가 0.002㎛ 정도인데 대하여 본딩 영역(5a)의 두께는 0.03㎛ 정도이다. 이 구성에 의해 반도체 칩(3)의 전극(4)과 내측 리드부(5)를 금제의 금속 세선(6)으로 접속 할 때 내측 리드부(5)의 본딩 영역(5a)에서 와이어 본더의 본딩 툴의 초음파 출력을 인가해도 가장 바깥층의 금 도금층(12)이 두꺼우므로 초음파의 진동이 어느 정도 흡수되어 금 도금층(12)의 박리가 발생하지 않거나 혹은 금 도금층(12)의 표면층만 박리되는데 지나지 않는다. 따라서 와이어 본딩 공정에서 하층측의 팔라듐 도금층(11), 니켈 도금층(10)이 노출되지 않고 가장 바깥층의 박리에 의한 와이어 접속 강도의 열화를 방지할 수 있다.
또, 본 실시예에서 니켈 도금층(10), 팔라듐 도금층(11)의 각 도금층의 두께는 각각 0.5㎛, 0.03㎛인데, 이들의 두께로 한정되는 것은 아니다. 또, 본 실시예에서의 금 도금층(12)의 두께는 본딩 영역(5a) 이외에서는 0.002㎛이며, 본딩 영역(5a)의 두께가 0.03㎛인데, 이들 두께로 한정되는 것은 아니다.
제 2 실시예
다음에, 제 2 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명하기로 한다. 도 3∼도 6은 본 실시예의 반도체 장치의 제조 공정을 도시한 단면도이다.
우선, 도 3에 도시된 공정에서는 다이패드부(2)와 내측 리드부(5)와, 외측 리드부(8)를 갖는 리드 프레임(1)을 준비한다. 단, 상세한 단면 상태를 도시하는 것은 생략되어 있으나, 리드 프레임(1)에는 상기 제 1 실시예에서의 도 2에 도시된 것과 거의 같은 구조를 하고 있고, 동판으로 이루어지는 본체 위에 니켈 도금층, 팔라듐 도금층, 금 도금층의 각 도금층이 설치되어 있다. 단, 본 실시예에서는 최상층인 금 도금층은 전체면에 걸쳐서 거의 균일한 두께를 갖고 있고, 본딩 영역(5a)에서의 금 도금층도 특별히 두껍게 도금되어 있는 것은 아니다. 또, 니켈 도금층, 팔라듐 도금층, 금 도금층의 각 도금층의 두께는 각각0.5㎛, 0.03㎛, 0.002㎛이다. 그리고 이와 같은 구성을 갖는 리드 프레임(1)의 다이패드부(2) 위에 반도체 칩(3)을 은 페이스트 등의 접착제를 이용하여 접합한다.
다음에, 도 4에 도시된 공정에서는 다이패드부(2) 위에 탑재된 반도체 칩(3)의 전극(4)과 리드 프레임(1)의 내측 리드부(5)를 금선으로 이루어지는 금속 세선(6)을 통하여 전기적으로 접속한다. 이 공정은 상기 종래의 와이어 본딩 공정과 마찬가지로 캐필러리라 불리우는 본딩 툴(20)을 갖는 와이어 본더(도시 생략)를 이용한 네일 헤드·본딩법으로 행해진다. 또, 금속 세선(6)의 직경은 25∼35㎛ 정도이다. 그리고 본딩 공정은 통상, 반도체 칩(3)의 전극(4)에 금속 세선(6)의 일단을 접속하는 제 1 본딩 공정과, 리드 프레임(1) 내측 리드부(5)에 금속 세선(6)의 타단을 접속하는 제 2 본딩 공정으로 분류된다.
여기에서 제 1 본딩 공정에서는 반도체 칩(3)의 전극(4)에 금속 세선(6)의 선단(일반적으로 볼 형상으로 되어 있음)을 본딩 툴(20)로 초음파를 인가하면서 하중60g 정도의 하중으로 누르고, 금속 세선(6) 반도체 칩(3)을 접합한다.
또, 제 2 본딩 공정에서는 선단이 반도체 칩(3)의 전극(4)에 접속되어 있는 금속 세선(6)의 일부를 본딩 툴(20)에 의해 내측 리드부(5)의 본딩 영역으로 누른다. 이 때 초음파는 인가하지 않거나 혹은 인가해도 20mW 이하의 작은 출력으로 억제하면서 하중을 200g 정도로 하여 제 1 본딩 공정에서의 하중보다 큰 하중을 인가한다. 이 점이 본 실시예에 따른 반도체 장치의 제조 방법의 특징이다. 그리고 이 압력과 가열에 의해 금속 세선(6)을 내측 리드부(5)에 접합하는 동시에 본딩 툴(20)의 모서리로 금속 세선(6)을 절단한다.
다음에 도 5에 도시된 공정에서는 상술한 각 와이어 본딩 공정이 종료된 후에 반도체 칩(3)과 금속 세선(6)과 리드 프레임(1) 중의 다이패드부(2) 및 내측 리드부(5)를 봉입 수지(7)로 봉입한다. 이 공정은 반도체 칩(3)을 탑재한 리드 프레임(1)을 금형으로 설치하여 트랜스퍼 몰드에 의해 행해진다. 그 후, 리드 프레임(1) 중 봉입 수지(7)의 바깥쪽에 있는 부분을 절단하고, 외측 리드부(8)로부터 분리한다.
마지막으로 도 6에 도시된 공정에서 봉입 수지(7)로부터 돌출하고 있는 외측 리드부(8)를 성형함으로써 반도체 장치를 완성한다.
이상과 같이 본 실시예의 반도체 장치의 제조 공정에서는 제 1 본딩 공정에서는 초음파 출력을 55mW, 누름 하중을 60g으로 하고, 제 2 본딩 공정에서는 초음파 출력을 0∼20mW, s누름 하중을 200g 정도라는 종래의 와이어 본드 조건과는 크게 다른 조건으로 와이어 본드 공정을 행함으로써 리드 프레임(1) 상의 도금층의 박리를 방지할 수 있다. 특히, 그속 세선(6)과 리드 프레임(1)의 가장 바깥층의 도금층이 같은 재료로 연질의 재료인 경우, 금속 세선-내측 리드부 사이의 접합 강도가 보다 커진다.
도 7의 (a), (b)는 종래와 본 실시예의 와이어 본드시의 본딩 툴의 초음파 출력의 하중을 비교하여 도시한 도면이다. 도 7의 (a)는 종래의 방법의 조건, 도 7의 (b)는 본 실시예에서의 조건을 각각 도시한다.
상술한 바와 같이 제 1 본딩 공정 즉 반도체 칩과 금속 세선을 본딩하는 공정에서는 본 실시예에서의 조건은 종래의 방법에서의 조건과 같지만, 제 2 본딩 공정, 즉 리드 프레임과 금속 세선을 본딩하는 공정에서는 초음파 출력을 종래의 1/5이하로 하고, 하중은 2배 정도로 설정하는 것이다. 제 2 본딩 공정에서의 초음파 출력은 0mW이 아니라도 된다. 예를 들어 10mW 정도이거나 0mW에 가까운 값이라도 20mW 이하라면 최상층의 금 도금층을 박리하지 않고 본딩할 수 있다.
여기에서 본 실시예의 방법에 의해 종래와 같은 도 14의 (a), (b)에 도시된 박리 영역(13)을 발생시키지 않고 금속 세선(6)과 내측 리드부(5) 사이의 제 2 본딩 공정을 행할 수 있는 이유에 대하여 고찰하기로 한다. 와이어 본딩을 할 때 초음파 출력은 금속 세선을 피접속체에 대하여 피팅하는 작용을 생기게 하여 하중 및 가열은 금속 세선과 피접속체를 열압착하는 작용을 생기게 한다. 통상의 가열 온도는 200℃ 정도이다. 그리고 이와 같은 조건의 조합으로 본딩 공정을 함으로써 1회의 본딩의 요하는 시간이 5msec이고, 본딩 공정 전체를 종료하는데 요하는 시간이 15msec 전후로 하는 고속의 본딩 고정을 실시할 수 있다. 단, 본 실시예의 제 2 본딩 공정에 의해 적층 도금층의 최상층에서의 박리를 생기게 하지 않고, 또 강한 본딩을 15msec라는 단시간에 행할 수 있는 이유에 대해서는 충분히 해명되고 있지 않지만, 이와 같은 큰 하중과 비교적 저온의 가열조건이 특히 니켈/팔라듐/금의 적층 도금층 전체의 특성과 잘 맞는다는 경험적인 사실이 이번 발명에서 분명해 졌다. 또, 부수적인 사항으로서 다음과 같은 경험적 사실이 확인되어 있다.
예를 들면 제 2 본딩 공정에서의 초음파 출력을 0mW으로 하고, 온도를 250℃ 정도로 한 경우에는 누름 한중을 상출한 200g보다 작게 할 수 있다. 또, 초음파 출력을 20mW으로 하고, 온도를 180℃ 정도로 한 경우에는 누름 하중을 200g 이상으로 크게 하는 것이 바람직하다. 또, 온도가 높을수록 본딩 시간은 단축된다.
여기에서 본 발명의 과정으로 행하여 실험으로 얻어진 본딩 조건을 정리하면 초음파 출력은 인가하지 않거나, 인가해도 0∼20mW인 것이 바람직하고, 누름 하중은 150∼250g의 범위인 것이 바람직하고, 가열 온도는 105∼300℃의 범위가 바람직하다. 단, 금속 세선에는 직경이 25∼35㎛ 정도의 금선을 사용하고, 적층 도금층은 상술한 두께의 니켈/팔라듐/금의 3층으로 되어 있다.
도 8의 (a), (b)는 제 2 본딩 공정에서 초음파 출력을 0mW, 하중을 200g으로 하여 와이어 본딩했을 때의 내측 리드의 본딩 영역(5a) 부근에서의 단면도 및 사시도이다. 도 8의 (a), (b)에 도시된 바와 같이 본 실시예의 방법으로 본딩된 본딩 영역(5a)의 주위에는 도 14의 (a), (b)에 도시된 바와 같은 링 형상의 박리 영역(13)은 생기지 않는다. 즉, 리드 프레임(1)의 내측 리드부(5)의 가장 바깥층의 금 도금층(12)이 박리되지 않고 금속 세선(6)의 선단부(6a)가 접속되어 있다. 물론 본체(9)를 구성하는 동의 노출이나 니켈 도금층(10), 팔라듐 도금층(11)의 노출 도는 박리는 없다. 이로써 도금층의 박리가 없으므로 와이어 접속 강도의 안정을 도모할 수 있다. 또, 도금층이 박리되지 않으므로 본딩 툴로의 도금층을 구성하는 재료의 부착도 없고, 다음의 본딩 공정, 즉 제 1 본딩 공정으로 금속 세선의 선단에 형성되는 볼 형상의 이상이 발생하는 일도 없다.
또, 실시예의 도시는 생략하겠지만, 제 2 실시예에 따른 반도체 장치의 제조 방법에서 리드 프레임(1)의 금도금층(12) 중 내측 리드부(5)의 본딩 영역(5a)에서의 두께를 다른 영역보다 두껍게 하고, 또 와이어 본딩 공정 중 제 2 본딩 공정(내측 리드부상으로의 금속 세선의 본딩)의 초음파 출력을 0∼20mW로 하는 것에 의해서도 금 도금층(12)의 박리에 기인하는 하층의 도금층의 노출을 방지하면서 와이어 본딩할 수 있고, 접속 강도의 안정을 도모한다는 효과를 발휘할 수 있다.
또, 적층 도금층의 구조가 반드시 본 실시예와 같은 니켈/팔라듐/금의 3층으로 이루어지는 것이 아니라도 적층 도금층의 최상층이 연질 재료, 특히 금속 세선과 같은 재료로 구성되어 있는 경우라면 본 발명의 효과를 발휘할 수 있다. 그 경우, 와이어 본딩 툴의 초음파 출력의 값을 매우 작게 해도 금속 세선과 도금층의 최상층을 구성하는 연질제가 누름 하중에 의해 매우 단시간에 접합되고, 더구나 최상층의 구조가 파괴되지 않는다. 따라서 적층 도금 구조를 갖는 리드 프레임에 대한 와이어 본딩 공정에서의 박리를 방지하면서 신뢰성이 높은 와이어 본딩을 할 수 있다.
본 발명의 반도체 장치에 의하면, 반도체 칩의 전극과 적층 도금층을 갖는 리드 프레임의 내측 리드부를 금속 세선으로 접속하도록 한 반도체 장치에 있어서, 내측 리드부 중 금속 세선과의 접속을 행하는 본딩 영역에서의 적층 도금층의 가장 바깥층의 두께를 다른 영역보다 두껍게 하고 있으므로 와이어 본딩시에 접속부에 본딩 툴을 통하여 초음파가 인가되어도 적층 도금층의 하층이나 본체가 노출되지는 않고, 적층 도금층의 가장 바깥층의 박리에 의한 와이어 접속 강도의 열화를 방지할 수 있다.
본 발명의 제 1 반도체 장치의 제조 방법에 의하면, 반도체 칩의 전극과 적층 도금층을 갖는 리드 프레임의 내측 리드부를 금속 세선으로 접속하도록 한 반도체 장치에 있어서, 금속 세선과 내측 리드부를 접속하는 제 2 본딩 공정에서 초음파를 인가하지 않고, 누름 하중만으로 금속 세선을 내측 리드부에 접속하도록 하였으므로 초음파 인가에 기인하는 내측 리드부의 적층 도금층의 최상의 박리를 확실하게 방지하면서 금속 세선과 내측 리드부 사이의 접속 강도를 강하게 할 수 있고, 따라서 제조되는 반도체 장치의 신뢰성의 향상을 도모할 수 있다.
또한 본 발명의 제 2 반도체 장치의 제조 방법에 의하면, 반도체 칩의 전극과 적층 도금층을 갖는 리드 프레임의 내측 리드부를 금속 세선으로 접속하도록 한 반도체 장치에 있어서, 금속 세선과 내측 리드부를 접속하는 제 2 본딩 공정에서는 제 1 본딩 공정보다 저출력 초음파를 인가하도록 하였으므로 제 1 본딩 공정보다 큰 초음파를 인가하는 경우에 생겨있던 적층 도금층의 최상층에서의 박리 영역의 발생을 방지하면서 금속 세선과 내측 리드부 사이의 접속 강도를 강하게 할 수 있고, 따라서 제조되는 반도체 장치의 신뢰성 향상을 도모할 수 있다.
본 발명의 제 3 반도체 장치의 제조 방법에 의하면 반도체 칩의 전극과 니켈, 팔라듐 및 금을 차례로 적층하여 이루어지는 적층 도금층을 갖는 리드 프레임의 내측 리드부를 금속 세선으로 접속하도록 한 반도체 장치에 있어서, 금속 세선과 내측 리드부를 접속하는 제 2 본딩 공정에서는 150∼250g의 하중으로 누르고, 또 0∼20mW의 출력의 초음파를 인가하도록 하였으므로 니켈, 팔라듐 및 금의 적층 도금층의 특성에 매우 적합한 접함을 할 수 있고, 적층 도금층의 최상층에서의 박리를 생기게 하지 않고 강하고 신뢰성이 높은 와이어 본딩을 할 수 있다.

Claims (21)

  1. 전극 패드를 갖는 반도체 칩과, 금속으로 이루어지는 본체와 이 본체층 위에 형성되고 최상층이 연질 재료로 구성되는 적층 도금층으로 구성되고, 적어도 내측 리드부 및 외측 리드부를 갖는 리드 프레임과, 상기 반도체 칩의 전극 패드와 상기 리드 프레임을 접속하는 금속 세선을 포함하며, 상기 내측 리드부 중 상기 금속 세선이 접속되는 영역에서의 상기 적층 도금층의 최상층의 두께가 다른 영역에서의 최상층의 두께보다도 두꺼운 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 내측 리드부의 상기 적층 도금층의 최상층과 상기 금속 세선은 동질의 재료로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 내측 리드부의 본체는 동판으로 구성되어 있고, 상기 내측 리드부의 적층 도금층은 니켈 도금층, 팔라듐 도금층 및 금 도금층을 차례로 적층하여 구성되어 있고, 상기 금속 세선은 금을 주성분으로 하는 재료로 구성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 전극 패드를 갖는 반도체 칩을 준비하는 공정과, 금속으로 이루어지는 본체 위에 최상층이 연질 재료로 구성되는 적층 도금층을 실시하여 형성되고 내측 리드부 및 외측 리드부를 갖는 리드 프레임을 준비하는 공정과, 상기 반도체 칩의 전극 패드 위에 금속 세선의 선단을 접촉한 상태에서 하중과 초음파를 인가하면서 금속 세선과 전극 패드를 접합하는 제 1 본딩 공정과, 상기 내측 리드부 위에 상기 금속 세선의 다른 부분을 접촉한 상태에서 초음파를 인가하지 않고 하중을 인가하여 상기 금속 세선과 상기 내측 리드부를 접속하는 제 2 본딩 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 전극 패드를 갖는 반도체 칩을 준비하는 공정과, 금속으로 이루어지는 본체 위에 최상층이 연질 재료로 이루어지는 적층 도금층을 실시하여 형성되고 내측 리드부 및 외측 리드부를 갖는 리드 프레임을 준비하는 공정과, 상기 반도체 칩의 전극 패드 위에 금속 세선의 선단을 접촉한 상태에서 하중과 초음파를 인가하면서 금속 세선과 전극 패드를 접합하는 제 1 본딩 공정과, 상기 내측 리드부 위에 상기 금속 세선의 다른 부분을 접촉한 상태에서 상기 제 1 본딩 공정보다 큰 누름 하중과 제 1 본딩 공정보다 작은 출력의 초음파를 인가하여 상기 금속 세선과 상기 내측 리드부를 접속하는 제 2 본딩 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 제 1 본딩 공정은 초음파 출력을 약 55mW로 하고, 누름하중을 약 60g으로 하여 행해지고, 상기 제 2 본딩 공정은 초음파 출력을 0∼20mW으로 하고, 누름 하중을 150∼250g으로 하여 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제4항에 있어서, 상기 제 1 및 제 2 본딩 공정은 상기 적층 도금층의 최상층과 동질의 재료로 구성되는 금속 세선을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제5항에 있어서, 상기 제 1 및 제 2 본딩 공정은 상기 적층 도금층의 최상층과 동질의 재료로 구성되는 금속 세선을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제4항에 있어서, 상기 리드 프레임을 준비하는 공정에서는 동판으로 이루어지는 본체 위에 니켈 도금층, 팔라듐 도금층 및 금 도금층을 차례로 적층하여 이루어지는 적층 도금층을 형성하고, 상기 제 1 및 제 2 본딩 공정에서는 금을 주성분으로 하는 재료로 구성되는 금속 세선을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제5항에 있어서, 상기 리드 프레임을 준비하는 공정에서는 동판으로 이루어지는 본체 위에 니켈 도금층, 팔라듐 도금층 및 금 도금층을 차례로 적층하여 이루어지는 적층 도금층을 형성하고, 상기 제 1 및 제 2 본딩 공정에서는 금을 주성분으로 하는 재료로 구성되는 금속 세선을 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제4, 7, 9항 중 어느 한 항에 있어서, 상기 제 2 본딩 공정은 150∼300℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제5, 6, 8, 10항 중 어느 한 항에 있어서, 상기 제 2 본딩 공정은 150∼300℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제4, 7, 9항 중 어느 한 항에 있어서, 상기 리드 프레임을 준비하는 공정에서는 상기 내측 리드부 중 상기 금속 세선이 접속되는 영역에서의 적층 도금층의 최상층의 두께를 다른 영역에서의 최상층 두께보다도 두껍게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제11항 중 어느 한 항에 있어서, 상기 리드 프레임을 준비하는 공정에서는 상기 내측 리드부 중 상기 금속 세선이 접속되는 영역에서의 적층 도금층의 최상층의 두께를 다른 영역에서의 최상층 두께보다도 두껍게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제5, 6, 8, 10항 중 어느 한 항에 있어서, 상기 리드 프레임을 준비하는 공정에서는 상기 내측 리드부 중 상기 금속 세선이 접속되는 영역에서의 적층 도금층의 최상층의 두께를 다른 영역에서의 최상층 두께보다도 두껍게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제12항 중 어느 한 항에 있어서, 상기 리드 프레임을 준비하는 공정에서는 상기 내측 리드부 중 상기 금속 세선이 접속되는 영역에서의 적층 도금층의 최상층의 두께를 다른 영역에서의 최상층 두께보다도 두껍게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 전극 패드를 갖는 반도체 칩을 준비하는 공정과, 금속으로 이루어지는 본체 위에 니켈 도금층, 팔라듐 도금층 및 금 도금층을 차례로 적층하여 이루어지는 적층 도금층을 실시하여 형성되고 내측 리드부 및 외측 리드부를 갖는 리드 프레임을 준비하는 공정과, 상기 반도체 칩의 전극 패드 위에 금을 주성분으로 하는 재료로구성되는 금속 세선의 선단을 접촉한 상태에서 하중과 초음파를 인가하면서 금속 세선과 전극 패드를 접합하는 제 1 본딩 공정과, 상기 내측 리드부 위에 상기 금속 세선의 다른 부분을 접촉한 상태에서 150∼250g의 누름하중과, 출력이 0∼20mW의 초음파를 인가하여 상기 금속 세선과 상기 내측 리드부를 접속하는 제 2 본딩 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제17항에 있어서, 상기 제 1 본딩 공정 및 제 2 본딩 공정 후에 상기 반도체 칩, 상기 금속 세선 및 상기 내측 리드부를 수지로 봉입하는 공정을 추가로 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제17항 또는 제18항에 있어서, 상기 제 2 본딩 공정은 150∼300℃의 온도하에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제17항에 있어서, 상기 제 2 본딩 공정에서는 초음파의 출력을 0으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제19항에 있어서, 상기 제 2 본딩 공정에서는 초음파의 출력을 0으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
KR1019970032730A 1996-07-15 1997-07-15 반도체장치및그제조방법 KR100454198B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPF/?EF78-1846 1996-07-15
JP96-184615 1996-07-15
JP18461596 1996-07-15

Publications (2)

Publication Number Publication Date
KR980012159A true KR980012159A (ko) 1998-04-30
KR100454198B1 KR100454198B1 (ko) 2004-12-17

Family

ID=16156330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032730A KR100454198B1 (ko) 1996-07-15 1997-07-15 반도체장치및그제조방법

Country Status (5)

Country Link
US (1) US5994212A (ko)
KR (1) KR100454198B1 (ko)
CN (1) CN1131562C (ko)
FR (1) FR2752334B1 (ko)
TW (1) TW335526B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165888A (en) * 1997-10-02 2000-12-26 Motorola, Inc. Two step wire bond process
JP2000138249A (ja) * 1998-10-29 2000-05-16 Matsushita Electric Ind Co Ltd 突起電極形成方法及び実装方法
US6306685B1 (en) * 2000-02-01 2001-10-23 Advanced Semiconductor Engineering, Inc. Method of molding a bump chip carrier and structure made thereby
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001250898A (ja) * 2000-03-08 2001-09-14 Mitsui Mining & Smelting Co Ltd 金メッキビームリードの半導体素子への接合方法
KR100628900B1 (ko) * 2000-04-25 2006-09-27 후지쯔 가부시끼가이샤 반도체 칩의 실장방법
KR20030066344A (ko) * 2002-02-01 2003-08-09 에섹 트레이딩 에스에이 와이어본더로 접합시에 최적의 접합 파라미터들을결정하기 위한 방법
US6913708B2 (en) * 2003-02-24 2005-07-05 3M Innovative Properties Company Cholesteric liquid crystal drying process and solvent
US7029729B2 (en) * 2003-02-24 2006-04-18 3M Innovative Properties Company Cholesteric liquid crystal additives
US7068344B2 (en) * 2003-02-24 2006-06-27 3M Innovative Properties Company Cholesteric liquid crystal optical bodies and methods of manufacture and use
JP2005314749A (ja) * 2004-04-28 2005-11-10 Shinei Hitec:Kk 電子部品及びその表面処理方法
WO2006018671A1 (en) * 2004-08-19 2006-02-23 Infineon Technologies Ag Mixed wire semiconductor lead frame package
KR100646093B1 (ko) 2004-12-17 2006-11-15 엘지이노텍 주식회사 발광소자 패키지
US20060186179A1 (en) * 2005-02-23 2006-08-24 Levine Lee R Apparatus and method for bonding wires
US20100007007A1 (en) * 2008-07-08 2010-01-14 Samsung Electronics Co., Ltd Semiconductor package
JP5135164B2 (ja) * 2008-10-22 2013-01-30 株式会社東芝 ボンディング方法
JP5629264B2 (ja) * 2009-09-11 2014-11-19 ローム株式会社 半導体装置およびその製造方法
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104969372B (zh) * 2013-02-06 2018-01-19 夏普株式会社 发光装置
ITMI20131530A1 (it) * 2013-09-17 2015-03-18 St Microelectronics Srl Dispositivo elettronico con elemento di interfaccia bimetallico per wire-bonding
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
JP6798294B2 (ja) * 2016-12-08 2020-12-09 株式会社豊田中央研究所 半導体モジュールとその製造方法
CN107175400B (zh) * 2017-04-14 2019-12-06 国家纳米科学中心 一种金丝焊接方法
CN112151489B (zh) * 2020-09-01 2023-06-06 通富微电科技(南通)有限公司 引线框架、引线框架的形成方法及引线框架封装体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254761A (ja) * 1984-05-31 1985-12-16 Sumitomo Electric Ind Ltd 半導体装置用リ−ドフレ−ム
JPS6149451A (ja) * 1984-08-17 1986-03-11 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US4707418A (en) * 1985-06-26 1987-11-17 National Semiconductor Corporation Nickel plated copper tape
JPS61111553A (ja) * 1985-09-27 1986-05-29 Hitachi Ltd 半導体装置
JPS62136838A (ja) * 1985-12-10 1987-06-19 Mitsubishi Electric Corp 半導体装置
JPS6378541A (ja) * 1986-09-20 1988-04-08 Fujitsu Ltd ワイヤボンデイング方法
JP2603102B2 (ja) * 1988-05-12 1997-04-23 イビデン株式会社 電子部品搭載用基板の製造方法
US5242569A (en) * 1989-08-25 1993-09-07 International Business Machines Corporation Thermocompression bonding in integrated circuit packaging
US5148261A (en) * 1989-08-25 1992-09-15 International Business Machines Corporation Thermocompression bonding in integrated circuit packaging
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
US5138431A (en) * 1990-01-31 1992-08-11 Vlsi Technology, Inc. Lead and socket structures with reduced self-inductance
JPH0479357A (ja) * 1990-07-23 1992-03-12 Matsushita Electron Corp リードフレーム
JP2970111B2 (ja) * 1991-09-19 1999-11-02 日本電気株式会社 リードフレーム、半導体装置及びその製造方法
SE9202823L (sv) * 1992-09-30 1994-03-31 Volvo Ab Anordning och förfarande för uppladdning av elfordon
JP2989406B2 (ja) * 1993-01-29 1999-12-13 シャープ株式会社 半導体装置用プリプレーテッドフレーム及びその製造方法
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
JPH07254673A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd リードフレームの製造方法
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
JPH09232493A (ja) * 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
US5735030A (en) * 1996-06-04 1998-04-07 Texas Instruments Incorporated Low loop wire bonding

Also Published As

Publication number Publication date
CN1172350A (zh) 1998-02-04
FR2752334B1 (fr) 2002-07-12
FR2752334A1 (fr) 1998-02-13
TW335526B (en) 1998-07-01
US5994212A (en) 1999-11-30
CN1131562C (zh) 2003-12-17
KR100454198B1 (ko) 2004-12-17

Similar Documents

Publication Publication Date Title
KR100454198B1 (ko) 반도체장치및그제조방법
JP4294161B2 (ja) スタックパッケージ及びその製造方法
KR20010093048A (ko) 반도체 장치 및 그 제조 방법
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
WO2011039795A1 (ja) 半導体装置とその製造方法
JP3160555B2 (ja) 半導体装置およびその製造方法
JPH02246359A (ja) 半導体装置
JP3420745B2 (ja) 半導体装置の製造方法
JPH10135249A (ja) 樹脂封止型半導体装置
JPH04155854A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
WO2012053131A1 (ja) 半導体装置及びその製造方法
JP4148593B2 (ja) 半導体装置の製造方法
JP3721859B2 (ja) 半導体パッケージ
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JP3800929B2 (ja) 半導体パッケージとその製造法及び半導体パッケージ用絶縁テープ基板
US10847449B2 (en) Lead frame with selective patterned plating
JPS63107152A (ja) 樹脂封止型電子部品
JPH06216313A (ja) 樹脂封止半導体装置
JPH11233708A (ja) リードフレームおよびそれを用いた半導体装置
TW200305266A (en) Semiconductor device and a method of manufacturing the same
JP2005044931A (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
JP2999639B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH09330943A (ja) 半導体装置及びその製造方法
JP2005302905A (ja) 半導体装置およびその製造方法
JPH0748497B2 (ja) 金属突起物の形成方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee