JP2001250898A - 金メッキビームリードの半導体素子への接合方法 - Google Patents

金メッキビームリードの半導体素子への接合方法

Info

Publication number
JP2001250898A
JP2001250898A JP2000063043A JP2000063043A JP2001250898A JP 2001250898 A JP2001250898 A JP 2001250898A JP 2000063043 A JP2000063043 A JP 2000063043A JP 2000063043 A JP2000063043 A JP 2000063043A JP 2001250898 A JP2001250898 A JP 2001250898A
Authority
JP
Japan
Prior art keywords
gold
beam lead
semiconductor element
plated
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000063043A
Other languages
English (en)
Inventor
Tatsuo Kataoka
龍男 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2000063043A priority Critical patent/JP2001250898A/ja
Priority to KR1020010011999A priority patent/KR100747392B1/ko
Publication of JP2001250898A publication Critical patent/JP2001250898A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置用テープキャリアの金メッキビー
ムリードと半導体素子の電極とが高い接合強度を有し、
導通安定性が確保され、しかも製品間のバラツキがなく
製品歩留まりが良好な金メッキビームリードの半導体素
子への接合方法を提供する。 【解決手段】 半導体装置用テープキャリアのビームリ
ードに電解金メッキを施した後、半導体素子の電極に該
金メッキビームリードを接合するに際し、該電解金メッ
キを電流密度1.5A/dm2 以下で行うことを特徴と
する金メッキビームリードの半導体素子への接合方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置用テー
プキャリアにおける金メッキビームリードの半導体素子
への接合方法に関し、特に、マイクロ・ボール・グリッ
ド・アレイ(μBGA)の金メッキビームリードを半導
体素子の電極にビームリードボンディングによって接合
させる際に、高い接合強度を有し、導通安定性を確保し
た金メッキビームリードの半導体素子への接合方法に関
する。
【0002】
【従来の技術及び発明が解決しようとする課題】近年、
携帯電話、パーソナルコンピュータ等の電子機器の高機
能化、高性能化さらには、小型化、薄型化、軽量化の要
請が一層高まり、多数の電極を有する樹脂基板を用いた
半導体装置が開発されている。このような要請の中で、
小型の樹脂封止半導体装置として各種のボール・グリッ
ド・アレイ(BGA)等が提案され、また開発されてい
る。
【0003】このような各種BGAの中でμBGA用テ
ープキャリアは、銅導体の表面に金メッキを施したパタ
ーンを有し、この金メッキパターンにおけるビームリー
ド部が半導体素子の電極とビームリードボンディングに
よって接合されるようになっている。また、裏面には穴
部ランドパッドがパンチングによって形成され、該穴部
ランドパッドに外部端子となるハンダボールが充填、実
装されるようになっており、該穴部ランドパッドにフラ
ックスを塗布後、ハンダボールを穴部に落し込み充填し
たμBGAテープを、リフロー炉に入れて加熱し、ハン
ダボールをボールパッドに融着させることにより、マザ
ーボードとのハンダ接続が行われることになる。
【0004】このようなμBGA用テープキャリアの銅
ビームリードは、上述のように半導体素子の電極と良好
な接合強度を得るべく、金メッキを施し、金メッキビー
ムリードとして半導体素子の電極とビームリードボンデ
ィングによって接合される。そして、金メッキビームリ
ードと電極間の接合強度としては、導通安定性を確保す
べく、プルカット強度が7グラム以上であることが要求
されるが、製品によってプルカット強度にバラツキがあ
り、長期導通安定性が確保できないため、製品信頼性も
劣ったものであった。
【0005】従って、本発明の目的は、半導体装置用テ
ープキャリアの金メッキビームリードと半導体素子の電
極とが高い接合強度を有し、導通安定性が確保され、し
かも製品間のバラツキがなく、製品歩留まりが良好な金
メッキビームリードの半導体素子への接合方法を提供す
ることにある。
【0006】
【課題を解決するための手段】本発明者等は、検討の結
果、銅ビームリードを金メッキする際の電流密度を1.
5A/dm2 以下とすることによって、上記目的が達成
し得ることを知見した。
【0007】本発明は、上記知見に基づきなされたもの
で、半導体装置用テープキャリアのビームリードに電解
金メッキを施した後、半導体素子の電極に該金メッキビ
ームリードを接合するに際し、該電解金メッキを電流密
度1.5A/dm2 以下で行うことを特徴とする金メッ
キビームリードの半導体素子への接合方法を提供するも
のである。
【0008】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。本発明では、半導体装置用テープキャリア
のビームリードを金メッキするに際して、電流密度を
1.5A/dm2 以下、好ましくは1.0A/dm2
下とすることに特徴を有する。電流密度が1.5A/d
2 を超えると、金メッキビームリードと半導体素子の
電極とのプルカット強度が7グラム以下になる場合が生
じ、導通安定性が確保されず、また製品歩留まりも劣っ
たものとなる。なお、長尺テープ状で連続的に金メッキ
を行う場合、テープが通電接点部近傍を通過する際の金
メッキ初期時及び終了時に、例えば2〜3秒間は電流密
度が一時的に1.5A/dm2 を超える場合があるが、
この場合も本発明に包含される。
【0009】本発明が適用される半導体装置としては、
BGA(Ball Grid Array)、CSP
(Chip Size Package)、TAB(T
apeAutomated Bonding)等が挙げ
られるが、特にμBGAに好適に適用できる。
【0010】銅ビームリードを金メッキする条件は、特
に制限はないが、例えばメッキ液として6〜10g/l
の金属金含有シアン系金メッキ液を用い、pH5.5〜
6.5、温度50〜70℃で銅リードに厚み0.5μm
以上の金メッキを施す。
【0011】このように金メッキされたビームリードは
半導体素子の電極と接合される。接合方法としては、特
に制限はないが、μBGAに用いられるビームリードボ
ンディングが好ましく採用される。
【0012】このビームリードボンディングにおける接
合部の一例を示す平面図を図1に、そのA−A′部分の
断面図を図2に示す。図1〜2において、1はビームリ
ード、2はランドパッド、3はパターン、4はポリイミ
ドフィルム、5は接着剤、6は接着シート、7はシリコ
ンウェハ、8はボンディングツールをそれぞれ示す。ビ
ームリード1、ランドパッド2及びパターン3は1μm
厚のメッキが施されている(図示せず)。
【0013】
【実施例】以下、実施例に基づき本発明を具体的に説明
する。
【0014】〔実施例〕一般的な方法で得られたμBG
Aの銅ビームリードにEEJA社製テンベレックス84
00金メッキ液で電解金メッキを施した。電解メッキ条
件は、メッキ液として8g/lの金属金含有シアン系金
メッキ液の未使用の新液と1年使用した旧液とを用い、
pH6.0、温度65℃で行った。電流密度は0.3A
/dm2、0.886A/dm2 、1.5A/dm2
3.0A/dm2 、5.5A/dm2 でそれぞれ行っ
た。各電流密度についてメッキ時間を調整し、1μmの
金メッキ厚のリードを有するμBGAサンプルが得られ
た。なお、ストライクAuは、EEJA社製オーロボン
ドTN(酸性浴)を使用し、6A/dm2 で50℃、1
5秒間メッキしている。
【0015】このようにして作製したμBGAサンプル
は、アルミニウム蒸着シリコンウェハー上の110〜1
25μm厚の接着シートを介して貼り付けられ、μBG
Aの金メッキビームリードはアルミニウム蒸着シリコン
ウェハ上にボンディングツールにより押し付けられ、ビ
ームリードボンディング接続が行われた。接合条件は、
出力80mW、時間150mS、荷重60g、ステージ
温度150℃で行った。なお、装置は、K&S社のマニ
ュアルホンダー(model 4522)を使用した。
また、ビームリード線巾は35〜50μm、リード厚は
15〜18μmであった。
【0016】次に、この接合状態を評価すべく、250
℃、3分の加熱を3回行った後、プルカット強度の測定
を行った。その結果を図1に示す。なお、この結果は、
n=10の平均値である。なお、プルカット強度の測定
は下記の通りである。
【0017】(プルカット強度の測定)Dage社製P
C2400万能テスターにより、ボンディングリードに
フックを引っ掛け、0.08mm/秒の速度でリードを
上方に引き上げ、リードが破断あるいは剥離した時の荷
重を測定した。またサンプルの破壊モードを顕微鏡で観
察し、リード破断、ボンディング部つけ根の破断(ネッ
ク切れ)及びボンディングリードとICの界面での剥離
の3種類に分類した。
【0018】図1の結果から明らかなように、金メッキ
時の電流密度が1.5A/dm2 以下、好ましくは1.
0A/dm2 以下において、新液も旧液も高いプルカッ
ト強度を示すことが判る。
【0019】
【発明の効果】本発明の製造方法によって、金メッキビ
ームリードと半導体素子の電極とが高い接合強度を有
し、導通安定性が確保され、しかも製品間のバラツキが
なく、製品歩留まりが良好である。
【図面の簡単な説明】
【図1】図1は、ビームリードボンディングにおける接
合部の一例を示す平面図である。
【図2】図2は、図1のA−A′部分の断面図である。
【図3】図3は、電解金メッキ時の電流密度とプルカッ
ト強度の関係を示すグラフである。
【符号の説明】
1:ビームリード 2:ランドパッド 3:パターン 4:ポリイミドフィルム 5:接着剤 6:接着シート 7:シリコンウェハ 8:ボンディングツール

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置用テープキャリアのビームリ
    ードに電解金メッキを施した後、半導体素子の電極に該
    金メッキビームリードを接合するに際し、該電解金メッ
    キを電流密度1.5A/dm2 以下で行うことを特徴と
    する金メッキビームリードの半導体素子への接合方法。
  2. 【請求項2】 上記電流密度が1.0A/dm2 以下で
    ある請求項1記載の金メッキビームリードの半導体素子
    への接合方法。
  3. 【請求項3】 上記半導体装置がマイクロ・ボール・グ
    リッド・アレイであり、上記接合がビームリードボンデ
    ィングである請求項1又は2記載の金メッキビームリー
    ドの半導体素子への接合方法。
JP2000063043A 2000-03-08 2000-03-08 金メッキビームリードの半導体素子への接合方法 Pending JP2001250898A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000063043A JP2001250898A (ja) 2000-03-08 2000-03-08 金メッキビームリードの半導体素子への接合方法
KR1020010011999A KR100747392B1 (ko) 2000-03-08 2001-03-08 금도금 빔리드를 반도체 소자에 접합하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000063043A JP2001250898A (ja) 2000-03-08 2000-03-08 金メッキビームリードの半導体素子への接合方法

Publications (1)

Publication Number Publication Date
JP2001250898A true JP2001250898A (ja) 2001-09-14

Family

ID=18582969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000063043A Pending JP2001250898A (ja) 2000-03-08 2000-03-08 金メッキビームリードの半導体素子への接合方法

Country Status (2)

Country Link
JP (1) JP2001250898A (ja)
KR (1) KR100747392B1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method

Also Published As

Publication number Publication date
KR20010089219A (ko) 2001-09-29
KR100747392B1 (ko) 2007-08-08

Similar Documents

Publication Publication Date Title
US6787926B2 (en) Wire stitch bond on an integrated circuit bond pad and method of making the same
JP2007141970A (ja) 半導体装置およびその製造方法
JP2004303861A (ja) 半導体装置およびその製造方法
JP2003508898A (ja) マイクロビームアセンブリおよび集積回路と基板との内部連結方法
JP2008218927A (ja) フレキシブル配線基材並びに半導体装置及びその製造方法
EP1367644A1 (en) Semiconductor electronic device and method of manufacturing thereof
JP2715793B2 (ja) 半導体装置及びその製造方法
JPH10223828A (ja) リードフレーム部材とその製造方法
JP3297177B2 (ja) 半導体装置の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2001223287A (ja) インターポーザーの製造方法
JP2001250898A (ja) 金メッキビームリードの半導体素子への接合方法
JPH0799202A (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP2004153230A (ja) 半導体装置及び配線板、ならびに配線板の製造方法
JP3887993B2 (ja) Icチップと回路基板との接続方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP2605999B2 (ja) 半導体パッケージの製造方法
US20060003580A1 (en) Under bump metallurgy process on passivation opening
JP2000357700A (ja) ボールボンディング方法および電子部品の接続方法
JPH05175408A (ja) 半導体素子の実装用材料および実装方法
JP2001267360A (ja) ハンダボールの装填、実装方法
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置
JP2001250886A (ja) 配線基板
JP3053935B2 (ja) 半導体装置及びその製造方法
JP3311376B2 (ja) バンプ形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630