KR970067381A - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR970067381A
KR970067381A KR1019970006857A KR19970006857A KR970067381A KR 970067381 A KR970067381 A KR 970067381A KR 1019970006857 A KR1019970006857 A KR 1019970006857A KR 19970006857 A KR19970006857 A KR 19970006857A KR 970067381 A KR970067381 A KR 970067381A
Authority
KR
South Korea
Prior art keywords
selecting
line
bit line
bit
word
Prior art date
Application number
KR1019970006857A
Other languages
English (en)
Other versions
KR100283022B1 (ko
Inventor
도루 이찌무라
히로미 오끼모또
마사노리 하야시꼬시
요우이찌 도비따
Original Assignee
기따오까 다까시
미쯔비시 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시 덴끼 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR970067381A publication Critical patent/KR970067381A/ko
Application granted granted Critical
Publication of KR100283022B1 publication Critical patent/KR100283022B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • G11C29/832—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption with disconnection of faulty elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

이물질 등에 의해 열 선택선 CSL에 단선이 생긴 경우, 단선된 곳이 부유(floating) 상태로 되어 메모리 셀(memory cell)의 다중 선택(multi selection)이 일어나 오동작한다.
복수의 비트선 B과 복수의 워드선 WL과의 교점에 배치된 메모리 셀(5)를 갖는 서브 어레이(subarray)와, 워드선 WL을 선택하는 행 디코더(row decoder)와, 비트선 B를 선택하는 전달 게이트(transfer gate:6.7)에 선택 신호를 공급하기 위해 전달 게이트(6, 7)에 접속된 열 선택선 CSL을 선택하는 열 디코더(column decoder)를 갖는 반도체 기억 장치에 비선택시의 열선택선 CSL을 정전위로 고정하는 클램프 회로(8)을 구비한 것이다. 여기에서, 클램프 회로는 열 디코더를 활성화하는 제어 신호에 의해 제어되는 것이다.

Description

반도체 기억 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 의한 열 선택선을 나타낸 블럭도, 제2도는 제1도의 열 선택선을 나타낸 상세도, 제3도는 열 디코더를 나타낸 회로도.

Claims (12)

  1. 복수의 비트선과 복수의 워드선과의 교점에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 선택 신호에 의해 상기 비트선을 선택하는 비트선 선택 수단과; 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 비트선 선택 수단에 선택 신호를 공급하는 열 디코더; 및 비선택시의 상기 열 선택선을 정전위로 고정하는 클램프 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
  2. 복수의 비트선과 복수의 워드선과의 교점에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 상기 비트선을 선택하는 비트선 선택 수단; 및 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 비트선 선택 수단에 선택 신호를 공급하는 열 디코더를 구비하되, 상기 열 디코더를 상기 열 선택선을 양단에 설치한 것을 특징으로 하는 반도체 기억 장치.
  3. 복수의 비트선과 복수의 워드선과의 교점을 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 상기 비트선을 선택하는 비트선 선택 수단; 및 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택 신호를 공급하는 열 디코더를 구비하되, 상기 열 선택선을 이층으로 형성하고, 임의의 장소에서 이층의 열 선택선 사이를 접속하는 것을 특징으로 하는 반도체 기억 장치.
  4. 복수의 비트선과 복수의 워드선과의 교점에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 상기 비트선을 선택하는 비트선 선택 수단; 및 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택 신호를 공급하는 열 디코더를 구비하되, 상기 열 선택선을 2개 평행하게 배치하여 형성하고, 임의의 장소에서 2개의 열 선택선 사이를 접속하는 것을 특징으로 하는 반도체 기억 장치.
  5. 복수의 비트선과 복수의 워드선과의 교점에 비치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 상기 비트선을 선택하는 비트선 선택 수단과; 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택 신호를 공급하는 열 디코더; 및 접지 전위에 한쪽 단부가 접속된 고저항과 상기 열 선택선과의 사이에 배치되고, 상기 열 디코더를 활성화하는 제어 신호에 의해 도통하는 트랜지스터를 구비한 것을 특징으로 하는 반도체 기억 장치.
  6. 복수의 비트선과 복수의 워드선과의 교점에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 선택 신호에 의해 상기 비트선을 선택하는 비트선 선택 수단과; 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택 신호를 공급하는 열 디코더; 및 행 어드레스 제어 신호의 입력에 의해 제어되고, 비선택시의 상기 워드선을 정전위에 고정하는 클램프 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
  7. 복수의 비트선과 복수의 워드선과의 교점에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 선택 신호에 의해 상기 비트선을 선택하는 비트선 선택 수단과; 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택 신호를 공급하는 열 디코더; 및 비선택시의 상기 워드선을 전원 투입시의 리세트 신호에 의해 저전위로 고정하는 클램프 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
  8. 복수의 비트선과 복수의 워드선과의 교접에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 선택 신호에 의해 상기 비트선을 선택하는 비트선 선택 수단과; 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택 신호를 공급하는 열 디코더; 및 고저항을 통해 접지 전위에 접속되고, 비선택시의 상기 워드선을 저전위로 고정하는 클램프 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
  9. 복수의 비트선과 복수의 워드선과의 교점에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 선택 신호에 의해 상기 비트선을 선택하는 비트선 선택 수단과; 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택 신호를 공급하는 열 디코더; 및 워드선과 접지 전위와의 사이에 배치된 트랜지스터에 의해 형성되고, 이 트랜지스터의 게이트에는 소정의 전위가 주어지며, 비선택시의 상기 워드선을 저전위로 고정하는 클림프 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
  10. 복수의 비트선과 상보 신호를 전달하는 워드선 쌍을 포함하는 복수의 워드선과의 교점에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 선택 신호에 의해 상기 비트선을 선택하는 비트선 선택 수단과; 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택신호를 공급하는 열 디코더; 및 상기 워드선 쌍의 각 워드선을 각각 제어 신호에 의해 정전위로 고정하는 클램프 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
  11. 복수의 비트선과 복수의 워드선과의 교점에 배치된 메모리 셀을 갖는 메모리 셀 어레이와; 상기 워드선을 선택하는 행 디코더와; 상기 비트선을 선택하는 비트선 선택 수단; 및 상기 비트선 선택 수단에 접속된 열 선택선을 선택하여 상기 비트선 선택 수단에 선택 신호를 공급하는 열 디코더를 구비하되, 상기 행 디코더를 워드선의 양단에 설치한 것을 특징으로 하는 반도체 기억 장치.
  12. 메모리 셀을 선택하도록 접속된 복수의 제1의 신호선의 적어도 일부를 제1의 신호선과 동일 기능을 갖는 제2의 신호선으로 치환할 수 있는 반도체 기억 장치에 있어서, 상기 제1의 신호선을 선택하는 디코더와; 상기 제1의 신호선을 상기 제2의 신호선으로 치환하는 치환 수단; 및 상기 치환 수단에 의해 상기 제2의 신호선으로 치환된 상기 제1의 신호선을 정전위로 고정하는 클램프 회로를 구비한 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970006857A 1996-03-01 1997-02-28 반도체 기억 장치 KR100283022B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP4525596 1996-03-01
JP96-045255 1996-03-01
JP96-198204 1996-07-26
JP19820496 1996-07-26
JP32195096 1996-12-02
JP96-321950 1996-12-02

Publications (2)

Publication Number Publication Date
KR970067381A true KR970067381A (ko) 1997-10-13
KR100283022B1 KR100283022B1 (ko) 2001-03-02

Family

ID=27292165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006857A KR100283022B1 (ko) 1996-03-01 1997-02-28 반도체 기억 장치

Country Status (4)

Country Link
US (1) US5835419A (ko)
EP (2) EP0953983A3 (ko)
KR (1) KR100283022B1 (ko)
CN (3) CN1153220C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4084918B2 (ja) * 2000-11-06 2008-04-30 富士通株式会社 選択信号生成回路、バス選択回路及び半導体記憶装置
GB2419005B (en) 2002-04-22 2006-06-07 Micron Technology Inc Providing a register file memory with local addressing in a SIMD parallel processor
JP4504397B2 (ja) * 2007-05-29 2010-07-14 株式会社東芝 半導体記憶装置
JP5371400B2 (ja) * 2007-12-14 2013-12-18 株式会社半導体エネルギー研究所 メモリ及び半導体装置
US7692975B2 (en) 2008-05-09 2010-04-06 Micron Technology, Inc. System and method for mitigating reverse bias leakage
US8902676B2 (en) * 2012-04-26 2014-12-02 SK Hynix Inc. Wordline coupling reduction technique
US11521697B2 (en) 2019-01-30 2022-12-06 STMicroelectronics International, N.V. Circuit and method for at speed detection of a word line fault condition in a memory circuit
US11393532B2 (en) 2019-04-24 2022-07-19 Stmicroelectronics International N.V. Circuit and method for at speed detection of a word line fault condition in a memory circuit

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810124A (en) * 1972-06-30 1974-05-07 Ibm Memory accessing system
JPS606040B2 (ja) * 1979-06-07 1985-02-15 日本電気株式会社 集積回路
JPS58153294A (ja) * 1982-03-04 1983-09-12 Mitsubishi Electric Corp 半導体記憶装置
JPS5960794A (ja) * 1982-09-29 1984-04-06 Fujitsu Ltd ダイナミツク型半導体記憶装置
JPS5979488A (ja) * 1982-10-28 1984-05-08 Nec Corp Ｍｏｓメモリ回路
JPS59116985A (ja) * 1982-11-29 1984-07-06 Fujitsu Ltd 半導体記憶装置
US4587638A (en) * 1983-07-13 1986-05-06 Micro-Computer Engineering Corporation Semiconductor memory device
JPS60195797A (ja) * 1984-03-16 1985-10-04 Mitsubishi Electric Corp 半導体記憶装置の冗長回路
JPS60206164A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体メモリ装置
JPS6212997A (ja) * 1985-07-10 1987-01-21 Mitsubishi Electric Corp 半導体記憶装置
JPS6290950A (ja) * 1985-10-16 1987-04-25 Mitsubishi Electric Corp 半導体装置
JPS63308386A (ja) * 1987-01-30 1988-12-15 Sony Corp 半導体装置とその製造方法
US5204842A (en) * 1987-08-05 1993-04-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory with memory unit comprising a plurality of memory blocks
JPS6481250A (en) * 1987-09-22 1989-03-27 Nec Corp Semiconductor memory device having multilayer metal wiring structure
JPH027286A (ja) * 1988-06-27 1990-01-11 Oki Electric Ind Co Ltd ダイナミックｒａｍ
US5161121A (en) * 1988-06-27 1992-11-03 Oki Electric Industry Co., Ltd. Random access memory including word line clamping circuits
JPH0775118B2 (ja) * 1989-03-20 1995-08-09 三菱電機株式会社 半導体記憶装置
JPH0417197A (ja) * 1990-05-10 1992-01-21 Mitsubishi Electric Corp 半導体メモリ装置
JP2617617B2 (ja) * 1990-11-16 1997-06-04 九州日本電気株式会社 半導体メモリ
JP3226579B2 (ja) * 1991-12-24 2001-11-05 沖電気工業株式会社 半導体記憶装置
JPH05210978A (ja) * 1992-01-31 1993-08-20 Sharp Corp 半導体記憶装置
US5465233A (en) * 1993-05-28 1995-11-07 Sgs-Thomson Microelectronics, Inc. Structure for deselecting broken select lines in memory arrays
JP3354231B2 (ja) * 1993-09-29 2002-12-09 三菱電機エンジニアリング株式会社 半導体装置

Also Published As

Publication number Publication date
KR100283022B1 (ko) 2001-03-02
CN1505047A (zh) 2004-06-16
EP0953983A2 (en) 1999-11-03
EP0953983A3 (en) 2005-10-05
CN1169016A (zh) 1997-12-31
CN1153220C (zh) 2004-06-09
US5835419A (en) 1998-11-10
EP0797211A1 (en) 1997-09-24
CN101042928A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
JP4834040B2 (ja) Ｍｒａｍアーキテクチャ及びシステム
CN101635169B (zh) 具有改进的读/写稳定性的静态随机存取存储器
US5282175A (en) Semiconductor memory device of divided word line
JP5575243B2 (ja) メモリブロック・スイッチングを改善した半導体メモリ
JP4637388B2 (ja) 薄膜磁性体記憶装置
KR970023442A (ko) 페이지 소거시 데이터의 자기 보존회로를 가지는 불휘발성 반도체 메모리
KR970023397A (ko) 반도체 기억장치 및 이를 사용한 전자기기
KR950020748A (ko) 반도체 기억장치
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
US6041006A (en) Semiconductor memory device
JP2003077267A (ja) 薄膜磁性体記憶装置
KR930006730A (ko) 저 전력소비의 단순화된 메모리셀 회로를 포함하는 스테틱랜덤 액세스 메모리 장치
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
KR100254068B1 (ko) 반도체 기억 장치
KR940016282A (ko) 로오 리던던시 회로
KR950034254A (ko) 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법
KR960005620A (ko) 비휘발성 메모리
KR860002155A (ko) 반도체 장치
KR970067381A (ko) 반도체 기억 장치
KR960008847A (ko) 불휘발성 반도체기억장치의 셀특성 측정회로
KR950010761B1 (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR950015366A (ko) 단일 워드 라인 구동 신호를 요구하는 워드 라인 구동기를 갖는 반도체 메모리 디바이스
US5040143A (en) Semiconductor memory device
US7433259B2 (en) Semiconductor memory device having layered bit line structure
KR100395975B1 (ko) 판독전용메모리및이메모리를주소지정하는방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee