KR970060793A - 다중 방향 데이터 전송장치 - Google Patents

다중 방향 데이터 전송장치 Download PDF

Info

Publication number
KR970060793A
KR970060793A KR1019970001354A KR19970001354A KR970060793A KR 970060793 A KR970060793 A KR 970060793A KR 1019970001354 A KR1019970001354 A KR 1019970001354A KR 19970001354 A KR19970001354 A KR 19970001354A KR 970060793 A KR970060793 A KR 970060793A
Authority
KR
South Korea
Prior art keywords
line
management device
input
output
input side
Prior art date
Application number
KR1019970001354A
Other languages
English (en)
Inventor
필리페 모가르
Original Assignee
요트.게.아.롤페즈
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아.롤페즈, 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아.롤페즈
Publication of KR970060793A publication Critical patent/KR970060793A/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/18Automatic changing of the traffic direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 디지털 데이터를 전송하는 두 라인(A,B)으로서, 이 라인(A 또는 B)의 포지티브 공급단자(Va 또는 Vb) 및 네가티브 공급단자(Gnda 또는 Gndb)로부터의 전위에 의해 각각의 라인(A 또는 B)에 대해 상기 디지털 데이터의 논리레벨이 설정되는 두 라인(A, B); 및 상기 라인(A)과 상기 라인(B) 사이에 링크를 형성하는 인터페이스 모듈(100)을 구비하고 있는 데이터 전송 장치를 제공한다. 상기 인터페이스 모듈(100)은 한 전송라인(A 또는 B)에 각각 제공된 두 관리장치(Ga, Gb)를 구비하고 있다. 상기 인터페이스 모듈(100)은 각각 한 전송라인(A 또는 B)을 감시하는 전위 감시장치(Ca, Cb)로 칭하는 두 장치를 더 구비하고 있다. 각각의 감시장치(Ca 또는 Cb)는 제어 입력(INCA 또는 INCB)으로 칭하는 입력을 가지고 있음과 아울러, 자신이 제어하는 라인(A 또는 B)상에서 상기 제어 입력(INCA 또는 INCB)측으로 수신된 신호에 의해 설정된 데이터를 재생하는 수단을 구비하고 있다. 각각의 관리장치(Ga 또는 Gb)는 다른 관리장치(Gb 또는 Ga)에 의해 자신이 디스에이블될 수 있도록 해주는 수단을 구비하고 있다. 각각의 관리장치(Ga 또는 Gb)는 자신들이 제공되어 있는 라인(A 또는 B)상에 다른 라인(B 또는 A)측으로 전송될 데이터가 존재하는지를 검출하는 수단을 더 구비하고 있다. 각각의 관리장치(Ga 또는 Gb)는 다른 라인(B 또는 A)에 제공된 다른 관리장치(Gb 또는 Ga)의 디스에이블을 제어하는 수단을 더 구비하고 있다. 마지막으로, 각각의 관리장치(Ga 또는 Gb)는 상기 다른 라인(B 또는 A)의 전위를 가지고 있는, 재생해야 할 데이터를 상기 감시장치(Cb 또는 Ca)에 설정해 주는 설정수단을 구비하고 있다.

Description

다중 방향 데이터 전송장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 전송장치의 일부 기능블록도.
제2도는 본 발명의 특정 실시예에 포함되어 있는 감시장치의 일부 기능 블록도.

Claims (7)

  1. 디지털 데이터를 전송하는 적어도 두 라인으로서, 이 라인의 포지티브 공급단자 및 네가티브 공급단자로부터의 전위에 의해 상기 디지털 데이터의 논리 레벨이 각각의 라인에 대해 설정되는 적어도 두 라인; 및 상기 두 라인 사이에 링크를 형성하고 있는 인터페이스 모듈을 구비하고 있는 데이터 전송 장치에 있어서, 상기 인터페이스 모듈은 한 전송라인에 각각 제공되어 있는 적어도 두 관리장치, 및 각각 한 전송라인을 제어하는 적어도 두 전위 감시 장치를 구비하고 있고, 각각의 상기 감시장치는 제어 입력으로 칭하는 입력, 및 자신이 제어하는 라인상에서 상기 제어입력측으로 수신된 신호에 의해 설정된 데이터를 재생하는 재생수단을 가지고 있으며, 각각의 상기 관리장치는 다른 관리장치에 의해 상기 관리장치가 디스에이블될 수 있도록 해주는 수단을 구비하고 있고, 상기 관리장치가 제공되어 있는 라인상에 적어도 다른 라인측으로 전송될 데이터가 존재하는지를 검출하는 수단을 더 구비하고 있으며, 다른 라인에 제공되어 있는 적어도 다른 관리장치의 디스에이블을 제어하는 수단을 더 구비하고 있고, 마지막으로 상기 다른 라인의 전위를 가지고 있는, 상기 관리장치가 재생해야 할 데이터를 상기 감시장치측에 설정해 주는 설정수단을 구비하고 있는 것을 특징으로 하는 데이터 전송장치.
  2. 제1항에 있어서, 각각의 감시장치는 이 감시장치에 의해 제어되는 라인과 이 라인의 포지티브 공급단자 사이에 삽입되어 있는 제1스위치, 및 상기 감시장치에 의해 제어되는 라인과 이 라인의 네가티브 공급 단자 사이에 삽입되어 있는 제2스위치를 구비하고 있고, 상기 제1스위치는 상기 감시장치의 제어입력측으로 수신되는 신호에 의해 제어되며, 상기 제2스위치는 상기 신호의 반전 신호에 의해 제어되고, 상기 두 스위치는 이들 스위치가 스위칭되는 시간 기간동안에 상기 감시장치에 의해 제어되는 라인의 내부 임피던스보다 낮은 내부 임피던스, 및 이들 스위치의 상태가 변하지 않는 시간 기간동안에 상기 라인의 내부 임피던스보다 높은 내부 임피던스를 가지고 있는 것을 특징으로 하는 데이터 전송장치.
  3. 제1항에 있어서, 각각의 상기 감시 장치는 이 감시장치에 의해 제어되는 라인과 이 라인의 포지티브 공급 단자 사이에 삽입되어 있는 제1스위치, 및 상기 감시장치에 의해 제어되는 라인과 이 라인의 네가티브 공급 단자 사이에 삽입되어 있는 제2스위치를 구비하고 있고, 상기 제1스위치는 상기 감시장치의 제어입력측으로 수신되는 신호에 의해 제어되며, 상기 제2스위치는 상기 신호의 반전신호에 의해 제어되고, 상기 두 스위치는 이들 스위치가 스위칭되는 시간 기간동안에 상기 감시장치에 의해 제어되는 라인의 내부 임피던스보다 낮은 내부 임피던스, 및 이들 스위치의 상태가 변하지 않는 시간 기간동안에 상기 라인의 내부 임피던스보다 높은 내부 임피던스를 가지고 있으며, 상기 두 스위치는 반대 극성의 제어입력을 가지고 있음과 아울러, 상기 감시장치의 제어 입력측으로 수신되는 신호에 의해 제어되는 것을 특징으로 하는 데이터 전송장치.
  4. 제1항 또는 제2항에 있어서, 각각의 상기 관리 장치는 D 플립플롭을 구비하고 있고, 이 D 플립플롭의 데이터 입력은 논리 1 레벨에 대응하는 전위측에 접속되어 있고, 상기 D 플립플롭의 반전 출력은 다른 라인을 제어하는 적어도 한 감시장치의 제어 입력측에 접속되어 있으며, 상기 반전출력은 다른 라인에 제공되어 있는 적어도 한 관리장치에 디스에이블신호를 인가하도록 되어 있고, 상기 D 플립플롭의 리세트 투 제로 입력은 상기 관리장치가 제공되어 있는 라인측에 접속되어 있으며, 상기 관리장치는 인버터, 지연 셀 및 AND 논리 게이트를 더 구비하고 있고, 이 관리장치가 제공되어 있는 라인은 인버터의 입력측에 접속되어 있고, 이 인버터의 출력은 상기 지연 셀의 입력측에 접속되어 있으며, 상기 지연 셀의 출력은 상기 AND 논리 게이트의 한 입력측에 접속되어 있고, 이 논리 게이트의 적어도 다른 한 입력은 다른 라인에 제공되어 있는 적어도 한 관리장치로부터 입력된 디스에이블신호를 수신하도록 되어 있으며, 상기 AND 논리 게이트의 출력은 상기 D 플립플롭의 클럭입력측에 접속되어 있는 것을 특징으로 하는 데이터 전송장치.
  5. 제1항 또는 제3항에 있어서, 각각의 관리장치는 D 플립플롭을 구비하고 있고, 이 플립플롭의 데이터 입력은 논리 1 레벨에 대응하는 전위측에 접속되어 있고, 상기 플립플롭의 비반전 출력은 다른 라인을 제어하는 적어도 한 감시장치의 제어입력측에 접속되어 있으며, 상기 플립플롭의 반전출력은 다른 라인에 제공되어 있는 적어도 한 관리장치에 디스에이블 신호를 인가하도록 되어 있고, 상기 플립플롭의 리세트 투 제로 입력은 상기 관리장치가 제공되어 있는 라인에 접속되어 있으며, 상기 관리장치는 인버터, 지연 셀 및 AND 논리 게이트를 더 구비하고 있고, 상기 관리장치가 제공되어 있는 라인은 인버터의 입력측에 접속되어 있으며, 이 인버터의 출력은 상기 지연 셀의 입력측에 접속되어 있고, 상기 지연 셀의 출력은 AND 논리 게이트의 한 입력측에 접속되어 있으며, 이 논리 게이트의 적어도 다른 입력은 이 다른 입력에 제공되어 있는 적어도 한 관리장치로부터 입력된 디스에이블신호를 수신하도록 되어 있으며, 상기 AND 논리 게이트의 출력은 상기 D 플립플롭의 클럭입력측에 접속되어 있는 것을 특징으로 하는 데이터 전송장치.
  6. 제1항 또는 제2항에 있어서, 각각의 관리장치는 반전 출력 및 클럭 입력을 가지고 있는 T 플립플롭을 구비하고 있고, 상기 출력은 상기 클럭입력측으로 수신된 신호의 각각의 상승에지에서 스위칭되며, 상기 반전출력은 다른 라인을 제어하는 적어도 한 감시장치의 제어입력측에 접속되어 있고, 상기 반전출력은 다른 라인에 제공되어 있는 적어도 한 관리장치에 디스에이블신호를 인가하도록 되어 있으며, 상기 반전출력은 상기 전송장치가 동작중일 때 상기 라인의 휴지 상태에 대응하는 논리 레벨에서 초기화되고, 각각의 관리장치는 다른 라인에 제공되어 있는 관리장치로부터 입력된 적어도 한 디스에이블 신호의 제어로 개방되는 스위치를 더 포함하고 있고, 이 스위치의 제1단자는 상기 관리장치가 제공된 라인에 접속되어 있으며, 상기 스위치의 제2단자는 지연 셀의 입력측에 접속되어 있고, 이 지연 셀의 출력은 두 입력을 가지고 있는 배타적 오아 논리 게이트의 한 입력측에 접속되어 있으며, 이 논리 게이트의 다른 입력은 상기 스위치의 제2단자에 접속되어 있고, 상기 배타적 오아 논리 게이트의 출력은 상기 T 플립플롭의 클럭입력측에 접속되어 있는 것을 특징으로 하는 데이터 전송장치.
  7. 제1항 또는 제2항에 있어서, 각각의 관리장치는 비반전 출력, 반전출력 및 클럭입력을 가지고 있는 T 플립플롭을 구비하고 있고, 상기 출력들은 상기 클럭입력측으로 수신된 신호의 각각의 상승에지에서 스위칭되며, 상기 비반전 출력은 다른 라인을 제어하는 적어도 감시장치의 제어입력측에 접속되어 있고, 상기 반전 출력은 다른 라인에 제공되어 있는 적어도 한 관리 장치에 디스에이블 신호를 인가하도록 되어 있으며, 상기 반전 출력과 비반전 출력은 상기 라인의 휴지 상태에 대응하는 논리 레벨에서 그리고 상기 전송 장치가 동작중일 때의 반대 논리레벨에서 각각 초기화되며, 각각의 관리장치는 다른 라인에 제공되어 있는 관리장치로부터 입력된 적어도 한 디스에이블 신호의 제어로 개방되는 스위치를 더 포함하고 있고, 상기 스위치의 제1단자는 상기 관리장치가 제공되어 있는 라인에 접속되어 있고, 상기 스위치의 제2단자는 지연 셀의 입력측에 접속되어 있으며, 이 지연 셀의 출력은 두 입력을 가지고 있는 배타적 오아 논리 게이트의 한 입력 측에 접속되어 있고, 그 다른 입력은 상기 스위치의 제2단자에 접속되어 있으며, 상기 배타적 오아 논리 게이트의 출력은 T 플립플롭의 클럭 입력측에 접속되어 있는 것을 특징으로 하는 데이터 전송장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970001354A 1996-01-18 1997-01-18 다중 방향 데이터 전송장치 KR970060793A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9600540A FR2743959A1 (fr) 1996-01-18 1996-01-18 Dispositif de transmission multidirectionnelle de donnees
FR9600540 1996-01-18

Publications (1)

Publication Number Publication Date
KR970060793A true KR970060793A (ko) 1997-08-12

Family

ID=9488224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001354A KR970060793A (ko) 1996-01-18 1997-01-18 다중 방향 데이터 전송장치

Country Status (8)

Country Link
US (1) US5923187A (ko)
EP (1) EP0785646B1 (ko)
JP (1) JPH09238165A (ko)
KR (1) KR970060793A (ko)
DE (1) DE69728916D1 (ko)
FR (1) FR2743959A1 (ko)
SG (1) SG55268A1 (ko)
TW (1) TW342567B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014036A (en) * 1997-11-20 2000-01-11 International Business Machines Corporation Bidirectional data transfer path having increased bandwidth
FR2774836A1 (fr) * 1998-02-10 1999-08-13 Sgs Thomson Microelectronics Dispositif de transmission bi-directionnelle
WO1999049577A1 (de) 1998-03-20 1999-09-30 Moeller Gmbh Fremdversorgter schnittstellenadapter
GB9817193D0 (en) * 1998-08-07 1998-10-07 Mitel Semiconductor Ltd Circuits for providing B1-directional data communication
EP1073232A1 (fr) 1999-07-27 2001-01-31 Koninklijke Philips Electronics N.V. Interface bidirectionelle
JP2001094050A (ja) * 1999-09-21 2001-04-06 Mitsubishi Electric Corp 半導体装置
JP2001189423A (ja) * 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体集積回路
US6362654B1 (en) * 2000-08-17 2002-03-26 U.S. Philips Corporation Bidirectional repeater using high and low threshold detection
US6985842B2 (en) * 2001-05-11 2006-01-10 International Business Machines Corporation Bidirectional wire I/O model and method for device simulation
ITMI20020401A1 (it) * 2002-02-28 2003-08-28 Siemens Inf & Comm Networks Sistema di interconnessione tra moduli elettronici utillzante linea di comunicaxione teminata alle due estremita'
DE10219056A1 (de) * 2002-04-24 2003-11-13 Demag Cranes & Components Gmbh Bustreiber für bidirektionale Zweidrahtbussysteme
ATE352815T1 (de) * 2003-09-09 2007-02-15 Siemens Ag Schaltungsanordnung als schnittstelle zwischen sim-karte und gsm-modem
US7061274B2 (en) * 2003-09-24 2006-06-13 Stmicroelectronics, Inc. Self-programmable bidirectional buffer circuit and method
KR100707177B1 (ko) * 2005-01-19 2007-04-13 삼성전자주식회사 디지털 신호 부호화/복호화 방법 및 장치
US7692450B2 (en) * 2007-12-17 2010-04-06 Intersil Americas Inc. Bi-directional buffer with level shifting
US7737727B2 (en) * 2007-12-17 2010-06-15 Intersil Americas Inc. Bi-directional buffer for open-drain or open-collector bus
CN101933007B (zh) * 2007-12-21 2015-07-22 金雅拓股份有限公司 Usb桥路
US7639045B2 (en) * 2008-05-23 2009-12-29 Intersil Americas Inc. Bi-directional buffer and method for bi-directional buffering that reduce glitches due to feedback
JP2009296119A (ja) * 2008-06-03 2009-12-17 Toshiba Corp 双方向バッファ回路及び信号レベル変換回路
US9183713B2 (en) 2011-02-22 2015-11-10 Kelly Research Corp. Perimeter security system
EP4156517A1 (en) * 2021-09-27 2023-03-29 Nexperia B.V. Bi-directional bus repeater

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541714A (ja) * 1991-08-05 1993-02-19 Nec Corp デイジタル信号伝送方式
JPH06261092A (ja) * 1993-03-02 1994-09-16 Sony Kihara Kenkyusho:Kk シリアルディジタルデータの伝送方法及び伝送装置
JPH07107122A (ja) * 1993-10-05 1995-04-21 Oki Electric Ind Co Ltd デジタル信号伝送回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2055575A (en) * 1934-07-05 1936-09-29 American Telephone & Telegraph Telegraph repeater circuits
US3499985A (en) * 1967-03-02 1970-03-10 Us Navy Two-way pulse repeater
US4154978A (en) * 1977-12-08 1979-05-15 Operating Systems, Inc. Self-contained bidirectional amplifying repeater
US4713557A (en) * 1984-09-26 1987-12-15 Xilinx, Inc. Bidirectional buffer amplifier
US4695740A (en) * 1984-09-26 1987-09-22 Xilinx, Inc. Bidirectional buffer amplifier
FR2642591A1 (fr) * 1989-02-01 1990-08-03 Faiveley Ets Procede de transmission d'informations ou d'ordres et dispositif pour sa mise en oeuvre
US5122691A (en) * 1990-11-21 1992-06-16 Balu Balakrishnan Integrated backplane interconnection architecture
DE4113613A1 (de) * 1991-04-23 1992-10-29 Elpro Ag Verfahren zur datenrichtungssteuerung fuer bidirektionale halbduplexe uebertragungen
US5202593A (en) * 1991-10-30 1993-04-13 I-Cube Design Systems Inc. Bi-directional bus repeater
US5331224A (en) * 1992-08-19 1994-07-19 National Semiconductor Corporation Icct leakage current interrupter
US5399926A (en) * 1993-12-30 1995-03-21 Honeywell Inc. Connected processing systems including mutual power off and signal path disconnect detection
US5736870A (en) * 1995-12-28 1998-04-07 Intel Corporation Method and apparatus for bi-directional bus driver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541714A (ja) * 1991-08-05 1993-02-19 Nec Corp デイジタル信号伝送方式
JPH06261092A (ja) * 1993-03-02 1994-09-16 Sony Kihara Kenkyusho:Kk シリアルディジタルデータの伝送方法及び伝送装置
JPH07107122A (ja) * 1993-10-05 1995-04-21 Oki Electric Ind Co Ltd デジタル信号伝送回路

Also Published As

Publication number Publication date
TW342567B (en) 1998-10-11
SG55268A1 (en) 2001-02-20
DE69728916D1 (de) 2004-06-09
FR2743959A1 (fr) 1997-07-25
US5923187A (en) 1999-07-13
EP0785646B1 (fr) 2004-05-06
JPH09238165A (ja) 1997-09-09
EP0785646A1 (fr) 1997-07-23

Similar Documents

Publication Publication Date Title
KR970060793A (ko) 다중 방향 데이터 전송장치
KR900005311A (ko) 인터럽트제어장치
JPS57117027A (en) Signal sending and receiving circuit
KR910010335A (ko) 인터페이스 회로
KR860008498A (ko) 기기내 버스이용 시스템(機器內 bus 利用 system)
KR830008228A (ko) 전송선로의 단절을 검지하는 기능을 가진 전송선로 스위치용 장치 및 상기 장치를 사용하는 산업 로보트
KR830008574A (ko) 동기화 회로(synchronizing circuiu)
KR960704423A (ko) 통신 장치 검사 시스템(testing telecommunications equipment)
FI800981A (fi) Kopplingsanordning foer utsaendande av digitala informationssignaler i samband med rundskrivfoerbindelse utgaoende fraon en datafoermedlingsanordning
JPH11282421A (ja) 液晶表示装置
JPH0738399A (ja) 双方向バッファ回路
KR960025095A (ko) 오디오 비디오 시스템의 공동 통신장치
JPH0756519Y2 (ja) データ通信装置
KR980007357A (ko) 전전자 교환기의 정합 장치 송신기
JPH07225640A (ja) プリント板共用化回路
JPH06259365A (ja) ポート回路
KR940018734A (ko) 모니터링 장치의 제어방법
KR940020236A (ko) 버스(bus) 콘트롤 시스템 및 제어 방법
JPH0291734A (ja) Lsiの試験方式
JPH0313199A (ja) 状態制御信号伝送装置
KR930011483A (ko) 다중 직렬통신 방법
JPH11163950A (ja) 支線分岐装置
JPH05324142A (ja) インタフェイス回路
JPS61102850A (ja) セントロニクスインタフエイスの利用方式
KR20010086509A (ko) 차량용 마이컴의 통신 포트 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee