JPH09238165A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH09238165A JPH09238165A JP9007583A JP758397A JPH09238165A JP H09238165 A JPH09238165 A JP H09238165A JP 9007583 A JP9007583 A JP 9007583A JP 758397 A JP758397 A JP 758397A JP H09238165 A JPH09238165 A JP H09238165A
- Authority
- JP
- Japan
- Prior art keywords
- line
- input terminal
- terminal
- management device
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/18—Automatic changing of the traffic direction
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 ディジタルデータを流す２本のライン間のリ
ンクを形成するインタフェースモジュールが、伝送デー
タの論理レベルを宛先ラインの電気特性に系統的に適合
させる伝送装置を提供する。 【解決手段】 インタフェースモジュール１００が、一
方の伝送ラインＡ又はＢに各々専用の２個の管理装置Ｇ
ａ及びＧｂと、各々が一方の伝送ラインを制御する２個
の電位モニタ装置Ｃａ及びＣｂを具えている。各モニタ
装置は制御入力端子ＩＮＣＡ又はＩＮＣＢと、このモニ
タ装置が制御するラインに前記制御入力端子にて受信さ
れる信号により規定されるデータを再生する手段とを有
している。各管理装置Ｇａ又はＧｂは、他の管理装置に
よって不作動にさせられる手段と、当該管理装置に専用
のラインにおける、他方のラインＢ又はＡに伝送すべき
データの存在を検出する手段と、他方のラインＢ又はＡ
に専用の他方の管理装置Ｇｂ又はＧａの不作動を制御す
る手段と、他方のラインの電位を有しているモニタ装置
Ｃｂ又はＣａに、該モニタ装置が再生すべきデータを規
定する手段とを具えている。
ンクを形成するインタフェースモジュールが、伝送デー
タの論理レベルを宛先ラインの電気特性に系統的に適合
させる伝送装置を提供する。 【解決手段】 インタフェースモジュール１００が、一
方の伝送ラインＡ又はＢに各々専用の２個の管理装置Ｇ
ａ及びＧｂと、各々が一方の伝送ラインを制御する２個
の電位モニタ装置Ｃａ及びＣｂを具えている。各モニタ
装置は制御入力端子ＩＮＣＡ又はＩＮＣＢと、このモニ
タ装置が制御するラインに前記制御入力端子にて受信さ
れる信号により規定されるデータを再生する手段とを有
している。各管理装置Ｇａ又はＧｂは、他の管理装置に
よって不作動にさせられる手段と、当該管理装置に専用
のラインにおける、他方のラインＢ又はＡに伝送すべき
データの存在を検出する手段と、他方のラインＢ又はＡ
に専用の他方の管理装置Ｇｂ又はＧａの不作動を制御す
る手段と、他方のラインの電位を有しているモニタ装置
Ｃｂ又はＣａに、該モニタ装置が再生すべきデータを規
定する手段とを具えている。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルデータ
が流れる少なくとも２本の伝送ラインを具え、各ライン
に対する前記データの論理レベルが前記ラインの正及び
負の給電端子から取り出される電位によって規定され、
且つ、前記ライン間のリンクを形成するインタフェース
モジュールを具えているデータ伝送装置に関するもので
ある。
が流れる少なくとも２本の伝送ラインを具え、各ライン
に対する前記データの論理レベルが前記ラインの正及び
負の給電端子から取り出される電位によって規定され、
且つ、前記ライン間のリンクを形成するインタフェース
モジュールを具えているデータ伝送装置に関するもので
ある。
【０００２】
【従来の技術】斯種の装置はドイツ国特許ＤＥ４１１３
６１３Ａ１から既知である。一方のラインから他方のラ
インへディジタルデータを伝送可能とするこの装置は、
２本，のラインの電気的特性がインタフェースモジュー
ルの電気的特性と一致するようにし、特に供給電圧を同
じとする必要がある。実際上、ライン上及びインタフェ
ースモジュール内の双方における高及び低論理レベルは
同じとすべきであり、インタフェースモジュールは、そ
の出力端子における伝送データの論理レベルを規定す
る。
６１３Ａ１から既知である。一方のラインから他方のラ
インへディジタルデータを伝送可能とするこの装置は、
２本，のラインの電気的特性がインタフェースモジュー
ルの電気的特性と一致するようにし、特に供給電圧を同
じとする必要がある。実際上、ライン上及びインタフェ
ースモジュール内の双方における高及び低論理レベルは
同じとすべきであり、インタフェースモジュールは、そ
の出力端子における伝送データの論理レベルを規定す
る。
【０００３】
【発明が解決しようとする課題】本発明の目的は、イン
タフェースモジュールが伝送データの論理レベルを宛先
ラインの電気特性に系統的に適合させる伝送装置を提案
することにより前記不都合を改善することにある。
タフェースモジュールが伝送データの論理レベルを宛先
ラインの電気特性に系統的に適合させる伝送装置を提案
することにより前記不都合を改善することにある。
【０００４】
【課題を解決するための手段】本発明は冒頭にて述べた
種類のデータ伝送装置において、前記インターフェース
モジュールが、一方の伝送ラインに各々専用の少なくと
も２個の管理装置と、各々が一方の伝送ラインを制御す
る少なくとも２個の電位モニタ装置とを具え、各モニタ
装置が、制御入力端子と称する入力端子と、該モニタ装
置が制御するラインに、前記制御入力端子にて受信され
る信号によって規定されるデータを再生する再生手段と
を有し、各管理装置は、該管理装置が他の管理装置によ
って不作動にさせられる手段と、当該管理装置に専用の
ラインにおける、少なくとも他方のラインへ伝送すべき
データの存在を検出するための手段と、他方のラインに
専用の少なくとも他方の管理装置の不作動を制御するた
めの手段と、前記他方のラインの電位を有しているモニ
タ装置に、該モニタ装置が再生すべきデータを規定する
規定手段とを具えていることを特徴とする。
種類のデータ伝送装置において、前記インターフェース
モジュールが、一方の伝送ラインに各々専用の少なくと
も２個の管理装置と、各々が一方の伝送ラインを制御す
る少なくとも２個の電位モニタ装置とを具え、各モニタ
装置が、制御入力端子と称する入力端子と、該モニタ装
置が制御するラインに、前記制御入力端子にて受信され
る信号によって規定されるデータを再生する再生手段と
を有し、各管理装置は、該管理装置が他の管理装置によ
って不作動にさせられる手段と、当該管理装置に専用の
ラインにおける、少なくとも他方のラインへ伝送すべき
データの存在を検出するための手段と、他方のラインに
専用の少なくとも他方の管理装置の不作動を制御するた
めの手段と、前記他方のラインの電位を有しているモニ
タ装置に、該モニタ装置が再生すべきデータを規定する
規定手段とを具えていることを特徴とする。
【０００５】このように管理装置とモニタ装置とを分離
することにより、インターフェースモジュールにおいて
簡単な方法で伝送データの論理レベルを宛先ラインの電
気特性に系統的に適合させることができる。
することにより、インターフェースモジュールにおいて
簡単な方法で伝送データの論理レベルを宛先ラインの電
気特性に系統的に適合させることができる。
【０００６】本発明の特定の実施例では、上述したよう
なデータ伝送装置において、各モニタ装置が、該モニタ
装置によって制御されるラインと、該ラインの正の給電
端子との間に挿入した第１スイッチ及び前記モニタ装置
によって制御されるラインと、該ラインの負の給電端子
との間に挿入した第２スイッチとを具え、前記第１イス
ッチが前記モニタ装置の制御入力端子にて受信される信
号によって制御され、前記第２スイッチが前記信号の反
転信号により制御され、前記２つのスイッチが、これら
のスイッチが状態を切り換える期間中は前記モニタ装置
によって制御されるラインのインピーダンスに比べて低
い内部インピーダンスを有し、且つ前記スイッチが状態
を変えない期間中は前記ラインのインピーダンスに比べ
て高い内部インピーダンスを有することを特徴とする。
なデータ伝送装置において、各モニタ装置が、該モニタ
装置によって制御されるラインと、該ラインの正の給電
端子との間に挿入した第１スイッチ及び前記モニタ装置
によって制御されるラインと、該ラインの負の給電端子
との間に挿入した第２スイッチとを具え、前記第１イス
ッチが前記モニタ装置の制御入力端子にて受信される信
号によって制御され、前記第２スイッチが前記信号の反
転信号により制御され、前記２つのスイッチが、これら
のスイッチが状態を切り換える期間中は前記モニタ装置
によって制御されるラインのインピーダンスに比べて低
い内部インピーダンスを有し、且つ前記スイッチが状態
を変えない期間中は前記ラインのインピーダンスに比べ
て高い内部インピーダンスを有することを特徴とする。
【０００７】この例の変形のデータ伝送装置は、各管理
装置がＤ−フリップフロップを具え、該フリップフロッ
プのデータ入力端子が論理１レベルに相当する電位に接
続され、反転出力端子が、他方のラインを制御する少な
くとも１個のモニタ装置の制御入力端子に接続されて、
該反転出力端子が、他方のラインに専用の少なくとも１
個の管理装置に不作動信号を供給するようにし、且つリ
セット・ツー・ゼロ入力端子が、前記管理装置に専用の
ラインに接続され、前記管理装置がさらにインバータ、
遅延セル及び論理ＡＮＤゲートも具え、当該管理装置に
専用のラインが前記インバータの入力端子に接続され、
該インバータの出力端子が前記遅延セルの入力端子に接
続され、該遅延セルの出力端子が前記ＡＮＤゲートの１
つの入力端子に接続され、該ＡＮＤゲートの少なくとも
他の入力端子が、他方のラインに専用の少なくとも１個
の管理装置から到来する不作動信号を受信するように
し、且つ前記ＡＮＤゲートの出力端子が前記Ｄ−フリッ
プフロップのクロック入力端子に接続されるようにした
ことを特徴とする。
装置がＤ−フリップフロップを具え、該フリップフロッ
プのデータ入力端子が論理１レベルに相当する電位に接
続され、反転出力端子が、他方のラインを制御する少な
くとも１個のモニタ装置の制御入力端子に接続されて、
該反転出力端子が、他方のラインに専用の少なくとも１
個の管理装置に不作動信号を供給するようにし、且つリ
セット・ツー・ゼロ入力端子が、前記管理装置に専用の
ラインに接続され、前記管理装置がさらにインバータ、
遅延セル及び論理ＡＮＤゲートも具え、当該管理装置に
専用のラインが前記インバータの入力端子に接続され、
該インバータの出力端子が前記遅延セルの入力端子に接
続され、該遅延セルの出力端子が前記ＡＮＤゲートの１
つの入力端子に接続され、該ＡＮＤゲートの少なくとも
他の入力端子が、他方のラインに専用の少なくとも１個
の管理装置から到来する不作動信号を受信するように
し、且つ前記ＡＮＤゲートの出力端子が前記Ｄ−フリッ
プフロップのクロック入力端子に接続されるようにした
ことを特徴とする。
【０００８】本発明の他の実施例の伝送装置は、各モニ
タ装置が、該モニタ装置によって制御されるラインと、
該ラインの正の給電端子との間に挿入した第１スイッチ
及び前記モニタ装置によって制御されるラインと、該ラ
インの負の給電端子との間に挿入した第２スイッチとを
具え、前記２つのスイッチが、これらのスイッチが状態
を切り換える期間中は前記モニタ装置によって制御され
るラインのインピーダンスに比べて低い内部インピーダ
ンスを有し、且つ前記スイッチが状態を変えない期間中
は前記ラインのインピーダンスに比べて高い内部インピ
ーダンスを有し、前記２つのスイッチが、反対極性の制
御入力端子を有し、且つ前記モニタ装置の制御入力端子
にて受信される信号によって制御されるようにしたこと
を特徴とする。
タ装置が、該モニタ装置によって制御されるラインと、
該ラインの正の給電端子との間に挿入した第１スイッチ
及び前記モニタ装置によって制御されるラインと、該ラ
インの負の給電端子との間に挿入した第２スイッチとを
具え、前記２つのスイッチが、これらのスイッチが状態
を切り換える期間中は前記モニタ装置によって制御され
るラインのインピーダンスに比べて低い内部インピーダ
ンスを有し、且つ前記スイッチが状態を変えない期間中
は前記ラインのインピーダンスに比べて高い内部インピ
ーダンスを有し、前記２つのスイッチが、反対極性の制
御入力端子を有し、且つ前記モニタ装置の制御入力端子
にて受信される信号によって制御されるようにしたこと
を特徴とする。
【０００９】この例の変形のデータ伝送装置は、各管理
装置がＤ−フリップフロップを具え、該フリップフロッ
プのデータ入力端子が論理１レベルに相当する電位に接
続され、非反転出力端子が、他方のラインを制御する少
なくとも１個のモニタ装置の制御入力端子に接続され、
反転出力端子が他方のラインに専用の少なくとも１個の
管理装置に不作動信号を供給するようにし、且つリセッ
ト・ツー・ゼロ入力端子が、前記管理装置に専用のライ
ンに接続され、前記管理装置がさらにインバータ、遅延
セル及び論理ＡＮＤゲートも具え、当該管理装置に専用
のラインが前記インバータの入力端子に接続され、該イ
ンバータの出力端子が前記遅延セルの入力端子に接続さ
れ、該遅延セルの出力端子が前記ＡＮＤゲートの１つの
入力端子に接続され、該ＡＮＤゲートの少なくとも他の
入力端子が、他方のラインに専用の少なくとも１個の管
理装置から到来する不作動信号を受信するようにし、且
つ前記ＡＮＤゲートの出力端子が前記Ｄ−フリップフロ
ップのクロック入力端子に接続されるようにしたことを
特徴とする。
装置がＤ−フリップフロップを具え、該フリップフロッ
プのデータ入力端子が論理１レベルに相当する電位に接
続され、非反転出力端子が、他方のラインを制御する少
なくとも１個のモニタ装置の制御入力端子に接続され、
反転出力端子が他方のラインに専用の少なくとも１個の
管理装置に不作動信号を供給するようにし、且つリセッ
ト・ツー・ゼロ入力端子が、前記管理装置に専用のライ
ンに接続され、前記管理装置がさらにインバータ、遅延
セル及び論理ＡＮＤゲートも具え、当該管理装置に専用
のラインが前記インバータの入力端子に接続され、該イ
ンバータの出力端子が前記遅延セルの入力端子に接続さ
れ、該遅延セルの出力端子が前記ＡＮＤゲートの１つの
入力端子に接続され、該ＡＮＤゲートの少なくとも他の
入力端子が、他方のラインに専用の少なくとも１個の管
理装置から到来する不作動信号を受信するようにし、且
つ前記ＡＮＤゲートの出力端子が前記Ｄ−フリップフロ
ップのクロック入力端子に接続されるようにしたことを
特徴とする。
【００１０】これらの各例においては、インターフェー
スモジュールによって伝送されるデータの論理レベル
が、宛先ラインの電気特性によって規定される論理レベ
ルに系統的に対応する。しかし、上述した各例のもの
は、ラインの休止状態に相当する論理レベルを規定する
必要があり、又伝送すべき有意データが必然的に反対の
論理レベルに相当する。従って、上述した管理装置の例
として、管理装置が論理０レベルだけを伝送できるもの
を提供し、論理１レベルがラインの休止状態に相当する
ようにする。場合によっては、異なる伝送装置を使用す
る必要なしに論理１レベルを伝送できるようにするのも
有効である。
スモジュールによって伝送されるデータの論理レベル
が、宛先ラインの電気特性によって規定される論理レベ
ルに系統的に対応する。しかし、上述した各例のもの
は、ラインの休止状態に相当する論理レベルを規定する
必要があり、又伝送すべき有意データが必然的に反対の
論理レベルに相当する。従って、上述した管理装置の例
として、管理装置が論理０レベルだけを伝送できるもの
を提供し、論理１レベルがラインの休止状態に相当する
ようにする。場合によっては、異なる伝送装置を使用す
る必要なしに論理１レベルを伝送できるようにするのも
有効である。
【００１１】従って、本発明の変形例によるデータ伝送
装置は、各管理装置が、反転出力端子及びクロック入力
端子を有するＴ−フリップフロップを具え、前記反転出
力が前記クロック入力端子にて受信される信号の各立上
り縁で切り換わり、前記反転出力端子が、他方のライン
を制御する少なくとも１個のモニタ装置の制御入力端子
に接続され、該反転出力端子が他方のラインに専用の少
なくとも１個の管理装置に不作動信号を供給するように
し、前記反転出力が、伝送装置を作動させる際にライン
の休止状態に相当する論理レベルに初期設定され、各管
理装置が、他方のラインに専用の管理装置から到来する
少なくとも１つの不作動信号の制御のもとで開放するス
イッチも具え、該スイッチの第１端子が前記管理装置に
専用のラインに接続され、前記スイッチの第２端子が遅
延セルの入力端子に接続され、該遅延セルの出力端子
が、２つの入力端子を有する排他的論理和ゲートの一方
の入力端子に接続され、該ゲートの他方の入力端子が前
記スイッチの第２端子に接続され、前記排他的論理和ゲ
ートの出力端子が前記Ｔ−フリップフロップのクロック
入力端子に接続されるようにしたことを特徴とする。
装置は、各管理装置が、反転出力端子及びクロック入力
端子を有するＴ−フリップフロップを具え、前記反転出
力が前記クロック入力端子にて受信される信号の各立上
り縁で切り換わり、前記反転出力端子が、他方のライン
を制御する少なくとも１個のモニタ装置の制御入力端子
に接続され、該反転出力端子が他方のラインに専用の少
なくとも１個の管理装置に不作動信号を供給するように
し、前記反転出力が、伝送装置を作動させる際にライン
の休止状態に相当する論理レベルに初期設定され、各管
理装置が、他方のラインに専用の管理装置から到来する
少なくとも１つの不作動信号の制御のもとで開放するス
イッチも具え、該スイッチの第１端子が前記管理装置に
専用のラインに接続され、前記スイッチの第２端子が遅
延セルの入力端子に接続され、該遅延セルの出力端子
が、２つの入力端子を有する排他的論理和ゲートの一方
の入力端子に接続され、該ゲートの他方の入力端子が前
記スイッチの第２端子に接続され、前記排他的論理和ゲ
ートの出力端子が前記Ｔ−フリップフロップのクロック
入力端子に接続されるようにしたことを特徴とする。
【００１２】本発明の他の例によるデータ伝送装置は、
各管理装置が、非反転出力端子、反転出力端子及びクロ
ック入力端子を有するＴ−フリップフロップを具え、前
記出力が、前記クロック入力端子にて受信される信号の
各立上り縁で切り換わり、前記非反転出力端子が他方の
ラインを制御する少なくとも１個のモニタ装置の制御入
力端子に接続され、前記反転出力端子が、他方のライン
に専用の少なくとも１個の管理装置に不作動信号を供給
するようにし、前記反転及び非反転出力が、前記伝送装
置を作動させる際にラインの休止状態に相当する論理レ
ベルと、該論理レベルとは反対の論理レベルとにそれぞ
れ初期設定され、且つ各管理装置が、他方のラインに専
用の管理装置から到来する少なくとも１つの不作動信号
の制御のもとで開放するスイッチも具え、該スイッチの
第１端子が前記管理装置に専用のラインに接続され、前
記スイッチの第２端子が遅延セルの入力端子に接続さ
れ、該遅延セルの出力端子が、２つの入力端子を有する
排他的論理和ゲートの一方の入力端子に接続され、該ゲ
ートの他方の入力端子が前記スイッチの第２端子に接続
され、前記排他的論理和ゲートの出力端子が前記Ｔ−フ
リップフロップのクロック入力端子に接続されるように
したことを特徴とする。
各管理装置が、非反転出力端子、反転出力端子及びクロ
ック入力端子を有するＴ−フリップフロップを具え、前
記出力が、前記クロック入力端子にて受信される信号の
各立上り縁で切り換わり、前記非反転出力端子が他方の
ラインを制御する少なくとも１個のモニタ装置の制御入
力端子に接続され、前記反転出力端子が、他方のライン
に専用の少なくとも１個の管理装置に不作動信号を供給
するようにし、前記反転及び非反転出力が、前記伝送装
置を作動させる際にラインの休止状態に相当する論理レ
ベルと、該論理レベルとは反対の論理レベルとにそれぞ
れ初期設定され、且つ各管理装置が、他方のラインに専
用の管理装置から到来する少なくとも１つの不作動信号
の制御のもとで開放するスイッチも具え、該スイッチの
第１端子が前記管理装置に専用のラインに接続され、前
記スイッチの第２端子が遅延セルの入力端子に接続さ
れ、該遅延セルの出力端子が、２つの入力端子を有する
排他的論理和ゲートの一方の入力端子に接続され、該ゲ
ートの他方の入力端子が前記スイッチの第２端子に接続
され、前記排他的論理和ゲートの出力端子が前記Ｔ−フ
リップフロップのクロック入力端子に接続されるように
したことを特徴とする。
【００１３】これら本発明の２つの変形例によれば、論
理１又は論理０レベルを任意に伝送し得ると共に、一方
のモードから他方のモードへの切り換えはＴ−フリップ
フロップの初期設定状態を再プログラミングすることに
より行われる。
理１又は論理０レベルを任意に伝送し得ると共に、一方
のモードから他方のモードへの切り換えはＴ−フリップ
フロップの初期設定状態を再プログラミングすることに
より行われる。
【００１４】
【発明の実施の形態】図１は、ディジタルデータが流れ
る少なくとも２本の伝送ラインＡ及びＢを具えており、
各ラインＡ又はＢに対するディジタルデータの論理レベ
ルが前記ラインＡ又はＢの正の給電端子Ｖａ又はＶｂ及
び負の給電端子Ｇｎｄａ又はＧｎｄｂから取り出される
電位によって規定され、且つラインＡとＢとの間のリン
クを形成するインタフェースモジュール１００を具えて
いるデータ伝送装置を示す。インターフェースモジュー
ル１００は一方の各伝送ラインＡ又はＢに専用の２個の
管理装置Ｇａ及びＧｂを具えている。インタフェースモ
ジュール１００は、各々が一方の伝送ラインＡ又はＢを
制御する２個の電位モニタ装置Ｃａ及びＣｂも具えてい
る。これらの各モニタ装置Ｃａ又はＣｂは、制御入力端
子ＩＮＣＡ及びＩＮＣＢと称する入力端子と、これらの
制御入力端子ＩＮＣＡ又はＩＮＣＢにて受信される信号
により規定されるデータを、前記各モニタ装置が制御す
るラインＡ又はＢ上に再生する手段とを有している。各
管理装置Ｇａ又はとＧｂは、それが他の管理装置Ｇｂ又
はＧａにより不作動にさせられる手段を具えている。各
管理装置Ｇａ及びＧｂは、その管理装置に専用のライン
Ａ又はＢにおける、それぞれ他方のラインＢ又はＡに伝
送すべきデータの存在を検出する手段も具えている。各
管理装置Ｇａ又はＧｂは他方のラインＢ又はＡに専用の
他方の管理装置Ｇｂ又はＧａを使用不能の不作動状態に
制御する手段も具えている。さらに各管理装置Ｇａ又は
Ｇｂは、前記他方のラインＢ又はＡの電位を有している
モニタ装置Ｃｂ又はＣａに、このモニタ装置が再生すべ
きデータを規定するデータ規定手段も具えている。
る少なくとも２本の伝送ラインＡ及びＢを具えており、
各ラインＡ又はＢに対するディジタルデータの論理レベ
ルが前記ラインＡ又はＢの正の給電端子Ｖａ又はＶｂ及
び負の給電端子Ｇｎｄａ又はＧｎｄｂから取り出される
電位によって規定され、且つラインＡとＢとの間のリン
クを形成するインタフェースモジュール１００を具えて
いるデータ伝送装置を示す。インターフェースモジュー
ル１００は一方の各伝送ラインＡ又はＢに専用の２個の
管理装置Ｇａ及びＧｂを具えている。インタフェースモ
ジュール１００は、各々が一方の伝送ラインＡ又はＢを
制御する２個の電位モニタ装置Ｃａ及びＣｂも具えてい
る。これらの各モニタ装置Ｃａ又はＣｂは、制御入力端
子ＩＮＣＡ及びＩＮＣＢと称する入力端子と、これらの
制御入力端子ＩＮＣＡ又はＩＮＣＢにて受信される信号
により規定されるデータを、前記各モニタ装置が制御す
るラインＡ又はＢ上に再生する手段とを有している。各
管理装置Ｇａ又はとＧｂは、それが他の管理装置Ｇｂ又
はＧａにより不作動にさせられる手段を具えている。各
管理装置Ｇａ及びＧｂは、その管理装置に専用のライン
Ａ又はＢにおける、それぞれ他方のラインＢ又はＡに伝
送すべきデータの存在を検出する手段も具えている。各
管理装置Ｇａ又はＧｂは他方のラインＢ又はＡに専用の
他方の管理装置Ｇｂ又はＧａを使用不能の不作動状態に
制御する手段も具えている。さらに各管理装置Ｇａ又は
Ｇｂは、前記他方のラインＢ又はＡの電位を有している
モニタ装置Ｃｂ又はＣａに、このモニタ装置が再生すべ
きデータを規定するデータ規定手段も具えている。
【００１５】図２は本発明の特定実施例に含まれるモニ
タ装置Ｃｂを示す。このモニタ装置は、この装置によっ
て制御されるラインＢと、このラインＢの正の給電端子
Ｖｂとの間に挿入した第１スイッチＩｆ及びラインＢ
と、このラインの負の給電端子Ｇｎｄｂとの間に挿入し
た第２スイッチＩｆを具えており、第１スイッチＩｆは
モニタ装置Ｃｂの制御入力端子ＩＮＣＢにて受信される
信号により制御され、第２スイッチＩｆは前記信号ＩＮ
ＣＢの反転信号により制御され、この反転信号はインバ
ータ１により得られる。２個のスイッチＩｆは、これら
が状態を切り換える期間中はラインＢのインピーダンス
に比べて低い内部インピーダンスを有し、又これらのス
イッチが状態を変えない期間中は前記ラインＢのインピ
ーダンスに比べて高い内部インピーダンスを有する。２
個のスイッチＩｆは同じ極性のトランジスタ、例えばバ
イポーラＮＰＮトランジスタで実現することができる。
制御入力端子ＩＮＣＢにて受信される信号が論理１レベ
ルを有する場合には、ラインＢの電位がＶｂとなり、従
ってラインＢは高論理レベルとなる。制御入力端子ＩＮ
ＣＢにて受信される信号が論理０レベルを有する場合に
は、ラインＢの電位がＧｎｄｂとなり、従ってラインＢ
は低論理レベルとなる。
タ装置Ｃｂを示す。このモニタ装置は、この装置によっ
て制御されるラインＢと、このラインＢの正の給電端子
Ｖｂとの間に挿入した第１スイッチＩｆ及びラインＢ
と、このラインの負の給電端子Ｇｎｄｂとの間に挿入し
た第２スイッチＩｆを具えており、第１スイッチＩｆは
モニタ装置Ｃｂの制御入力端子ＩＮＣＢにて受信される
信号により制御され、第２スイッチＩｆは前記信号ＩＮ
ＣＢの反転信号により制御され、この反転信号はインバ
ータ１により得られる。２個のスイッチＩｆは、これら
が状態を切り換える期間中はラインＢのインピーダンス
に比べて低い内部インピーダンスを有し、又これらのス
イッチが状態を変えない期間中は前記ラインＢのインピ
ーダンスに比べて高い内部インピーダンスを有する。２
個のスイッチＩｆは同じ極性のトランジスタ、例えばバ
イポーラＮＰＮトランジスタで実現することができる。
制御入力端子ＩＮＣＢにて受信される信号が論理１レベ
ルを有する場合には、ラインＢの電位がＶｂとなり、従
ってラインＢは高論理レベルとなる。制御入力端子ＩＮ
ＣＢにて受信される信号が論理０レベルを有する場合に
は、ラインＢの電位がＧｎｄｂとなり、従ってラインＢ
は低論理レベルとなる。
【００１６】図３は本発明の特定の実施例に含まれるモ
ニタ装置Ｃｂを示す。このモニタ装置は、この装置によ
って制御されるラインＢと、このラインＢの正の給電端
子Ｖｂとの間に挿入した第１スイッチＩｏ及びラインＢ
と、このラインＢの負の給電端子Ｇｎｄｂとの間に挿入
した第２スイッチＩｆを具えている。これら２個のスイ
ッチＩｏ及びＩｆは、これらのスイッチが状態を切り換
える期間中はラインＶのインピーダンスに比べて低い内
部インピーダンスを有し、又これらのスイッチが状態を
変えない期間中は前記ラインＢのインピーダンスに比べ
て高い内部インピーダンスを有する。スイッチＩｏ及び
Ｉｆは反対極性の制御入力端子を有しており、これらの
スイッチは例えばＰＭＯＳトランジスタ及びＮＭＯＳト
ランジスタでそれぞれ実現することができる。これらの
スイッチはモニタ装置の制御入力端子にて受信される信
号ＩＮＣＢによって制御される。制御入力端子ＩＮＣＢ
にて受信される信号が論理０レベルを有する場合には、
ラインＢの電位がＶｂとなり、従ってラインＢは高論理
レベルとなる。制御入力端子ＩＮＣＢにて受信される信
号が論理１レベルを有する場合には、ラインＢの電位が
Ｇｎｄｂとなり、従ってラインＢは低論理レベルとな
る。
ニタ装置Ｃｂを示す。このモニタ装置は、この装置によ
って制御されるラインＢと、このラインＢの正の給電端
子Ｖｂとの間に挿入した第１スイッチＩｏ及びラインＢ
と、このラインＢの負の給電端子Ｇｎｄｂとの間に挿入
した第２スイッチＩｆを具えている。これら２個のスイ
ッチＩｏ及びＩｆは、これらのスイッチが状態を切り換
える期間中はラインＶのインピーダンスに比べて低い内
部インピーダンスを有し、又これらのスイッチが状態を
変えない期間中は前記ラインＢのインピーダンスに比べ
て高い内部インピーダンスを有する。スイッチＩｏ及び
Ｉｆは反対極性の制御入力端子を有しており、これらの
スイッチは例えばＰＭＯＳトランジスタ及びＮＭＯＳト
ランジスタでそれぞれ実現することができる。これらの
スイッチはモニタ装置の制御入力端子にて受信される信
号ＩＮＣＢによって制御される。制御入力端子ＩＮＣＢ
にて受信される信号が論理０レベルを有する場合には、
ラインＢの電位がＶｂとなり、従ってラインＢは高論理
レベルとなる。制御入力端子ＩＮＣＢにて受信される信
号が論理１レベルを有する場合には、ラインＢの電位が
Ｇｎｄｂとなり、従ってラインＢは低論理レベルとな
る。
【００１７】図４は本発明の実施例による伝送装置を示
し、この例における各モニタ装置Ｃａ又はＣｂは、その
モニタ装置によって制御されるラインＡ又はＢと、この
ラインＡ又はＢの正の給電端子Ｖａ又はＶｂとの間に挿
入した第１スイッチＩｏ及びラインＡ又はＢと、このラ
インの負の給電端子Ｇｎｄａ又はＧｎｄｂとの間に挿入
した第２スイッチＩｆとを具えている。スイッチＩｏ及
びＩｆは、これらが状態を切り換える期間中はラインＡ
又はＢのインピーダンスに比べて低い内部インピーダン
スを有し、又前記スイッチが状態を変えない期間中は前
記ラインのインピーダンスに比べて高い内部インピーダ
ンスを有する。２つのスイッチＩｏ及びＩｆは反対極性
の制御入力端子を有している。これらのスイッチはモニ
タ装置Ｃａ又はＣｂの制御入力端子にて受信される信号
ＩＮＣＡ又はＩＮＣＢにより制御される。本発明のこの
実施例における各管理装置Ｇａ又はＧｂはＤ−フリップ
フロップ２又は３を具えており、これらのフリップフロ
ップのデータ入力端子Ｄａ又はＤｂは、インタフェース
モジュール１００における論理１レベルに相当する電位
ＶＣＣに接続され、前記フリップフロップ２又は３の非
反転出力端子Ｑａ又はＱｂは、他方のラインＢ又はＡを
制御するモニタ装置Ｃｂ又はＣａの制御入力端子ＩＮＣ
Ｂ又はＩＮＣＡに接続され、前記フリップフロップ２又
は３の反転出力端子Ｑａｎ又はＱｂｎは他方のラインＢ
又はＡに専用の少なくとも１個の管理装置Ｇｂ又はＧａ
に、これらの装置を使用不能にする不作動信号を供給
し、前記フリップフロップ２又は３のリセット・ツー・
ゼロ入力端子Ｒａ又はＲｂは管理装置Ｇａ又はＧｂに専
用のラインＡ又はＢに接続されている。管理装置Ｇａ又
はＧｂは、それぞれインバータ４又は５、遅延セル６又
は７及び論理ＡＮＤゲート８又は９も具えており、管理
装置Ｇａ又はＧｂに専用のラインＡ又はＢはインバータ
４又は５の入力端子に接続され、インバータの出力端子
は遅延セル６又は７の入力端子に接続され、遅延セルの
出力端子は論理ＡＮＤゲート８又は９の一方の入力端子
に接続され、このＡＮＤゲートの他方の入力端子は、他
方のラインＢ又はＡに専用の管理装置Ｇａ又はＧｂから
到来する不作動信号Ｑｂｎ又はＱａｎを受信し、ＡＮＤ
ゲート８又は９の出力端子にＤ−フリップフロップ２又
は３のクロック入力端子Ｃｋａ又はＣｋｂに接続されて
いる。
し、この例における各モニタ装置Ｃａ又はＣｂは、その
モニタ装置によって制御されるラインＡ又はＢと、この
ラインＡ又はＢの正の給電端子Ｖａ又はＶｂとの間に挿
入した第１スイッチＩｏ及びラインＡ又はＢと、このラ
インの負の給電端子Ｇｎｄａ又はＧｎｄｂとの間に挿入
した第２スイッチＩｆとを具えている。スイッチＩｏ及
びＩｆは、これらが状態を切り換える期間中はラインＡ
又はＢのインピーダンスに比べて低い内部インピーダン
スを有し、又前記スイッチが状態を変えない期間中は前
記ラインのインピーダンスに比べて高い内部インピーダ
ンスを有する。２つのスイッチＩｏ及びＩｆは反対極性
の制御入力端子を有している。これらのスイッチはモニ
タ装置Ｃａ又はＣｂの制御入力端子にて受信される信号
ＩＮＣＡ又はＩＮＣＢにより制御される。本発明のこの
実施例における各管理装置Ｇａ又はＧｂはＤ−フリップ
フロップ２又は３を具えており、これらのフリップフロ
ップのデータ入力端子Ｄａ又はＤｂは、インタフェース
モジュール１００における論理１レベルに相当する電位
ＶＣＣに接続され、前記フリップフロップ２又は３の非
反転出力端子Ｑａ又はＱｂは、他方のラインＢ又はＡを
制御するモニタ装置Ｃｂ又はＣａの制御入力端子ＩＮＣ
Ｂ又はＩＮＣＡに接続され、前記フリップフロップ２又
は３の反転出力端子Ｑａｎ又はＱｂｎは他方のラインＢ
又はＡに専用の少なくとも１個の管理装置Ｇｂ又はＧａ
に、これらの装置を使用不能にする不作動信号を供給
し、前記フリップフロップ２又は３のリセット・ツー・
ゼロ入力端子Ｒａ又はＲｂは管理装置Ｇａ又はＧｂに専
用のラインＡ又はＢに接続されている。管理装置Ｇａ又
はＧｂは、それぞれインバータ４又は５、遅延セル６又
は７及び論理ＡＮＤゲート８又は９も具えており、管理
装置Ｇａ又はＧｂに専用のラインＡ又はＢはインバータ
４又は５の入力端子に接続され、インバータの出力端子
は遅延セル６又は７の入力端子に接続され、遅延セルの
出力端子は論理ＡＮＤゲート８又は９の一方の入力端子
に接続され、このＡＮＤゲートの他方の入力端子は、他
方のラインＢ又はＡに専用の管理装置Ｇａ又はＧｂから
到来する不作動信号Ｑｂｎ又はＱａｎを受信し、ＡＮＤ
ゲート８又は９の出力端子にＤ−フリップフロップ２又
は３のクロック入力端子Ｃｋａ又はＣｋｂに接続されて
いる。
【００１８】図５は本発明の上記実施例による伝送装置
にて発生する信号を時間展開したものを示し、休止状態
では２つのラインＡ及びＢは論理１レベルを有してい
る。従って、Ｄ−フリップフロップ２及び３のリセット
・ツー・ゼロ入力Ｒａ及びＲｂが論理１レベルを有する
ため、Ｄ−フリップフロップ２及び３の非反転出力Ｑａ
及びＱｂは論理０レベルを有し、反転出力Ｑａｎ及びＱ
ｂｎは論理１レベルを有する。ラインＡ及びＢは論理０
レベルに変えることができ、スイッチＩｏ及びＩｆはこ
れらのスイッチが状態を変えない期間中はラインＡ又は
Ｂのインピーダンスに比べて低い内部インピーダンスを
有する。例えば、この論理レベルの切り換えをラインＡ
にて瞬時ｔｉにて行う場合には、ｔ１−ｔｉ＝Δｔとな
るような瞬時ｔ１において、遅延セル６の出力が、ライ
ンＡにおける論理０レベルを反転したインバータ４の出
力を復元する。従って、Ｃｋａが論理１レベルに変化
し、この立上り縁がＤ−フリップフロップ２に論理１レ
ベルを記憶させる。従って、出力Ｑａｎが０に変化し
て、ＡＮＤゲート９の入力端子、従ってＤ−フリップフ
ロップ３のクロック入力端子Ｃｋｂも論理０レベルにな
り、これにより管理装置Ｇｂを不作動にする。同時に、
出力Ｑａが論理１レベルに変化して、スイッチＩｏ及び
Ｉｆの切り換えを制御する。これら２つのスイッチの内
部インピーダンスはラインＢのインピーダンスに比べて
低く、スイッチＩｆはラインＢの電位を論理０レベルに
相当する電位Ｇｎｄｂにする。ＡＮＤゲート９の入力端
子に及ぼす斯かる切り換えの影響は、信号が遅延セル７
を経て流れるから、瞬時ｔ２にて、即ちフリップフロッ
プ３が不作動となった後の期間Δｔの終了時に感じられ
るだけである。従って、ラインＢの０レベルへの変化は
無視される。瞬時ｔｆにはラインＡが１レベルに戻っ
て、論理１レベルをＤ−フリップフロップ２のリセット
・ツー・ゼロ入力端子Ｒａへ伝送する。この入力端子は
非同期モードで作動するから、出力Ｑａは論理０レベル
に変化し、従ってモニタ装置ＣｂのスイッチＩｏ及びＩ
ｆを切り換える。これらのスイッチは、これらが状態を
切り換える期間中、モニタ装置Ｃｂによって制御される
ラインＢのインピーダンスに比べて低い内部インピーダ
ンスを有し、スイッチＩｏはラインＢを論理１レベルに
する。これと同時に、出力Ｑａｎが再び論理１レベルに
変わるため、ＡＮＤゲート９の入力端子が論理１レベル
となり、これにより、管理装置Ｇｂを再び使用可能にす
る。瞬時ｔ３には、Ｄ−フリップフロップ２のクロック
信号Ｃｋａが、Ｄ−フリップフロップ２の状態に何等影
響を及ぼすことなく、セル６があるために結局切り換わ
る。この場合には再び休止状態となる。本発明によるデ
ータ伝送装置は完全に対称であり、上記説明はラインＡ
でなく、ラインＢでデータを伝送する場合にも容易に当
てはめることができる。
にて発生する信号を時間展開したものを示し、休止状態
では２つのラインＡ及びＢは論理１レベルを有してい
る。従って、Ｄ−フリップフロップ２及び３のリセット
・ツー・ゼロ入力Ｒａ及びＲｂが論理１レベルを有する
ため、Ｄ−フリップフロップ２及び３の非反転出力Ｑａ
及びＱｂは論理０レベルを有し、反転出力Ｑａｎ及びＱ
ｂｎは論理１レベルを有する。ラインＡ及びＢは論理０
レベルに変えることができ、スイッチＩｏ及びＩｆはこ
れらのスイッチが状態を変えない期間中はラインＡ又は
Ｂのインピーダンスに比べて低い内部インピーダンスを
有する。例えば、この論理レベルの切り換えをラインＡ
にて瞬時ｔｉにて行う場合には、ｔ１−ｔｉ＝Δｔとな
るような瞬時ｔ１において、遅延セル６の出力が、ライ
ンＡにおける論理０レベルを反転したインバータ４の出
力を復元する。従って、Ｃｋａが論理１レベルに変化
し、この立上り縁がＤ−フリップフロップ２に論理１レ
ベルを記憶させる。従って、出力Ｑａｎが０に変化し
て、ＡＮＤゲート９の入力端子、従ってＤ−フリップフ
ロップ３のクロック入力端子Ｃｋｂも論理０レベルにな
り、これにより管理装置Ｇｂを不作動にする。同時に、
出力Ｑａが論理１レベルに変化して、スイッチＩｏ及び
Ｉｆの切り換えを制御する。これら２つのスイッチの内
部インピーダンスはラインＢのインピーダンスに比べて
低く、スイッチＩｆはラインＢの電位を論理０レベルに
相当する電位Ｇｎｄｂにする。ＡＮＤゲート９の入力端
子に及ぼす斯かる切り換えの影響は、信号が遅延セル７
を経て流れるから、瞬時ｔ２にて、即ちフリップフロッ
プ３が不作動となった後の期間Δｔの終了時に感じられ
るだけである。従って、ラインＢの０レベルへの変化は
無視される。瞬時ｔｆにはラインＡが１レベルに戻っ
て、論理１レベルをＤ−フリップフロップ２のリセット
・ツー・ゼロ入力端子Ｒａへ伝送する。この入力端子は
非同期モードで作動するから、出力Ｑａは論理０レベル
に変化し、従ってモニタ装置ＣｂのスイッチＩｏ及びＩ
ｆを切り換える。これらのスイッチは、これらが状態を
切り換える期間中、モニタ装置Ｃｂによって制御される
ラインＢのインピーダンスに比べて低い内部インピーダ
ンスを有し、スイッチＩｏはラインＢを論理１レベルに
する。これと同時に、出力Ｑａｎが再び論理１レベルに
変わるため、ＡＮＤゲート９の入力端子が論理１レベル
となり、これにより、管理装置Ｇｂを再び使用可能にす
る。瞬時ｔ３には、Ｄ−フリップフロップ２のクロック
信号Ｃｋａが、Ｄ−フリップフロップ２の状態に何等影
響を及ぼすことなく、セル６があるために結局切り換わ
る。この場合には再び休止状態となる。本発明によるデ
ータ伝送装置は完全に対称であり、上記説明はラインＡ
でなく、ラインＢでデータを伝送する場合にも容易に当
てはめることができる。
【００１９】図６は本発明の変形例による伝送装置を示
し、この例における各モニタ装置Ｃａ又はＣｂは、その
モニタ装置によって制御されるラインＡ又はＢと、この
ラインＡ又はＢの正の給電端子Ｖａ又はＶｂとの間に挿
入した第１スイッチＩｏ及びラインＡ又はＢと、このラ
インの負の給電端子Ｇｎｄａ又はＧｎｄｂとの間に挿入
したスイッチＩｆを具えている。スイッチＩｏ及びＩｆ
は、これらのイスッチが状態を切り換える期間中はライ
ンＡ又はＢのインピーダンスに比べて低い内部インピー
ダンスを有し、又前記スイッチが状態を変えない期間中
は前記ラインのインピーダンスに比べて高い内部インピ
ーダンスを有する。２つのスイッチＩｏ及びＩｆは反対
極性の制御入力端子を有している。これらのスイッチは
モニタ装置Ｃａ又はＣｂの制御入力端子にて受信される
信号ＩＮＣＡ又はＩＮＣＢにより制御される。本発明に
よるこの変形例における各管理装置Ｇａ又はＧｂはＴ−
フリップフロップ１０又は１１を具えており、これらの
フリップフロップは、非反転出力端子Ｔａ又はＴｂ、反
転出力端子Ｔａｎ又はＴｂｎ及びクロック入力端子Ｃｋ
ａ又はＣｋｂを有しており、前記出力端子はクロック入
力端子Ｃｋａ又はＣｋｂにて受信される信号の各立上り
縁で切り換わり、Ｔ−フリップフロップ１０又は１１の
非反転出力端子Ｔａ又はＴｂは、他方のラインＢ又はＡ
を制御するモニタ装置Ｃｂ又はＣａの制御入力端子ＩＮ
ＣＡ又はＩＮＣＢに接続され、Ｔ−フリップフロップ１
０又は１１の反転出力端子Ｔａｎ又はＴｂｎは他方のラ
インＢ又はＡに専用の他方の管理装置Ｇｂ又はＧａにこ
れらの装置を使用不能にする不作動信号を供給し、Ｔ−
フリップフロップ１０又は１１の反転出力Ｔａｎ又はＴ
ｂｎ及び非反転出力Ｔａ又はＴｂは、ラインＡ又はＢの
休止状態に相当する各論理レベル及び伝送装置を作動状
態にする際の反対の論理レベルにて初期化される。管理
装置Ｇａ又はＧｂは、他方のラインＢ又はＡに専用の管
理装置Ｇｂ又はＧａから到来する不作動信号Ｔｂｎ又は
Ｔａｎの制御のもとで開放するスイッチＩｇａｆ又はＩ
ｇｂｆも具えており、これらのスイッチＩｇａｆ又はＩ
ｇｂｆの第１端子は、管理装置Ｇａ又はＧｂに専用のラ
インＡ又はＢに接続され、前記スイッチＩｇａｆ又はＩ
ｇｂｆの第２端子は遅延セル１２又は１３の入力端子に
接続され、これらのセルの出力端子は２つの入力端子を
有している排他的論理和ゲート１４又は１５の一方の入
力端子に接続され、前記ゲート１４又は１５の他方の入
力端子はスイッチＩｇａｆ又はＩｇｂｆの第２端子に接
続され、前記排他的論理和ゲート１４又は１５の出力端
子はＴ−フリップフロップ１０又は１１のクロック入力
端子Ｃｋａ又はＣｋｂに接続されている。
し、この例における各モニタ装置Ｃａ又はＣｂは、その
モニタ装置によって制御されるラインＡ又はＢと、この
ラインＡ又はＢの正の給電端子Ｖａ又はＶｂとの間に挿
入した第１スイッチＩｏ及びラインＡ又はＢと、このラ
インの負の給電端子Ｇｎｄａ又はＧｎｄｂとの間に挿入
したスイッチＩｆを具えている。スイッチＩｏ及びＩｆ
は、これらのイスッチが状態を切り換える期間中はライ
ンＡ又はＢのインピーダンスに比べて低い内部インピー
ダンスを有し、又前記スイッチが状態を変えない期間中
は前記ラインのインピーダンスに比べて高い内部インピ
ーダンスを有する。２つのスイッチＩｏ及びＩｆは反対
極性の制御入力端子を有している。これらのスイッチは
モニタ装置Ｃａ又はＣｂの制御入力端子にて受信される
信号ＩＮＣＡ又はＩＮＣＢにより制御される。本発明に
よるこの変形例における各管理装置Ｇａ又はＧｂはＴ−
フリップフロップ１０又は１１を具えており、これらの
フリップフロップは、非反転出力端子Ｔａ又はＴｂ、反
転出力端子Ｔａｎ又はＴｂｎ及びクロック入力端子Ｃｋ
ａ又はＣｋｂを有しており、前記出力端子はクロック入
力端子Ｃｋａ又はＣｋｂにて受信される信号の各立上り
縁で切り換わり、Ｔ−フリップフロップ１０又は１１の
非反転出力端子Ｔａ又はＴｂは、他方のラインＢ又はＡ
を制御するモニタ装置Ｃｂ又はＣａの制御入力端子ＩＮ
ＣＡ又はＩＮＣＢに接続され、Ｔ−フリップフロップ１
０又は１１の反転出力端子Ｔａｎ又はＴｂｎは他方のラ
インＢ又はＡに専用の他方の管理装置Ｇｂ又はＧａにこ
れらの装置を使用不能にする不作動信号を供給し、Ｔ−
フリップフロップ１０又は１１の反転出力Ｔａｎ又はＴ
ｂｎ及び非反転出力Ｔａ又はＴｂは、ラインＡ又はＢの
休止状態に相当する各論理レベル及び伝送装置を作動状
態にする際の反対の論理レベルにて初期化される。管理
装置Ｇａ又はＧｂは、他方のラインＢ又はＡに専用の管
理装置Ｇｂ又はＧａから到来する不作動信号Ｔｂｎ又は
Ｔａｎの制御のもとで開放するスイッチＩｇａｆ又はＩ
ｇｂｆも具えており、これらのスイッチＩｇａｆ又はＩ
ｇｂｆの第１端子は、管理装置Ｇａ又はＧｂに専用のラ
インＡ又はＢに接続され、前記スイッチＩｇａｆ又はＩ
ｇｂｆの第２端子は遅延セル１２又は１３の入力端子に
接続され、これらのセルの出力端子は２つの入力端子を
有している排他的論理和ゲート１４又は１５の一方の入
力端子に接続され、前記ゲート１４又は１５の他方の入
力端子はスイッチＩｇａｆ又はＩｇｂｆの第２端子に接
続され、前記排他的論理和ゲート１４又は１５の出力端
子はＴ−フリップフロップ１０又は１１のクロック入力
端子Ｃｋａ又はＣｋｂに接続されている。
【００２０】図７は本発明の斯かる変形例によるデータ
伝送装置に現れる信号の時間展開図を示し、休止状態で
は２つのラインＡ及びＢは論理１レベルにある。初期設
定後にＴ−フリップフロップ１０及び１１の非反転出力
Ｔａ及びＴｂは論理０レベルとなり、反転出力Ｔａｎ及
びＴｂｎは論理１レベルとなる。従って、スイッチＩｇ
ａｆ及びＩｇｂｆは閉じる。ラインＡ及びＢは論理０レ
ベルに変えることができ、スイッチＩｏ及びＩｆは、こ
れらのスイッチが状態を変えない場合にはラインＡ及び
Ｂのインピーダンスに比べて低い内部インピーダンスを
有している。例えば、この論理レベルの切り換えがライ
ンＡで瞬時ｔｉにて行われる場合には、ｔ１−ｔｉ＝Δ
ｔと規定する瞬時ｔ１までは、遅延セルの出力が、ライ
ンＡに最初に存在していた論理１レベルを復元し、従っ
てＣｋａが瞬時ｔｉに論理１レベルに変化し、この立上
り縁がＴ−フリップフロップ１０の出力を切り換える。
これにより出力Ｔａｎが論理０レベルとなるため、スイ
ッチＩｇｂｆが開放し、これにより管理装置Ｇｂを不作
動にする。同時に、Ｔ−フリップフロップ１０の出力Ｔ
ａが論理１レベルに変化して、スイッチＩｏ及びＩｆの
切り換えを制御する。これらのスイッチの内部インピー
ダンスはラインＢのインピーダンスに比べて低く、スイ
ッチＩｆがラインＢの電位を論理０レベルに相当する電
位Ｇｎｄｂにする。瞬時ｔｆにラインＡは論理１レベル
に復帰する。ｔ２−ｔｆ＝Δｔによって規定される瞬時
ｔ２までは、遅延セル１２の出力は、ラインＡに前に存
在していた論理０レベルを復元する。従って、Ｃｋａは
瞬時ｔｆに論理１レベルに変化し、この立上り縁がＴ−
フリップフロップ１０の出力を切り換える。フリップフ
ロップ１０の出力Ｔａｎが論理１レベルに変わり、これ
によりスイッチＩｇｂｆが閉じて、管理装置Ｇｂを再び
作動させる。同時に出力Ｔａが論理０レベルに変わっ
て、スイッチＩｏ及びＩｆの切り換えを制御する。これ
らの２つのスイッチは、これらが状態を切り換える期間
中モニタ装置Ｃｂによって制御されるラインＢのインピ
ーダンスに比べて低いインピーダンスを有しており、ス
イッチＩｏがラインＢを論理１レベルにする。瞬時ｔ２
には、遅延セル１２があるため、Ｔ−フリップフロップ
１０のクロック信号Ｃｋａは結局、このフリップフロッ
プ１０の状態に何等影響を及ぼすことなく切り換わる。
従って再びリセット状態となる。この例の伝送装置も全
く対称に構成するので、上述した説明はデータをライン
Ｂで伝送する場合にも容易に当てはめることができる。
伝送装置に現れる信号の時間展開図を示し、休止状態で
は２つのラインＡ及びＢは論理１レベルにある。初期設
定後にＴ−フリップフロップ１０及び１１の非反転出力
Ｔａ及びＴｂは論理０レベルとなり、反転出力Ｔａｎ及
びＴｂｎは論理１レベルとなる。従って、スイッチＩｇ
ａｆ及びＩｇｂｆは閉じる。ラインＡ及びＢは論理０レ
ベルに変えることができ、スイッチＩｏ及びＩｆは、こ
れらのスイッチが状態を変えない場合にはラインＡ及び
Ｂのインピーダンスに比べて低い内部インピーダンスを
有している。例えば、この論理レベルの切り換えがライ
ンＡで瞬時ｔｉにて行われる場合には、ｔ１−ｔｉ＝Δ
ｔと規定する瞬時ｔ１までは、遅延セルの出力が、ライ
ンＡに最初に存在していた論理１レベルを復元し、従っ
てＣｋａが瞬時ｔｉに論理１レベルに変化し、この立上
り縁がＴ−フリップフロップ１０の出力を切り換える。
これにより出力Ｔａｎが論理０レベルとなるため、スイ
ッチＩｇｂｆが開放し、これにより管理装置Ｇｂを不作
動にする。同時に、Ｔ−フリップフロップ１０の出力Ｔ
ａが論理１レベルに変化して、スイッチＩｏ及びＩｆの
切り換えを制御する。これらのスイッチの内部インピー
ダンスはラインＢのインピーダンスに比べて低く、スイ
ッチＩｆがラインＢの電位を論理０レベルに相当する電
位Ｇｎｄｂにする。瞬時ｔｆにラインＡは論理１レベル
に復帰する。ｔ２−ｔｆ＝Δｔによって規定される瞬時
ｔ２までは、遅延セル１２の出力は、ラインＡに前に存
在していた論理０レベルを復元する。従って、Ｃｋａは
瞬時ｔｆに論理１レベルに変化し、この立上り縁がＴ−
フリップフロップ１０の出力を切り換える。フリップフ
ロップ１０の出力Ｔａｎが論理１レベルに変わり、これ
によりスイッチＩｇｂｆが閉じて、管理装置Ｇｂを再び
作動させる。同時に出力Ｔａが論理０レベルに変わっ
て、スイッチＩｏ及びＩｆの切り換えを制御する。これ
らの２つのスイッチは、これらが状態を切り換える期間
中モニタ装置Ｃｂによって制御されるラインＢのインピ
ーダンスに比べて低いインピーダンスを有しており、ス
イッチＩｏがラインＢを論理１レベルにする。瞬時ｔ２
には、遅延セル１２があるため、Ｔ−フリップフロップ
１０のクロック信号Ｃｋａは結局、このフリップフロッ
プ１０の状態に何等影響を及ぼすことなく切り換わる。
従って再びリセット状態となる。この例の伝送装置も全
く対称に構成するので、上述した説明はデータをライン
Ｂで伝送する場合にも容易に当てはめることができる。
【図１】本発明によるデータ伝送装置の部分機能線図で
ある。
ある。
【図２】本発明の特定実施例に含まれるモニタ装置の部
分機能線図である。
分機能線図である。
【図３】本発明の他の特定実施例に含まれるモニタ装置
の部分機能線図である。
の部分機能線図である。
【図４】本発明の実施例による伝送装置の部分機能線図
である。
である。
【図５】図４の実施例による伝送装置に現れる信号を時
間的に展開したタイミング線図である。
間的に展開したタイミング線図である。
【図６】本発明の変形例による伝送装置の部分機能線図
である。
である。
【図７】図６の実施例に現れる信号を時間的に展開した
タイミング線図である。
タイミング線図である。
Ａ，Ｂ データ伝送ライン Ｖａ，Ｖｂ 伝送ラインの正の給電端子 Ｇｎｄａ，Ｇｎｄｂ 伝送ラインの負の給電端子 Ｃａ，Ｃｂ 電位モニタ装置 Ｇａ，Ｇｂ 管理装置 ＩＮＣＡ，ＩＮＣＢ 制御入力端子 Ｉｆ，Ｉｏ スイッチ １００ インタフェースモジュール １ インバータ ２，３ Ｄ−フリップフロップ ４，５ インバータ ６，７ 遅延セル ８，９ ＡＮＤゲート １０，１１ Ｔ−フリップフロップ １２，１３ 遅延セル １４，１５ 排他的論理和ゲート
Claims (7)
- 【請求項１】 ディジタルデータが流れる少なくとも２
本の伝送ラインを具え、各ラインに対する前記データの
論理レベルが前記ラインの正及び負の給電端子から取り
出される電位によって規定され、且つ、前記ライン間の
リンクを形成するインタフェースモジュールを具えてい
るデータ伝送装置において、 前記インターフェースモジュールが、一方の伝送ライン
に各々専用の少なくとも２個の管理装置と、各々が一方
の伝送ラインを制御する少なくとも２個の電位モニタ装
置とを具え、 各モニタ装置が、制御入力端子と称する入力端子と、該
モニタ装置が制御するラインに、前記制御入力端子にて
受信される信号によって規定されるデータを再生する再
生手段とを有し、 各管理装置は、該管理装置が他の管理装置によって不作
動にさせられる手段と、当該管理装置に専用のラインに
おける、少なくとも他方のラインへ伝送すべきデータの
存在を検出するための手段と、他方のラインに専用の少
なくとも他方の管理装置の不作動を制御するための手段
と、前記他方のラインの電位を有しているモニタ装置
に、該モニタ装置が再生すべきデータを規定する規定手
段とを具えていることを特徴とするデータ伝送装置。 - 【請求項２】 各モニタ装置が、該モニタ装置によって
制御されるラインと、該ラインの正の給電端子との間に
挿入した第１スイッチ及び前記モニタ装置によって制御
されるラインと、該ラインの負の給電端子との間に挿入
した第２スイッチとを具え、前記第１イスッチが前記モ
ニタ装置の制御入力端子にて受信される信号によって制
御され、前記第２スイッチが前記信号の反転信号により
制御され、前記２つのスイッチが、これらのスイッチが
状態を切り換える期間中は前記モニタ装置によって制御
されるラインのインピーダンスに比べて低い内部インピ
ーダンスを有し、且つ前記スイッチが状態を変えない期
間中は前記ラインのインピーダンスに比べて高い内部イ
ンピーダンスを有するようにしたことを特徴とする請求
項１に記載のデータ伝送装置。 - 【請求項３】 各モニタ装置が、該モニタ装置によって
制御されるラインと、該ラインの正の給電端子との間に
挿入した第１スイッチ及び前記モニタ装置によって制御
されるラインと、該ラインの負の給電端子との間に挿入
した第２スイッチとを具え、前記第１イスッチが前記モ
ニタ装置の制御入力端子にて受信される信号によって制
御され、前記第２スイッチが前記信号の反転信号により
制御され、前記２つのスイッチが、これらのスイッチが
状態を切り換える期間中は前記モニタ装置によって制御
されるラインのインピーダンスに比べて低い内部インピ
ーダンスを有し、且つ前記スイッチが状態を変えない期
間中は前記ラインのインピーダンスに比べて高い内部イ
ンピーダンスを有し、前記２つのスイッチが、反対極性
の制御入力端子を有し、且つ前記モニタ装置の制御入力
端子にて受信される信号によって制御されるようにした
ことを特徴とする請求項１に記載のデータ伝送装置。 - 【請求項４】 各管理装置がＤ−フリップフロップを具
え、該フリップフロップのデータ入力端子が論理１レベ
ルに相当する電位に接続され、反転出力端子が、他方の
ラインを制御する少なくとも１個のモニタ装置の制御入
力端子に接続されて、該反転出力端子が、他方のライン
に専用の少なくとも１個の管理装置に不作動信号を供給
するようにし、且つリセット・ツー・ゼロ入力端子が、
前記管理装置に専用のラインに接続され、前記管理装置
がさらにインバータ、遅延セル及び論理ＡＮＤゲートも
具え、当該管理装置に専用のラインが前記インバータの
入力端子に接続され、該インバータの出力端子が前記遅
延セルの入力端子に接続され、該遅延セルの出力端子が
前記ＡＮＤゲートの１つの入力端子に接続され、該ＡＮ
Ｄゲートの少なくとも他の入力端子が、他方のラインに
専用の少なくとも１個の管理装置から到来する不作動信
号を受信するようにし、且つ前記ＡＮＤゲートの出力端
子が前記Ｄ−フリップフロップのクロック入力端子に接
続されるようにしたことを特徴とする請求項１又は２に
記載のデータ伝送装置。 - 【請求項５】 各管理装置がＤ−フリップフロップを具
え、該フリップフロップのデータ入力端子が論理１レベ
ルに相当する電位に接続され、非反転出力端子が、他方
のラインを制御する少なくとも１個のモニタ装置の制御
入力端子に接続され、反転出力端子が他方のラインに専
用の少なくとも１個の管理装置に不作動信号を供給する
ようにし、且つリセット・ツー・ゼロ入力端子が、前記
管理装置に専用のラインに接続され、前記管理装置がさ
らにインバータ、遅延セル及び論理ＡＮＤゲートも具
え、当該管理装置に専用のラインが前記インバータの入
力端子に接続され、該インバータの出力端子が前記遅延
セルの入力端子に接続され、該遅延セルの出力端子が前
記ＡＮＤゲートの１つの入力端子に接続され、該ＡＮＤ
ゲートの少なくとも他の入力端子が、他方のラインに専
用の少なくとも１個の管理装置から到来する不作動信号
を受信するようにし、且つ前記ＡＮＤゲートの出力端子
が前記Ｄ−フリップフロップのクロック入力端子に接続
されるようにしたことを特徴とする請求項１又は３に記
載のデータ伝送装置。 - 【請求項６】 各管理装置が、反転出力端子及びクロッ
ク入力端子を有するＴ−フリップフロップを具え、前記
反転出力が前記クロック入力端子にて受信される信号の
各立上り縁で切り換わり、前記反転出力端子が、他方の
ラインを制御する少なくとも１個のモニタ装置の制御入
力端子に接続され、該反転出力端子が他方のラインに専
用の少なくとも１個の管理装置に不作動信号を供給する
ようにし、前記反転出力が、伝送装置を作動させる際に
ラインの休止状態に相当する論理レベルに初期設定さ
れ、各管理装置が、他方のラインに専用の管理装置から
到来する少なくとも１つの不作動信号の制御のもとで開
放するスイッチも具え、該スイッチの第１端子が前記管
理装置に専用のラインに接続され、前記スイッチの第２
端子が遅延セルの入力端子に接続され、該遅延セルの出
力端子が、２つの入力端子を有する排他的論理和ゲート
の一方の入力端子に接続され、該ゲートの他方の入力端
子が前記スイッチの第２端子に接続され、前記排他的論
理和ゲートの出力端子が前記Ｔ−フリップフロップのク
ロック入力端子に接続されるようにしたことを特徴とす
る請求項１又は２に記載のデータ伝送装置。 - 【請求項７】 各管理装置が、非反転出力端子、反転出
力端子及びクロック入力端子を有するＴ−フリップフロ
ップを具え、前記出力が、前記クロック入力端子にて受
信される信号の各立上り縁で切り換わり、前記非反転出
力端子が他方のラインを制御する少なくとも１個のモニ
タ装置の制御入力端子に接続され、前記反転出力端子
が、他方のラインに専用の少なくとも１個の管理装置に
不作動信号を供給するようにし、前記反転及び非反転出
力が、前記伝送装置を作動させる際にラインの休止状態
に相当する論理レベルと、該論理レベルとは反対の論理
レベルとにそれぞれ初期設定され、且つ各管理装置が、
他方のラインに専用の管理装置から到来する少なくとも
１つの不作動信号の制御のもとで開放するスイッチも具
え、該スイッチの第１端子が前記管理装置に専用のライ
ンに接続され、前記スイッチの第２端子が遅延セルの入
力端子に接続され、該遅延セルの出力端子が、２つの入
力端子を有する排他的論理和ゲートの一方の入力端子に
接続され、該ゲートの他方の入力端子が前記スイッチの
第２端子に接続され、前記排他的論理和ゲートの出力端
子が前記Ｔ−フリップフロップのクロック入力端子に接
続されるようにしたことを特徴とする請求項１又は２に
記載のデータ伝送装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9600540A FR2743959A1 (fr) | 1996-01-18 | 1996-01-18 | Dispositif de transmission multidirectionnelle de donnees |
| FR9600540 | 1996-01-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09238165A true JPH09238165A (ja) | 1997-09-09 |
Family
ID=9488224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9007583A Abandoned JPH09238165A (ja) | 1996-01-18 | 1997-01-20 | データ伝送装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5923187A (ja) |
| EP (1) | EP0785646B1 (ja) |
| JP (1) | JPH09238165A (ja) |
| KR (1) | KR970060793A (ja) |
| DE (1) | DE69728916D1 (ja) |
| FR (1) | FR2743959A1 (ja) |
| SG (1) | SG55268A1 (ja) |
| TW (1) | TW342567B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6014036A (en) * | 1997-11-20 | 2000-01-11 | International Business Machines Corporation | Bidirectional data transfer path having increased bandwidth |
| FR2774836A1 (fr) * | 1998-02-10 | 1999-08-13 | Sgs Thomson Microelectronics | Dispositif de transmission bi-directionnelle |
| JP3706541B2 (ja) | 1998-03-20 | 2005-10-12 | メラー ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 外部給電されるインターフェースアダプタ |
| GB9817193D0 (en) * | 1998-08-07 | 1998-10-07 | Mitel Semiconductor Ltd | Circuits for providing B1-directional data communication |
| EP1073232A1 (fr) | 1999-07-27 | 2001-01-31 | Koninklijke Philips Electronics N.V. | Interface bidirectionelle |
| JP2001094050A (ja) * | 1999-09-21 | 2001-04-06 | Mitsubishi Electric Corp | 半導体装置 |
| JP2001189423A (ja) * | 1999-12-28 | 2001-07-10 | Sanyo Electric Co Ltd | 半導体集積回路 |
| US6362654B1 (en) * | 2000-08-17 | 2002-03-26 | U.S. Philips Corporation | Bidirectional repeater using high and low threshold detection |
| US6985842B2 (en) * | 2001-05-11 | 2006-01-10 | International Business Machines Corporation | Bidirectional wire I/O model and method for device simulation |
| ITMI20020401A1 (it) * | 2002-02-28 | 2003-08-28 | Siemens Inf & Comm Networks | Sistema di interconnessione tra moduli elettronici utillzante linea di comunicaxione teminata alle due estremita' |
| DE10219056A1 (de) * | 2002-04-24 | 2003-11-13 | Demag Cranes & Components Gmbh | Bustreiber für bidirektionale Zweidrahtbussysteme |
| ATE352815T1 (de) * | 2003-09-09 | 2007-02-15 | Siemens Ag | Schaltungsanordnung als schnittstelle zwischen sim-karte und gsm-modem |
| US7061274B2 (en) * | 2003-09-24 | 2006-06-13 | Stmicroelectronics, Inc. | Self-programmable bidirectional buffer circuit and method |
| KR100707177B1 (ko) * | 2005-01-19 | 2007-04-13 | 삼성전자주식회사 | 디지털 신호 부호화/복호화 방법 및 장치 |
| US7692450B2 (en) * | 2007-12-17 | 2010-04-06 | Intersil Americas Inc. | Bi-directional buffer with level shifting |
| US7737727B2 (en) * | 2007-12-17 | 2010-06-15 | Intersil Americas Inc. | Bi-directional buffer for open-drain or open-collector bus |
| CN101933007B (zh) * | 2007-12-21 | 2015-07-22 | 金雅拓股份有限公司 | Usb桥路 |
| US7639045B2 (en) * | 2008-05-23 | 2009-12-29 | Intersil Americas Inc. | Bi-directional buffer and method for bi-directional buffering that reduce glitches due to feedback |
| JP2009296119A (ja) * | 2008-06-03 | 2009-12-17 | Toshiba Corp | 双方向バッファ回路及び信号レベル変換回路 |
| US9183713B2 (en) | 2011-02-22 | 2015-11-10 | Kelly Research Corp. | Perimeter security system |
| EP4156517A1 (en) * | 2021-09-27 | 2023-03-29 | Nexperia B.V. | Bi-directional bus repeater |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2055575A (en) * | 1934-07-05 | 1936-09-29 | American Telephone & Telegraph | Telegraph repeater circuits |
| US3499985A (en) * | 1967-03-02 | 1970-03-10 | Us Navy | Two-way pulse repeater |
| US4154978A (en) * | 1977-12-08 | 1979-05-15 | Operating Systems, Inc. | Self-contained bidirectional amplifying repeater |
| US4713557A (en) * | 1984-09-26 | 1987-12-15 | Xilinx, Inc. | Bidirectional buffer amplifier |
| US4695740A (en) * | 1984-09-26 | 1987-09-22 | Xilinx, Inc. | Bidirectional buffer amplifier |
| FR2642591A1 (fr) * | 1989-02-01 | 1990-08-03 | Faiveley Ets | Procede de transmission d'informations ou d'ordres et dispositif pour sa mise en oeuvre |
| US5122691A (en) * | 1990-11-21 | 1992-06-16 | Balu Balakrishnan | Integrated backplane interconnection architecture |
| DE4113613A1 (de) * | 1991-04-23 | 1992-10-29 | Elpro Ag | Verfahren zur datenrichtungssteuerung fuer bidirektionale halbduplexe uebertragungen |
| JPH0541714A (ja) * | 1991-08-05 | 1993-02-19 | Nec Corp | デイジタル信号伝送方式 |
| US5202593A (en) * | 1991-10-30 | 1993-04-13 | I-Cube Design Systems Inc. | Bi-directional bus repeater |
| US5331224A (en) * | 1992-08-19 | 1994-07-19 | National Semiconductor Corporation | Icct leakage current interrupter |
| JP3360861B2 (ja) * | 1993-03-02 | 2003-01-07 | 株式会社ソニー木原研究所 | シリアルディジタルデータの伝送方法及び伝送装置 |
| JP3071347B2 (ja) * | 1993-10-05 | 2000-07-31 | 沖電気工業株式会社 | デジタル信号伝送回路 |
| US5399926A (en) * | 1993-12-30 | 1995-03-21 | Honeywell Inc. | Connected processing systems including mutual power off and signal path disconnect detection |
| US5736870A (en) * | 1995-12-28 | 1998-04-07 | Intel Corporation | Method and apparatus for bi-directional bus driver |
-
1996
- 1996-01-18 FR FR9600540A patent/FR2743959A1/fr active Pending
-
1997
- 1997-01-15 EP EP97200116A patent/EP0785646B1/fr not_active Expired - Lifetime
- 1997-01-15 DE DE69728916T patent/DE69728916D1/de not_active Expired - Lifetime
- 1997-01-17 US US08/785,457 patent/US5923187A/en not_active Expired - Fee Related
- 1997-01-17 SG SG1997000120A patent/SG55268A1/en unknown
- 1997-01-18 KR KR1019970001354A patent/KR970060793A/ko active IP Right Grant
- 1997-01-20 JP JP9007583A patent/JPH09238165A/ja not_active Abandoned
- 1997-03-10 TW TW086102944A patent/TW342567B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US5923187A (en) | 1999-07-13 |
| TW342567B (en) | 1998-10-11 |
| SG55268A1 (en) | 2001-02-20 |
| DE69728916D1 (de) | 2004-06-09 |
| EP0785646A1 (fr) | 1997-07-23 |
| KR970060793A (ko) | 1997-08-12 |
| FR2743959A1 (fr) | 1997-07-25 |
| EP0785646B1 (fr) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09238165A (ja) | データ伝送装置 | |
| JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
| US4859877A (en) | Bidirectional digital signal transmission system | |
| JP3499748B2 (ja) | 順序回路 | |
| KR890017873A (ko) | 단일 출력단에서 정부 펄스를 발생하는 출력회로 | |
| JP2006311446A (ja) | 送信装置 | |
| US6310491B1 (en) | Sequential logic circuit with active and sleep modes | |
| JP3143277B2 (ja) | 差動型ｍｏｓ伝送回路 | |
| JP3559712B2 (ja) | 高速クロックイネーブルラッチ回路 | |
| JP3341681B2 (ja) | 半導体集積論理回路 | |
| US6472909B1 (en) | Clock routing circuit with fast glitchless switching | |
| US4851720A (en) | Low power sense amplifier for programmable logic device | |
| US5949266A (en) | Enhanced flip-flop for dynamic circuits | |
| JP3567601B2 (ja) | 入出力バッファ回路及び出力バッファ回路 | |
| KR960015911A (ko) | 집적회로 | |
| US5391935A (en) | Assertive latching flip-flop | |
| US5151898A (en) | Synchronized slave station connection apparatus for a data communication network | |
| KR100265706B1 (ko) | 파워스위치의 기능동작 제어회로 | |
| JPH11330918A (ja) | 順序回路 | |
| KR100686933B1 (ko) | 반도체 소자의 전원 안정화 회로 | |
| KR100360507B1 (ko) | 입력 회로, 출력 회로 및 입출력 회로와 상기 입출력회로를 사용하는 신호 전송 시스템 | |
| US5994931A (en) | Method and circuit configuration for controlling operating states of a second device by means of a first device | |
| KR100772689B1 (ko) | 스몰클럭버퍼를 포함하는 메모리장치. | |
| US20050024114A1 (en) | Programmable input/output block | |
| TW200531437A (en) | Improved double-edge-trigger flip-flop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040119 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040927 |