JP3360861B2 - シリアルディジタルデータの伝送方法及び伝送装置 - Google Patents
シリアルディジタルデータの伝送方法及び伝送装置Info
- Publication number
- JP3360861B2 JP3360861B2 JP04149993A JP4149993A JP3360861B2 JP 3360861 B2 JP3360861 B2 JP 3360861B2 JP 04149993 A JP04149993 A JP 04149993A JP 4149993 A JP4149993 A JP 4149993A JP 3360861 B2 JP3360861 B2 JP 3360861B2
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- transmission
- serial digital
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、シリアルディジタルデ
ータの伝送方法及び伝送装置に関するものである。
ータの伝送方法及び伝送装置に関するものである。
【０００２】
【従来の技術】一般に、コンピュータと周辺機器との間
のデータ伝送やマルチプロセッサ間のデータ伝送、ディ
ジタルビデオ伝送など各種機器間でのデータ伝送には、
伝送路の数を少なくために、情報をシリアルデータに変
換して伝送するシリアル伝送方式が広く採用されてい
る。
のデータ伝送やマルチプロセッサ間のデータ伝送、ディ
ジタルビデオ伝送など各種機器間でのデータ伝送には、
伝送路の数を少なくために、情報をシリアルデータに変
換して伝送するシリアル伝送方式が広く採用されてい
る。
【０００３】そして、このシリアル伝送方式を採用した
伝送系では、伝送路を介して”１“か”０“の情報ビッ
トが順次伝送されてくるシリアルデータを受信側で正し
く再生するのに、送信側での情報ビットの送り出しタイ
ミングを示すクロック（同期クロック）を必要とし、次
に述べるように２本乃至４本の伝送路を用いるようにし
たものが実用化されている。
伝送系では、伝送路を介して”１“か”０“の情報ビッ
トが順次伝送されてくるシリアルデータを受信側で正し
く再生するのに、送信側での情報ビットの送り出しタイ
ミングを示すクロック（同期クロック）を必要とし、次
に述べるように２本乃至４本の伝送路を用いるようにし
たものが実用化されている。
【０００４】３本の伝送路を用いる３線式のシリアル伝
送系では、３本の伝送路の内の１本を基準として用い、
他の１本をデータの伝送に用い、残りの１本をデータと
位相をずらしたクロックの伝送に用いる。
送系では、３本の伝送路の内の１本を基準として用い、
他の１本をデータの伝送に用い、残りの１本をデータと
位相をずらしたクロックの伝送に用いる。
【０００５】また、４本の伝送路を用いる３線式のシリ
アル伝送系では、データとその反転データとデータと位
相をずらしたクロックとその反転クロックとをそれぞれ
別の伝送路を介して伝送する。
アル伝送系では、データとその反転データとデータと位
相をずらしたクロックとその反転クロックとをそれぞれ
別の伝送路を介して伝送する。
【０００６】さらに、２本の伝送路又は同軸ケーブルを
用いる２線式のシリアル伝送系では、クロックをデータ
とともに符号化（マンチェスタ符号化）して、共通の伝
送路を介して伝送する。ここで、１ビットの中央での遷
移の方向によってデータ”０“，”１“，を表現するよ
うにしたマンチェスタ符号は、データと同期クロックを
同時に伝送できる（自己同期方式）。同軸ケーブルによ
るＣＳＭＡ／ＣＤのＬＡＮ（イーサネット）には、この
マンチェスタ符号が採用されている。
用いる２線式のシリアル伝送系では、クロックをデータ
とともに符号化（マンチェスタ符号化）して、共通の伝
送路を介して伝送する。ここで、１ビットの中央での遷
移の方向によってデータ”０“，”１“，を表現するよ
うにしたマンチェスタ符号は、データと同期クロックを
同時に伝送できる（自己同期方式）。同軸ケーブルによ
るＣＳＭＡ／ＣＤのＬＡＮ（イーサネット）には、この
マンチェスタ符号が採用されている。
【０００７】
【発明が解決しようとする課題】ところで、従来の４線
式のシリアル伝送系では、必要とする伝送路の本数が多
く、しかもクロックとデータの間のジッタの許容範囲が
小さいという欠点がある。
式のシリアル伝送系では、必要とする伝送路の本数が多
く、しかもクロックとデータの間のジッタの許容範囲が
小さいという欠点がある。
【０００８】また、従来の３線式のシリアル伝送系で
は、クロック発生による電位の変化と次の変化との間に
データを示す電位の変化が起こり得るため、クロックと
データの間のジッタの許容範囲が小さいという欠点があ
る。
は、クロック発生による電位の変化と次の変化との間に
データを示す電位の変化が起こり得るため、クロックと
データの間のジッタの許容範囲が小さいという欠点があ
る。
【０００９】さらに、従来の２線式のシリアル伝送系で
は、データを再生するために、クロックの過去の平均間
隔の情報が必要なので、ＰＬＬ（Phase Locked Loo）に
よるクロック再生を必要とし、復調手段のハードウエア
が複雑になる。また、ＰＬＬが追従する速度の範囲は限
られているので、通信速度を大きく変化させることが困
難である。また、ＰＬＬが追従しないジッタには耐えら
れず、クロックとデータとの間のジッタの許容範囲が小
さい。さらに、マンチェスタ符号符号化によって伝送す
る信号周波数が高くなり、ＮＲＺ（Non Return to Zer
o) のデータを伝送する場合と比べて最大で２倍の伝送
路帯域を必要とするという欠点がある。
は、データを再生するために、クロックの過去の平均間
隔の情報が必要なので、ＰＬＬ（Phase Locked Loo）に
よるクロック再生を必要とし、復調手段のハードウエア
が複雑になる。また、ＰＬＬが追従する速度の範囲は限
られているので、通信速度を大きく変化させることが困
難である。また、ＰＬＬが追従しないジッタには耐えら
れず、クロックとデータとの間のジッタの許容範囲が小
さい。さらに、マンチェスタ符号符号化によって伝送す
る信号周波数が高くなり、ＮＲＺ（Non Return to Zer
o) のデータを伝送する場合と比べて最大で２倍の伝送
路帯域を必要とするという欠点がある。
【００１０】そこで、本発明は、上述の如き実情に鑑み
てなされたもので、次のような目的を有するものであ
る。
てなされたもので、次のような目的を有するものであ
る。
【００１１】すなわち、本発明の目的は、受信側におい
てクロックを簡単な回路で再生することができるシリア
ルディジタルデータの伝送方法及び伝送装置を提供する
ことにある。
てクロックを簡単な回路で再生することができるシリア
ルディジタルデータの伝送方法及び伝送装置を提供する
ことにある。
【００１２】また、本発明の他の目的は、通信速度の可
変幅が大きいシリアルディジタルデータの伝送方法及び
伝送装置を提供することにある。
変幅が大きいシリアルディジタルデータの伝送方法及び
伝送装置を提供することにある。
【００１３】また、本発明の他の目的は、ジッタ余裕が
大きいシリアルディジタルデータの伝送方法及び伝送装
置を提供することにある。
大きいシリアルディジタルデータの伝送方法及び伝送装
置を提供することにある。
【００１４】また、本発明の他の目的は、同相ノイズを
簡単に抑制することができるシリアルディジタルデータ
の伝送方法及び伝送装置を提供することにある。
簡単に抑制することができるシリアルディジタルデータ
の伝送方法及び伝送装置を提供することにある。
【００１５】また、本発明の他の目的は、伝送データの
立ち上がり・立ち下がり時間を長くすることができるシ
リアルディジタルデータの伝送方法及び伝送装置を提供
することにある。
立ち上がり・立ち下がり時間を長くすることができるシ
リアルディジタルデータの伝送方法及び伝送装置を提供
することにある。
【００１６】また、本発明の他の目的は、受信側におい
て基準電位を必要とすることなくデータ再生を行うこと
ができるシリアルディジタルデータの伝送方法及び伝送
装置を提供することにある。
て基準電位を必要とすることなくデータ再生を行うこと
ができるシリアルディジタルデータの伝送方法及び伝送
装置を提供することにある。
【００１７】さらに、本発明の他の目的は、複数の伝送
路の接続違いによる異常なデータの出力を避けることが
できるシリアルディジタルデータの伝送方法及び伝送装
置を提供することにある。
路の接続違いによる異常なデータの出力を避けることが
できるシリアルディジタルデータの伝送方法及び伝送装
置を提供することにある。
【００１８】
【課題を解決するための手段】上記のような問題点を解
消するために、第１の発明に係るシリアルディジタルデ
ータの伝送方法は、３本の伝送路を用い、３本の伝送路
の電位の組合せにより定義された６種類の出力状態をと
り、３本の伝送路のうちの１本の伝送路の電位の変化に
よってシリアルディジタルデータとクロックを同時に伝
送することを特徴とするものである。
消するために、第１の発明に係るシリアルディジタルデ
ータの伝送方法は、３本の伝送路を用い、３本の伝送路
の電位の組合せにより定義された６種類の出力状態をと
り、３本の伝送路のうちの１本の伝送路の電位の変化に
よってシリアルディジタルデータとクロックを同時に伝
送することを特徴とするものである。
【００１９】また、第２の発明に係るシリアルディジタ
ルデータの伝送方法は、第１の発明に係るシリアルディ
ジタルデータの伝送方法であって、電位が変化する伝送
路の回転方向でディジタルデータを表現することを特徴
とするものである。
ルデータの伝送方法は、第１の発明に係るシリアルディ
ジタルデータの伝送方法であって、電位が変化する伝送
路の回転方向でディジタルデータを表現することを特徴
とするものである。
【００２０】また、第３の発明に係るシリアルディジタ
ルデータの伝送方法は、第２の発明に係るシリアルディ
ジタルデータの伝送方法であって、電位が変化する伝送
路の回転方向の反転の有無でディジタルデータを表現す
ることを特徴とするものである。
ルデータの伝送方法は、第２の発明に係るシリアルディ
ジタルデータの伝送方法であって、電位が変化する伝送
路の回転方向の反転の有無でディジタルデータを表現す
ることを特徴とするものである。
【００２１】また、第４の発明に係るシリアルディジタ
ルデータの伝送方法は、３本の伝送路を用い、３本の伝
送路の電位の組合せにより定義される６種類の出力状態
をとり、３本の伝送路のうちの２本の伝送路の電位の変
化によってシリアルディジタルデータとクロックを同時
に伝送することを特徴とするものである。
ルデータの伝送方法は、３本の伝送路を用い、３本の伝
送路の電位の組合せにより定義される６種類の出力状態
をとり、３本の伝送路のうちの２本の伝送路の電位の変
化によってシリアルディジタルデータとクロックを同時
に伝送することを特徴とするものである。
【００２２】また、第５の発明に係るシリアルディジタ
ルデータの伝送方法は、第４の発明に係るシリアルディ
ジタルデータの伝送方法であって、定常状態における各
伝送路の電位を異ならせ、そのうちの電位の近い伝送路
の電位を交換することを特徴とするものである。
ルデータの伝送方法は、第４の発明に係るシリアルディ
ジタルデータの伝送方法であって、定常状態における各
伝送路の電位を異ならせ、そのうちの電位の近い伝送路
の電位を交換することを特徴とするものである。
【００２３】また、第６の発明に係るシリアルディジタ
ルデータの伝送方法は、第４又は第５の発明に係るシリ
アルディジタルデータの伝送方法であって、特定の電位
を持つ伝送路の回転方向でディジタルデータを表現する
ことを特徴とするものである。
ルデータの伝送方法は、第４又は第５の発明に係るシリ
アルディジタルデータの伝送方法であって、特定の電位
を持つ伝送路の回転方向でディジタルデータを表現する
ことを特徴とするものである。
【００２４】また、第７の発明に係るシリアルディジタ
ルデータの伝送方法は、第６の発明に係るシリアルディ
ジタルデータの伝送方法であって、特定の電位を持つ伝
送路の回転方向の反転の有無でディジタルデータを表現
することを特徴とするものである。
ルデータの伝送方法は、第６の発明に係るシリアルディ
ジタルデータの伝送方法であって、特定の電位を持つ伝
送路の回転方向の反転の有無でディジタルデータを表現
することを特徴とするものである。
【００２５】さらに、第８の発明に係るシリアルディジ
タルデータの伝送装置は、３本の電線による伝送路と、
上記伝送路が接続される３個の出力端子を有し、３本の
伝送路の電位の組合せにより定義される６種類の出力状
態をとり、各出力端子に接続された伝送路のうちの１本
の伝送路の電位をクロック入力端子に供給されるクロッ
クに同期して変化させ、データ入力端子に供給されるシ
リアルディジタルデータを電位が変化する伝送路の回転
方向で表現して、シリアルディジタルデータとクロック
を出力端子から同時に出力する変調手段と、上記伝送路
に接続される３個の入力端子を有し、各入力端子に接続
された伝送路の電位の変化を検出してクロックを再生し
てクロック出力端子から再生クロックを出力するととも
に、電位が変化する伝送路の回転方向を検出してシリア
ルディジタルデータを再生してデータ出力端子から再生
シリアルディジタルデータを出力する復調手段とを備
え、３本の伝送路を用い、３本の伝送路の電位の組合せ
により定義される６種類の出力状態をとり、３本の伝送
路のうちの１本の伝送路の電位の変化による伝送データ
としてシリアルディジタルデータとクロックを同時に伝
送することを特徴とするものである。
タルデータの伝送装置は、３本の電線による伝送路と、
上記伝送路が接続される３個の出力端子を有し、３本の
伝送路の電位の組合せにより定義される６種類の出力状
態をとり、各出力端子に接続された伝送路のうちの１本
の伝送路の電位をクロック入力端子に供給されるクロッ
クに同期して変化させ、データ入力端子に供給されるシ
リアルディジタルデータを電位が変化する伝送路の回転
方向で表現して、シリアルディジタルデータとクロック
を出力端子から同時に出力する変調手段と、上記伝送路
に接続される３個の入力端子を有し、各入力端子に接続
された伝送路の電位の変化を検出してクロックを再生し
てクロック出力端子から再生クロックを出力するととも
に、電位が変化する伝送路の回転方向を検出してシリア
ルディジタルデータを再生してデータ出力端子から再生
シリアルディジタルデータを出力する復調手段とを備
え、３本の伝送路を用い、３本の伝送路の電位の組合せ
により定義される６種類の出力状態をとり、３本の伝送
路のうちの１本の伝送路の電位の変化による伝送データ
としてシリアルディジタルデータとクロックを同時に伝
送することを特徴とするものである。
【００２６】また、第９の発明に係るシリアルディジタ
ルデータの伝送装置は、３本の電線による伝送路と、上
記伝送路が接続される３個の出力端子を有し、３本の伝
送路の電位の組合せにより定義される６種類の出力状態
をとり、データ入力端子に供給されるシリアルディジタ
ルデータに応じて、各出力端子に接続された伝送路のう
ちの２本の伝送路の電位を、クロック入力端子に供給さ
れるクロックに同期して交換することにより、シリアル
ディジタルデータとクロックを出力端子から同時に出力
する変調手段と、上記伝送路に接続される３個の入力端
子を有し、各入力端子に接続された各伝送路のうちの２
本の伝送路の電位の交換を検出してクロックとシリアル
ディジタルデータを再生して、クロック出力端子から再
生クロックを出力するとともに、データ出力端子から再
生シリアルディジタルデータを出力する復調手段とを備
え、３本の伝送路を用い、３本の伝送路の電位の組合せ
により定義される６種類の出力状態をとり、３本の伝送
路の２本の伝送路の電位の交換による伝送データとして
シリアルディジタルデータとクロックを同時に伝送する
ことを特徴とするものである。
ルデータの伝送装置は、３本の電線による伝送路と、上
記伝送路が接続される３個の出力端子を有し、３本の伝
送路の電位の組合せにより定義される６種類の出力状態
をとり、データ入力端子に供給されるシリアルディジタ
ルデータに応じて、各出力端子に接続された伝送路のう
ちの２本の伝送路の電位を、クロック入力端子に供給さ
れるクロックに同期して交換することにより、シリアル
ディジタルデータとクロックを出力端子から同時に出力
する変調手段と、上記伝送路に接続される３個の入力端
子を有し、各入力端子に接続された各伝送路のうちの２
本の伝送路の電位の交換を検出してクロックとシリアル
ディジタルデータを再生して、クロック出力端子から再
生クロックを出力するとともに、データ出力端子から再
生シリアルディジタルデータを出力する復調手段とを備
え、３本の伝送路を用い、３本の伝送路の電位の組合せ
により定義される６種類の出力状態をとり、３本の伝送
路の２本の伝送路の電位の交換による伝送データとして
シリアルディジタルデータとクロックを同時に伝送する
ことを特徴とするものである。
【００２７】また、第１０の発明に係るシリアルディジ
タルデータの伝送装置は、第９の発明に係るシリアルデ
ィジタルデータの伝送装置であって、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
２本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送することを特徴
とするものである。
タルデータの伝送装置は、第９の発明に係るシリアルデ
ィジタルデータの伝送装置であって、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
２本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送することを特徴
とするものである。
【００２８】また、第１１の発明に係るシリアルディジ
タルデータの伝送装置は、第９の発明又は第１０の発明
に係るシリアルディジタルデータの伝送装置であって、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送することを特徴とするものである。
タルデータの伝送装置は、第９の発明又は第１０の発明
に係るシリアルディジタルデータの伝送装置であって、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送することを特徴とするものである。
【００２９】
【作用】第１の発明に係るシリアルディジタルデータの
伝送方法では、電位の組合せにより定義された６種類の
出力状態をとる３本の伝送路のうちの１本の伝送路の電
位の変化によってシリアルディジタルデータとクロック
を同時に伝送する。
伝送方法では、電位の組合せにより定義された６種類の
出力状態をとる３本の伝送路のうちの１本の伝送路の電
位の変化によってシリアルディジタルデータとクロック
を同時に伝送する。
【００３０】また、第２の発明に係るシリアルディジタ
ルデータの伝送方法では、第１の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを同時に伝送する。
ルデータの伝送方法では、第１の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを同時に伝送する。
【００３１】また、第３の発明に係るシリアルディジタ
ルデータの伝送方法では、第２の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送する。
ルデータの伝送方法では、第２の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送する。
【００３２】また、第４の発明に係るシリアルディジタ
ルデータの伝送方法では、電位の組合せにより定義され
た６種類の出力状態をとる３本の伝送路のうちの２本の
伝送路の電位の変化によってシリアルディジタルデータ
とクロックを同時に伝送する。
ルデータの伝送方法では、電位の組合せにより定義され
た６種類の出力状態をとる３本の伝送路のうちの２本の
伝送路の電位の変化によってシリアルディジタルデータ
とクロックを同時に伝送する。
【００３３】また、第５の発明に係るシリアルディジタ
ルデータの伝送方法では、第４の発明に係るシリアルデ
ィジタルデータの伝送方法において、定常状態における
各伝送路の電位を異ならせ、そのうちの電位の近い伝送
路の電位を交換することにより、シリアルディジタルデ
ータとクロックを同時に伝送する。
ルデータの伝送方法では、第４の発明に係るシリアルデ
ィジタルデータの伝送方法において、定常状態における
各伝送路の電位を異ならせ、そのうちの電位の近い伝送
路の電位を交換することにより、シリアルディジタルデ
ータとクロックを同時に伝送する。
【００３４】また、第６の発明に係るシリアルディジタ
ルデータの伝送方法では、第４又は第５の発明に係るシ
リアルディジタルデータの伝送方法において、特定の電
位を持つ伝送路の回転方向でディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
する。
ルデータの伝送方法では、第４又は第５の発明に係るシ
リアルディジタルデータの伝送方法において、特定の電
位を持つ伝送路の回転方向でディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
する。
【００３５】また、第７の発明に係るシリアルディジタ
ルデータの伝送方法では、第６の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送する。
ルデータの伝送方法では、第６の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送する。
【００３６】さらに、第８の発明に係るシリアルディジ
タルデータの伝送装置では、変調手段により、電位の組
合せにより定義された６種類の出力状態をとる３本の電
線による伝送路のうちの１本の伝送路の電位をクロック
に同期して変化させ、電位が変化する伝送路の回転方向
でシリアルディジタルデータを表現して、シリアルディ
ジタルデータとクロックを同時に伝送し、受信側の復調
手段おいて、各伝送路の電位の変化を検出してクロック
を再生するとともに、電位が変化する伝送路の回転方向
を検出してシリアルディジタルデータを再生する。
タルデータの伝送装置では、変調手段により、電位の組
合せにより定義された６種類の出力状態をとる３本の電
線による伝送路のうちの１本の伝送路の電位をクロック
に同期して変化させ、電位が変化する伝送路の回転方向
でシリアルディジタルデータを表現して、シリアルディ
ジタルデータとクロックを同時に伝送し、受信側の復調
手段おいて、各伝送路の電位の変化を検出してクロック
を再生するとともに、電位が変化する伝送路の回転方向
を検出してシリアルディジタルデータを再生する。
【００３７】また、第９の発明に係るシリアルディジタ
ルデータの伝送装置では、変調手段により、電位の組合
せにより定義された６種類の出力状態をとる３本の電線
による伝送路とのうちの２本の伝送路の電位を、シリア
ルディジタルデータに応じてクロックに同期して交換す
ることにより、シリアルディジタルデータとクロックを
同時に伝送し、受信側の復調手段おいて、各伝送路のう
ちの２本の伝送路の電位の交換を検出してクロックとシ
リアルディジタルデータを再生する。
ルデータの伝送装置では、変調手段により、電位の組合
せにより定義された６種類の出力状態をとる３本の電線
による伝送路とのうちの２本の伝送路の電位を、シリア
ルディジタルデータに応じてクロックに同期して交換す
ることにより、シリアルディジタルデータとクロックを
同時に伝送し、受信側の復調手段おいて、各伝送路のう
ちの２本の伝送路の電位の交換を検出してクロックとシ
リアルディジタルデータを再生する。
【００３８】また、第１０の発明に係るシリアルディジ
タルデータの伝送装置は、第９の発明に係るシリアルデ
ィジタルデータの伝送装置において、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
２本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送する。
タルデータの伝送装置は、第９の発明に係るシリアルデ
ィジタルデータの伝送装置において、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
２本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送する。
【００３９】また、第１１の発明に係るシリアルディジ
タルデータの伝送装置は、第９の発明又は第１０の発明
に係るシリアルディジタルデータの伝送装置において、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送する。
タルデータの伝送装置は、第９の発明又は第１０の発明
に係るシリアルディジタルデータの伝送装置において、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送する。
【００４０】
【実施例】以下、本発明に係るシリアルディジタルデー
タの伝送方法及び伝送装置の実施例について図面を参照
して詳細に説明する。
タの伝送方法及び伝送装置の実施例について図面を参照
して詳細に説明する。
【００４１】本発明に係るシリアルディジタルデータの
伝送方法は、例えば図１に示すような構成の伝送装置に
より実施される。
伝送方法は、例えば図１に示すような構成の伝送装置に
より実施される。
【００４２】図１に示すシリアルディジタルデータの伝
送装置は、３本撚り電線からなる伝送路２０u ，２０v
，２０w を介して変調器１０と復調器３０を接続して
なる。
送装置は、３本撚り電線からなる伝送路２０u ，２０v
，２０w を介して変調器１０と復調器３０を接続して
なる。
【００４３】この伝送装置は、クロック入力端子１０c
に供給されるクロックＣi とデータ入力端子１０d に供
給されるシリアルディジタルデータＤi を変調器１０に
より本発明に係るシリアルディジタルデータの伝送方法
に従った伝送データＯu ，Ｏv ，Ｏw に変換して３本の
伝送路２０u ，２０v ，２０w を介して長距離伝送を行
い、復調器３０により伝送データＯu ，Ｏv ，Ｏw をク
ロックＣo とシリアルディジタルデータＤo に戻して、
クロック出力端子３０c に再生クロックＣo を得るとと
もにデータ出力端子３０d に再生クロックＤo を得るよ
うにしたものである。
に供給されるクロックＣi とデータ入力端子１０d に供
給されるシリアルディジタルデータＤi を変調器１０に
より本発明に係るシリアルディジタルデータの伝送方法
に従った伝送データＯu ，Ｏv ，Ｏw に変換して３本の
伝送路２０u ，２０v ，２０w を介して長距離伝送を行
い、復調器３０により伝送データＯu ，Ｏv ，Ｏw をク
ロックＣo とシリアルディジタルデータＤo に戻して、
クロック出力端子３０c に再生クロックＣo を得るとと
もにデータ出力端子３０d に再生クロックＤo を得るよ
うにしたものである。
【００４４】上記変調器１０は、上記伝送路２０u ，２
０v ，２０w が接続された３個の出力端子１０u ，１０
v ，１０w を有し、データ入力端子１０d に供給される
シリアルディジタルデータＤi に応じて、各出力端子１
０u ，１０v ，１０w うちの１つの出力端子の電位をク
ロック入力端子１０c に供給されるクロックＣi に同期
して変化させることにより、上記クロックＣi とシリア
ルディジタルデータＤi を伝送データＯu ，Ｏv ，Ｏw
に変換する。
０v ，２０w が接続された３個の出力端子１０u ，１０
v ，１０w を有し、データ入力端子１０d に供給される
シリアルディジタルデータＤi に応じて、各出力端子１
０u ，１０v ，１０w うちの１つの出力端子の電位をク
ロック入力端子１０c に供給されるクロックＣi に同期
して変化させることにより、上記クロックＣi とシリア
ルディジタルデータＤi を伝送データＯu ，Ｏv ，Ｏw
に変換する。
【００４５】この変調器１０は、例えば図２に示すよう
に構成される。
に構成される。
【００４６】この図２に示す変調器１０は、クロックＣ
i がクロック入力端子１０c を介して各クロック入力端
に供給される３個のＤフリップフロップ１１u ，１１v
，１１w と、シリアルディジタルデータＤi がデータ
入力端子１０d を介して供給されるとともに上記各Ｄフ
リップフロップ１１u ，１１v ，１１w によるラッチ出
力データＯu ，Ｏv ，Ｏw が供給される変調論理回路１
２とにより、状態番号１から状態番号６までの６種類の
出力状態をとり、６を法とする剰余環をなすステートマ
シンとして構成され、上記変調論理回路１２により生成
した伝送データＤＦu ，ＤＦv ，ＤＦw を上記各Ｄフリ
ップフロップ１１u ，１１v ，１１w によりラッチし
て、各出力端子１０u ，１０v ，１０w を介して出力す
るようになっている。
i がクロック入力端子１０c を介して各クロック入力端
に供給される３個のＤフリップフロップ１１u ，１１v
，１１w と、シリアルディジタルデータＤi がデータ
入力端子１０d を介して供給されるとともに上記各Ｄフ
リップフロップ１１u ，１１v ，１１w によるラッチ出
力データＯu ，Ｏv ，Ｏw が供給される変調論理回路１
２とにより、状態番号１から状態番号６までの６種類の
出力状態をとり、６を法とする剰余環をなすステートマ
シンとして構成され、上記変調論理回路１２により生成
した伝送データＤＦu ，ＤＦv ，ＤＦw を上記各Ｄフリ
ップフロップ１１u ，１１v ，１１w によりラッチし
て、各出力端子１０u ，１０v ，１０w を介して出力す
るようになっている。
【００４７】上記変調論理回路１２は、データ入力端子
１０d に現在供給されているシリアルディジタルデータ
Ｄi と、上記Ｄフリップフロップ１１u ，１１v ，１１
w によりラッチされている現在の伝送データＯu ，Ｏv
，Ｏw とから、１クロック後の伝送データＤＦu ，Ｄ
Ｆv ，ＤＦw を生成するもので、表１に示す真理表に従
った動作を行う。
１０d に現在供給されているシリアルディジタルデータ
Ｄi と、上記Ｄフリップフロップ１１u ，１１v ，１１
w によりラッチされている現在の伝送データＯu ，Ｏv
，Ｏw とから、１クロック後の伝送データＤＦu ，Ｄ
Ｆv ，ＤＦw を生成するもので、表１に示す真理表に従
った動作を行う。
【００４８】
【表１】
【００４９】また、上記Ｄフリップフロップ１１u ，１
１v ，１１w は、上記変調論理回路１２が出力する伝送
データＤＦu ，ＤＦv ，ＤＦw について、クロック入力
端子１０cからのクロックＣi に同期したラッチ動作を
行い、そのラッチ出力として現在の伝送データ現在の伝
送データＯu ，Ｏv ，Ｏw 上記変調論理回路１２に供給
するとともに出力端子１０u ，１０v ，１０w を介して
出力する。
１v ，１１w は、上記変調論理回路１２が出力する伝送
データＤＦu ，ＤＦv ，ＤＦw について、クロック入力
端子１０cからのクロックＣi に同期したラッチ動作を
行い、そのラッチ出力として現在の伝送データ現在の伝
送データＯu ，Ｏv ，Ｏw 上記変調論理回路１２に供給
するとともに出力端子１０u ，１０v ，１０w を介して
出力する。
【００５０】すなわち、この変調器１０は、データ入力
端子１０d に供給されたシリアルディジタルデータＤi
が論理「Ｈ」のときには、表２の状態遷移表に示すよう
に、クロックＣi が立ち上がる毎に１ずつ状態番号が減
り、図３に示すように、左回り方向の電位の変化として
シリアルディジタルデータＤi の論理「Ｈ」を表した伝
送データＯu ，Ｏv ，Ｏw を各出力端子１０u ，１０v
，１０w から出力する。
端子１０d に供給されたシリアルディジタルデータＤi
が論理「Ｈ」のときには、表２の状態遷移表に示すよう
に、クロックＣi が立ち上がる毎に１ずつ状態番号が減
り、図３に示すように、左回り方向の電位の変化として
シリアルディジタルデータＤi の論理「Ｈ」を表した伝
送データＯu ，Ｏv ，Ｏw を各出力端子１０u ，１０v
，１０w から出力する。
【００５１】
【表２】
【００５２】また、この変調器１０は、データ入力端子
１０d に供給されたシリアルディジタルデータＤi が論
理「Ｌ」のときには、表３の状態遷移表に示すように、
クロックＣi が立ち上がる毎に１ずつ状態番号が増え、
図３に示すように、右回り方向の電位の変化としてシリ
アルディジタルデータＤi の論理「Ｌ」を表した伝送デ
ータＯu ，Ｏv ，Ｏw を各出力端子１０u ，１０v ，１
０w から出力する。
１０d に供給されたシリアルディジタルデータＤi が論
理「Ｌ」のときには、表３の状態遷移表に示すように、
クロックＣi が立ち上がる毎に１ずつ状態番号が増え、
図３に示すように、右回り方向の電位の変化としてシリ
アルディジタルデータＤi の論理「Ｌ」を表した伝送デ
ータＯu ，Ｏv ，Ｏw を各出力端子１０u ，１０v ，１
０w から出力する。
【００５３】
【表３】
【００５４】このような構成の変調器１０では、例えば
図４に示すように、クロックＣi に同期したシリアルデ
ィジタルデータＤi について、図５に示すように、各伝
送路２０u ，２０v ，２０w のうちの１本の伝送路の電
位を上記クロックＣi に同期して変化させ、電位が変化
する伝送路の回転方向で上記シリアルディジタルデータ
Ｄi を表現した伝送データＯu ，Ｏv ，Ｏw を生成する
ことになる。
図４に示すように、クロックＣi に同期したシリアルデ
ィジタルデータＤi について、図５に示すように、各伝
送路２０u ，２０v ，２０w のうちの１本の伝送路の電
位を上記クロックＣi に同期して変化させ、電位が変化
する伝送路の回転方向で上記シリアルディジタルデータ
Ｄi を表現した伝送データＯu ，Ｏv ，Ｏw を生成する
ことになる。
【００５５】また、上記復調器３０は、上記伝送路２０
u ，２０v ，２０w に接続された３個の入力端子２０u
，２０v ，２０w を有し、各入力端子３０u ，３０v
，３０w の電位の変化として上記変調器１０からの例
えば図６に示すような伝送データＩu ，Ｉv ，Ｉw を検
出し、この伝送データＩu ，Ｉv ，Ｉw から図７に示す
ようなクロックＣo とシリアルディジタルデータＤo を
再生するものである。
u ，２０v ，２０w に接続された３個の入力端子２０u
，２０v ，２０w を有し、各入力端子３０u ，３０v
，３０w の電位の変化として上記変調器１０からの例
えば図６に示すような伝送データＩu ，Ｉv ，Ｉw を検
出し、この伝送データＩu ，Ｉv ，Ｉw から図７に示す
ようなクロックＣo とシリアルディジタルデータＤo を
再生するものである。
【００５６】この復調器３０は、上記変調器１０の変調
動作に対応して、表４の状態遷移表に示すような復調動
作を行うもので、例えば図８に示すように構成される。
動作に対応して、表４の状態遷移表に示すような復調動
作を行うもので、例えば図８に示すように構成される。
【００５７】
【表４】
【００５８】この図８に示す復調器３０は、伝送データ
Ｉu ，Ｉv ，Ｉw が入力端子３０u，３０v ，３０w を
介して入力されるクロック再生回路３１と、上記伝送デ
ータＩu ，Ｉv ，Ｉw が各データ入力端に供給される３
個のフリップフロップ３５u，３５v ，３５w と、上記
各フリップフロップ３５u ，３５v ，３５w のラッチ出
力データＱＭu ，ＱＭv ，ＱＭw が各データ入力端に供
給される３個のフリップフロップ３６u ，３６v ，３６
w と、上記各フリップフロップ３５u ，３５v，３５w
のラッチ出力データＱＭu ，ＱＭv ，ＱＭw と上記各フ
リップフロップ３６u ，３６v ，３６w のラッチ出力デ
ータＱＬu ，ＱＬv ，ＱＬw が供給される復調論理回路
３７とから成る。
Ｉu ，Ｉv ，Ｉw が入力端子３０u，３０v ，３０w を
介して入力されるクロック再生回路３１と、上記伝送デ
ータＩu ，Ｉv ，Ｉw が各データ入力端に供給される３
個のフリップフロップ３５u，３５v ，３５w と、上記
各フリップフロップ３５u ，３５v ，３５w のラッチ出
力データＱＭu ，ＱＭv ，ＱＭw が各データ入力端に供
給される３個のフリップフロップ３６u ，３６v ，３６
w と、上記各フリップフロップ３５u ，３５v，３５w
のラッチ出力データＱＭu ，ＱＭv ，ＱＭw と上記各フ
リップフロップ３６u ，３６v ，３６w のラッチ出力デ
ータＱＬu ，ＱＬv ，ＱＬw が供給される復調論理回路
３７とから成る。
【００５９】上記クロック再生回路３１は、表５に示す
真理値表に従って入力データＩu ，Ｉv ，Ｉw の状態に
応じた論理値を出力するクロック復調論理回路３２と、
このクロック復調論理回路３２の出力を微分してクロッ
クの変化を取り出す微分回路３３と、上記微分回路３３
による微分出力の立ち上がりエッジパルスを再生クロッ
クＣo として取り出す絶対値回路３４とから構成されて
いる。
真理値表に従って入力データＩu ，Ｉv ，Ｉw の状態に
応じた論理値を出力するクロック復調論理回路３２と、
このクロック復調論理回路３２の出力を微分してクロッ
クの変化を取り出す微分回路３３と、上記微分回路３３
による微分出力の立ち上がりエッジパルスを再生クロッ
クＣo として取り出す絶対値回路３４とから構成されて
いる。
【００６０】
【表５】
【００６１】そして、このクロック再生回路３１により
上記入力データＩu ，Ｉv ，Ｉw から再生された再生ク
ロックＣo は、上記各フリップフロップ３５u ，３５v
，３５w ，３６u ，３６v ，３６w の各クロック入力
端に供給されるとともに、クロック出力端子３０c を介
して出力される。
上記入力データＩu ，Ｉv ，Ｉw から再生された再生ク
ロックＣo は、上記各フリップフロップ３５u ，３５v
，３５w ，３６u ，３６v ，３６w の各クロック入力
端に供給されるとともに、クロック出力端子３０c を介
して出力される。
【００６２】また、上記各フリップフロップ３５u ，３
５v ，３５w は、上記再生クロックＣo に同期したラッ
チ動作を行い、上記各入力端子３０u ，３０v ，３０w
を介して入力された現在の伝送データＩu ，Ｉv ，Ｉw
を１クロック期間保持する。そして、これらのフリップ
フロップ３５u ，３５v ，３５w のラッチ出力データＱ
Ｍu ，ＱＭv ，ＱＭw は、上記各フリップフロップ３６
u ，３６v ，３６w の各データ入力端に供給されるとと
もに、上記復調論理回路２７に供給される。
５v ，３５w は、上記再生クロックＣo に同期したラッ
チ動作を行い、上記各入力端子３０u ，３０v ，３０w
を介して入力された現在の伝送データＩu ，Ｉv ，Ｉw
を１クロック期間保持する。そして、これらのフリップ
フロップ３５u ，３５v ，３５w のラッチ出力データＱ
Ｍu ，ＱＭv ，ＱＭw は、上記各フリップフロップ３６
u ，３６v ，３６w の各データ入力端に供給されるとと
もに、上記復調論理回路２７に供給される。
【００６３】さらに、上記各フリップフロップ３６u ，
３６v ，３６w は、上記再生クロックＣo に同期したラ
ッチ動作を行い、上記各フリップフロップ２５u ，２５
v ，３５w のラッチ出力データＱＭu ，ＱＭv ，ＱＭw
をさらに１クロック期間保持する。そして、これらのフ
リップフロップ３６u ，３６v ，３６w のラッチ出力デ
ータＱＬu ，ＱＬv ，ＱＬw は、上記復調論理回路３７
に供給される。
３６v ，３６w は、上記再生クロックＣo に同期したラ
ッチ動作を行い、上記各フリップフロップ２５u ，２５
v ，３５w のラッチ出力データＱＭu ，ＱＭv ，ＱＭw
をさらに１クロック期間保持する。そして、これらのフ
リップフロップ３６u ，３６v ，３６w のラッチ出力デ
ータＱＬu ，ＱＬv ，ＱＬw は、上記復調論理回路３７
に供給される。
【００６４】そして、上記復調論理回路３７は、表６に
示す真理値表に示すように、上記各フリップフロップ３
５u ，３５v ，３５w のラッチ出力データＱＭu ，ＱＭ
v ，ＱＭw すなわち現在の入力伝送データと上記各フリ
ップフロップ３６u ，３６v，３６w のラッチ出力デー
タＱＬu ，ＱＬv ，ＱＬw すなわち１クロック前の入力
伝送データを比較することにより、シリアルディジタル
データを再生してデータ出力端子３０d から出力する。
示す真理値表に示すように、上記各フリップフロップ３
５u ，３５v ，３５w のラッチ出力データＱＭu ，ＱＭ
v ，ＱＭw すなわち現在の入力伝送データと上記各フリ
ップフロップ３６u ，３６v，３６w のラッチ出力デー
タＱＬu ，ＱＬv ，ＱＬw すなわち１クロック前の入力
伝送データを比較することにより、シリアルディジタル
データを再生してデータ出力端子３０d から出力する。
【００６５】
【表６】
【００６６】なお、上記表６において、Ｘは出力データ
が論理「Ｈ」又は「Ｌ」であることを示している。
が論理「Ｈ」又は「Ｌ」であることを示している。
【００６７】このような構成のシリアルディジタルデー
タの伝送装置では、電位が変化する伝送路の回転方向で
ディジタルデータを表現して、３本撚り電線からなる伝
送路２０u ，２０v ，２０w を介してシリアルディジタ
ルデータとクロックを同時に伝送することができる。こ
れにより、受信側においてクロックを簡単な回路で再生
することができ、また、通信速度の可変幅を大きくする
ことができる。さらに、クロックとクロックの間にデー
タが変化する方式ではないので、大きなジッタ余裕を確
保することができる。
タの伝送装置では、電位が変化する伝送路の回転方向で
ディジタルデータを表現して、３本撚り電線からなる伝
送路２０u ，２０v ，２０w を介してシリアルディジタ
ルデータとクロックを同時に伝送することができる。こ
れにより、受信側においてクロックを簡単な回路で再生
することができ、また、通信速度の可変幅を大きくする
ことができる。さらに、クロックとクロックの間にデー
タが変化する方式ではないので、大きなジッタ余裕を確
保することができる。
【００６８】なお、この実施例では、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを３本撚り電線からなる
伝送路２０u ，２０v ，２０w を介して同時に伝送した
が、原理的に１本の伝送路の電位の変化によってシリア
ルディジタルデータとクロックを同時に伝送すれば良
く、また、３本以上の電線からなる伝送路を介してシリ
アルディジタルデータとクロックを同時に伝送すること
ができる。
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを３本撚り電線からなる
伝送路２０u ，２０v ，２０w を介して同時に伝送した
が、原理的に１本の伝送路の電位の変化によってシリア
ルディジタルデータとクロックを同時に伝送すれば良
く、また、３本以上の電線からなる伝送路を介してシリ
アルディジタルデータとクロックを同時に伝送すること
ができる。
【００６９】また、本発明に係るシリアルディジタルデ
ータの伝送方法は、例えば図９に示すような構成の伝送
装置により実施される。
ータの伝送方法は、例えば図９に示すような構成の伝送
装置により実施される。
【００７０】図９に示すシリアルディジタルデータの伝
送装置は、変調器４０の各出力端子４０u ，４０v ，４
０w を差動ドライバ回路５０を介して３本撚り電線から
なる伝送路６０r ，６０s ，６０t の各一端に接続する
とともに、上記各伝送路６０r ，６０s ，６０t の各他
端を差動レシーバ回路７０を介して復調器８０の各入力
端子８０u ，８０v ，８０w に接続してなる。
送装置は、変調器４０の各出力端子４０u ，４０v ，４
０w を差動ドライバ回路５０を介して３本撚り電線から
なる伝送路６０r ，６０s ，６０t の各一端に接続する
とともに、上記各伝送路６０r ，６０s ，６０t の各他
端を差動レシーバ回路７０を介して復調器８０の各入力
端子８０u ，８０v ，８０w に接続してなる。
【００７１】この伝送装置は、クロック入力端子４０c
に供給されるクロックＣi とデータ入力端子３０d に供
給されるシリアルディジタルデータＤi を変調器４０と
差動ドライバ回路５０により本発明に係るシリアルディ
ジタルデータの伝送方法に従った伝送データＯr ，Ｏs
，Ｏt に変換して３本の伝送路６０r ，６０s ，６０t
を介して長距離伝送を行い、差動レシーバ回路７０と
復調器８０により伝送データＯr ，Ｏs ，Ｏt をクロッ
クＣo とシリアルディジタルデータＤo に戻して、クロ
ック出力端子８０c に再生クロックＣo を得るとともに
データ出力端子８０d に再生クロックＤo を得るように
したものである。
に供給されるクロックＣi とデータ入力端子３０d に供
給されるシリアルディジタルデータＤi を変調器４０と
差動ドライバ回路５０により本発明に係るシリアルディ
ジタルデータの伝送方法に従った伝送データＯr ，Ｏs
，Ｏt に変換して３本の伝送路６０r ，６０s ，６０t
を介して長距離伝送を行い、差動レシーバ回路７０と
復調器８０により伝送データＯr ，Ｏs ，Ｏt をクロッ
クＣo とシリアルディジタルデータＤo に戻して、クロ
ック出力端子８０c に再生クロックＣo を得るとともに
データ出力端子８０d に再生クロックＤo を得るように
したものである。
【００７２】上記変調器４０は、３本の伝送路のうちの
１本の伝送路の電位の変化による伝送データに変換する
変調動作を行うもので、上述の第１の実施例における変
調器１０と同じ構成とすることににより、クロックＣi
に同期したシリアルディジタルデータＤi を電位が変化
する伝送路の回転方向で表現した伝送データＯu ，Ｏv
，Ｏw を生成する。
１本の伝送路の電位の変化による伝送データに変換する
変調動作を行うもので、上述の第１の実施例における変
調器１０と同じ構成とすることににより、クロックＣi
に同期したシリアルディジタルデータＤi を電位が変化
する伝送路の回転方向で表現した伝送データＯu ，Ｏv
，Ｏw を生成する。
【００７３】また、上記差動ドライバ回路５０は、上記
変調器４０により生成された１本の伝送路の電位の変化
による伝送データを電位の交換による伝送データに変換
する動作を行うもので、上記変調器４０により生成した
例えば図１０に示すような伝送データＯu ，Ｏv ，Ｏw
を図１１に示すような伝送データＯr ，Ｏs ，Ｏt に変
換する。
変調器４０により生成された１本の伝送路の電位の変化
による伝送データを電位の交換による伝送データに変換
する動作を行うもので、上記変調器４０により生成した
例えば図１０に示すような伝送データＯu ，Ｏv ，Ｏw
を図１１に示すような伝送データＯr ，Ｏs ，Ｏt に変
換する。
【００７４】この差動ドライバ回路５０は、例えば図１
２に示すように、３個の差動ラインドライバ５１u ，５
１v ，５１w と、６個の抵抗器５２uv，５２uw，５２v
u，５２vw，５２wu，５２wvを備え、各差動ラインドラ
イバ５１u ，５１v ，５１w のうちの１の差動ラインド
ライバの正のドライバ出力端と他の１の差動ラインドラ
イバの負のドライバ出力端とがそれぞれ抵抗器を介して
出力端子５０r ，５０s，５０t に接続されてなる。
２に示すように、３個の差動ラインドライバ５１u ，５
１v ，５１w と、６個の抵抗器５２uv，５２uw，５２v
u，５２vw，５２wu，５２wvを備え、各差動ラインドラ
イバ５１u ，５１v ，５１w のうちの１の差動ラインド
ライバの正のドライバ出力端と他の１の差動ラインドラ
イバの負のドライバ出力端とがそれぞれ抵抗器を介して
出力端子５０r ，５０s，５０t に接続されてなる。
【００７５】このような構成の差動ドライバ回路５０
は、上記変調器４０により生成した伝送データＯu ，Ｏ
v ，Ｏw を表７に示す真理値表に従って伝送データＯr
，Ｏs，Ｏt に変換する。
は、上記変調器４０により生成した伝送データＯu ，Ｏ
v ，Ｏw を表７に示す真理値表に従って伝送データＯr
，Ｏs，Ｏt に変換する。
【００７６】
【表７】
【００７７】ここで、上記表７の真理値表には、１の出
力端子に抵抗器を介して接続された２個のドライバの出
力がともに高電位の場合を電位＋とし、２個のドライバ
の出力が互いに異なる電位の場合を電位０とし、２個の
ドライバの出力がともに低電位の場合を電位−として、
出力の伝送データＯr ，Ｏs ，Ｏt を表してある。
力端子に抵抗器を介して接続された２個のドライバの出
力がともに高電位の場合を電位＋とし、２個のドライバ
の出力が互いに異なる電位の場合を電位０とし、２個の
ドライバの出力がともに低電位の場合を電位−として、
出力の伝送データＯr ，Ｏs ，Ｏt を表してある。
【００７８】上記変調器３０により生成した伝送データ
Ｏu ，Ｏv ，Ｏw を上記差動ドライバ回路５０により表
７の真理値表に従って伝送データＯr ，Ｏs ，Ｏt に変
換するようにしたこの実施例の伝送装置では、表８に上
記変調器４０及び差動ドライバ回路５０の状態遷移表を
示してあるように、データ入力端子４０d に供給された
シリアルディジタルデータＤi が論理「Ｈ」のときに
は、クロック入力端子４０c に供給されるクロックＣi
が立ち上がる毎に１ずつ状態番号が減り、図１３に示す
ように、左回り方向の特定電位（０レベル）の変化とし
てシリアルディジタルデータＤi の論理「Ｈ」を表した
伝送データＯr ，Ｏs ，Ｏt を各出力端子５０r ，５０
s ，５０t から出力する。また、上記シリアルディジタ
ルデータＤi が論理「Ｌ」のときには、クロックＣi が
立ち上がる毎に１ずつ状態番号が増え、図１３に示すよ
うに、右回り方向の特定電位（０レベル）の変化として
シリアルディジタルデータＤi の論理「Ｌ」を表した伝
送データＯr ，Ｏs ，Ｏt を各出力端子５０r ，５０s
，５０t から出力する。
Ｏu ，Ｏv ，Ｏw を上記差動ドライバ回路５０により表
７の真理値表に従って伝送データＯr ，Ｏs ，Ｏt に変
換するようにしたこの実施例の伝送装置では、表８に上
記変調器４０及び差動ドライバ回路５０の状態遷移表を
示してあるように、データ入力端子４０d に供給された
シリアルディジタルデータＤi が論理「Ｈ」のときに
は、クロック入力端子４０c に供給されるクロックＣi
が立ち上がる毎に１ずつ状態番号が減り、図１３に示す
ように、左回り方向の特定電位（０レベル）の変化とし
てシリアルディジタルデータＤi の論理「Ｈ」を表した
伝送データＯr ，Ｏs ，Ｏt を各出力端子５０r ，５０
s ，５０t から出力する。また、上記シリアルディジタ
ルデータＤi が論理「Ｌ」のときには、クロックＣi が
立ち上がる毎に１ずつ状態番号が増え、図１３に示すよ
うに、右回り方向の特定電位（０レベル）の変化として
シリアルディジタルデータＤi の論理「Ｌ」を表した伝
送データＯr ，Ｏs ，Ｏt を各出力端子５０r ，５０s
，５０t から出力する。
【００７９】
【表８】
【００８０】なお、上記図１３には、３本の伝送路６０
r ，６０s ，６０t に出力される伝送データＯr ，Ｏs
，Ｏt の電位の状態（●は＋レベルを示し、◎は０レ
ベルを示し、○は−レベルを示す）が状態番号順に示し
てある。
r ，６０s ，６０t に出力される伝送データＯr ，Ｏs
，Ｏt の電位の状態（●は＋レベルを示し、◎は０レ
ベルを示し、○は−レベルを示す）が状態番号順に示し
てある。
【００８１】また、上記差動レシーバ回路７０は、上記
伝送路６０r ，６０s ，６０t に接続された３個の入力
端子７０r ，７０s ，７０t を有し、上記差動ドライバ
回路５０から上記伝送路６０r ，６０s ，６０t を介し
て上記各入力端子７０r ，７０s ，７０t に伝送されて
くる例えば図１４に示すような波形の電位の交換による
伝送データＩr ，Ｉs ，Ｉt を検出し、この伝送データ
Ｉr ，Ｉs ，Ｉt を図１５に示すような電位の変化によ
る伝送データＩu ，Ｉv ，Ｉw に変換するものである。
伝送路６０r ，６０s ，６０t に接続された３個の入力
端子７０r ，７０s ，７０t を有し、上記差動ドライバ
回路５０から上記伝送路６０r ，６０s ，６０t を介し
て上記各入力端子７０r ，７０s ，７０t に伝送されて
くる例えば図１４に示すような波形の電位の交換による
伝送データＩr ，Ｉs ，Ｉt を検出し、この伝送データ
Ｉr ，Ｉs ，Ｉt を図１５に示すような電位の変化によ
る伝送データＩu ，Ｉv ，Ｉw に変換するものである。
【００８２】この差動レシーバ回路７０は、例えば図１
６に示すように、上記伝送路６０r，６０s ，６０t の
インピーダンス整合をとるために上記各入力端子７０r
，７０s ，７０t 間に△接続された３個の終端抵抗器
７１rs，７１st，７１trと、上記終端抵抗器７１rs，７
１st，７１trの各端子電圧を入力とする３個の電圧比較
器７２u ，７２v ，７２w とを備え、上記伝送データＩ
r ，Ｉs ，Ｉt に対して表９の真理値表に示す論理値の
伝送データＩu ，Ｉv ，Ｉw を出力するように構成され
る。
６に示すように、上記伝送路６０r，６０s ，６０t の
インピーダンス整合をとるために上記各入力端子７０r
，７０s ，７０t 間に△接続された３個の終端抵抗器
７１rs，７１st，７１trと、上記終端抵抗器７１rs，７
１st，７１trの各端子電圧を入力とする３個の電圧比較
器７２u ，７２v ，７２w とを備え、上記伝送データＩ
r ，Ｉs ，Ｉt に対して表９の真理値表に示す論理値の
伝送データＩu ，Ｉv ，Ｉw を出力するように構成され
る。
【００８３】
【表９】
【００８４】さらに、上記復調器８０は、上記差動レシ
ーバ回路７０により得られた電位の変化による伝送デー
タＩu ，Ｉv ，Ｉw について、上記変調器３０の変調動
作に対応した復調動作を行うもので、上述の第１の実施
例における復調器２０と同じ構成とされている。
ーバ回路７０により得られた電位の変化による伝送デー
タＩu ，Ｉv ，Ｉw について、上記変調器３０の変調動
作に対応した復調動作を行うもので、上述の第１の実施
例における復調器２０と同じ構成とされている。
【００８５】この復調器８０は、表１０の状態遷移表に
示すような復調動作を行うことにより、上記伝送データ
Ｉu ，Ｉv ，Ｉw から図１７に示すようなクロックＣo
とシリアルディジタルデータＤo を再生し、再生クロッ
クＣo をクロック出力端子８０c から出力し、また、再
生シリアルディジタルデータＤo をデータ出力端子８０
d から出力する。
示すような復調動作を行うことにより、上記伝送データ
Ｉu ，Ｉv ，Ｉw から図１７に示すようなクロックＣo
とシリアルディジタルデータＤo を再生し、再生クロッ
クＣo をクロック出力端子８０c から出力し、また、再
生シリアルディジタルデータＤo をデータ出力端子８０
d から出力する。
【００８６】
【表１０】
【００８７】このような構成のシリアルディジタルデー
タの伝送装置では、３本の伝送路６０r ，６０s ，６０
t のうちの２本の伝送路の電位の変化によってシリアル
ディジタルデータとクロックを同時に伝送することがで
きる。これにより、受信側においてクロックを簡単な回
路で再生することができ、また、通信速度の可変幅を大
きくすることができる。さらに、クロックとクロックの
間にデータが変化する方式ではないので、大きなジッタ
余裕を確保することができる。
タの伝送装置では、３本の伝送路６０r ，６０s ，６０
t のうちの２本の伝送路の電位の変化によってシリアル
ディジタルデータとクロックを同時に伝送することがで
きる。これにより、受信側においてクロックを簡単な回
路で再生することができ、また、通信速度の可変幅を大
きくすることができる。さらに、クロックとクロックの
間にデータが変化する方式ではないので、大きなジッタ
余裕を確保することができる。
【００８８】そして、この実施例の伝送装置のように、
電位の交換によってデータを伝送することにより、全て
の伝送路６０r ，６０s ，６０t の電位の平均を一定に
することできる。これにより、同相ノイズを抑制するた
めフィルタリングを容易に行うことができるようにな
る。
電位の交換によってデータを伝送することにより、全て
の伝送路６０r ，６０s ，６０t の電位の平均を一定に
することできる。これにより、同相ノイズを抑制するた
めフィルタリングを容易に行うことができるようにな
る。
【００８９】また、定常状態における各伝送路６０r ，
６０s ，６０t の電位を異ならせ、そのうちの電位の近
い伝送路の電位を交換することにより、シリアルディジ
タルデータとクロックを同時に伝送するようにすれば、
受信に必要な伝送信号の各周波数成分と振幅の積を一定
以下に制限することができる。これにより、高い周波数
の信号の振幅が小さくなり、伝送データの立ち上がり・
立ち下がり時間を長くすることができる。
６０s ，６０t の電位を異ならせ、そのうちの電位の近
い伝送路の電位を交換することにより、シリアルディジ
タルデータとクロックを同時に伝送するようにすれば、
受信に必要な伝送信号の各周波数成分と振幅の積を一定
以下に制限することができる。これにより、高い周波数
の信号の振幅が小さくなり、伝送データの立ち上がり・
立ち下がり時間を長くすることができる。
【００９０】さらに、特定の電位（０レベル）を持つ伝
送路の回転方向でシリアルディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
することにより、受信側において基準電位を必要とする
ことなくデータ再生を行うことができる。
送路の回転方向でシリアルディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
することにより、受信側において基準電位を必要とする
ことなくデータ再生を行うことができる。
【００９１】
【００９２】
【００９３】
【００９４】
【００９５】
【００９６】
【００９７】
【発明の効果】第１の発明に係るシリアルディジタルデ
ータの伝送方法では、電位の組合せにより定義された６
種類の出力状態をとる３本の伝送路のうちの１本の伝送
路の電位の変化によってシリアルディジタルデータとク
ロックを同時に伝送するので、受信側においてクロック
を簡単な回路で再生することができ、また、通信速度の
可変幅を大きくすることができる。さらに、クロックと
クロックの間にデータが変化する方式ではないので、ジ
ッタ余裕が大きい。
ータの伝送方法では、電位の組合せにより定義された６
種類の出力状態をとる３本の伝送路のうちの１本の伝送
路の電位の変化によってシリアルディジタルデータとク
ロックを同時に伝送するので、受信側においてクロック
を簡単な回路で再生することができ、また、通信速度の
可変幅を大きくすることができる。さらに、クロックと
クロックの間にデータが変化する方式ではないので、ジ
ッタ余裕が大きい。
【００９８】また、第２の発明に係るシリアルディジタ
ルデータの伝送方法では、第１の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを同時に伝送するので、
受信側においてクロックを簡単な回路で再生することが
でき、また、通信速度の可変幅を大きくすることができ
る。さらに、クロックとクロックの間にデータが変化す
る方式ではないので、ジッタ余裕が大きい。
ルデータの伝送方法では、第１の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向でディジタルデータを表現して、シリア
ルディジタルデータとクロックを同時に伝送するので、
受信側においてクロックを簡単な回路で再生することが
でき、また、通信速度の可変幅を大きくすることができ
る。さらに、クロックとクロックの間にデータが変化す
る方式ではないので、ジッタ余裕が大きい。
【００９９】また、第３の発明に係るシリアルディジタ
ルデータの伝送方法では、第２の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送することにより、複数の伝送路の接続違いによる異常
なデータの出力を防止することができる。
ルデータの伝送方法では、第２の発明に係るシリアルデ
ィジタルデータの伝送方法において、電位が変化する伝
送路の回転方向の反転の有無でディジタルデータを表現
して、シリアルディジタルデータとクロックを同時に伝
送することにより、複数の伝送路の接続違いによる異常
なデータの出力を防止することができる。
【０１００】また、第４の発明に係るシリアルディジタ
ルデータの伝送方法では、電位の組合せにより定義され
た６種類の出力状態をとる３本の伝送路のうちの２本の
伝送路の電位の変化によってシリアルディジタルデータ
とクロックを同時に伝送するので、受信側においてクロ
ックを簡単な回路で再生することができ、また、通信速
度の可変幅を大きくすることができる。さらに、クロッ
クとクロックの間にデータが変化する方式ではないの
で、ジッタ余裕が大きい。しかも、電位の交換によって
データが伝送されるので、全ての伝送路の電位の平均が
一定になる。これにより、同相ノイズを抑制するための
フィルタリングを容易に行うことができるようになる。
ルデータの伝送方法では、電位の組合せにより定義され
た６種類の出力状態をとる３本の伝送路のうちの２本の
伝送路の電位の変化によってシリアルディジタルデータ
とクロックを同時に伝送するので、受信側においてクロ
ックを簡単な回路で再生することができ、また、通信速
度の可変幅を大きくすることができる。さらに、クロッ
クとクロックの間にデータが変化する方式ではないの
で、ジッタ余裕が大きい。しかも、電位の交換によって
データが伝送されるので、全ての伝送路の電位の平均が
一定になる。これにより、同相ノイズを抑制するための
フィルタリングを容易に行うことができるようになる。
【０１０１】また、第５の発明に係るシリアルディジタ
ルデータの伝送方法では、第４の発明に係るシリアルデ
ィジタルデータの伝送方法において、定常状態における
各伝送路の電位を異ならせ、そのうちの電位の近い伝送
路の電位を交換することにより、シリアルディジタルデ
ータとクロックを同時に伝送するので、受信に必要な伝
送信号の各周波数成分と振幅の積を一定以下に制限する
ことができる。これにより、高い周波数の信号の振幅が
小さくなり、伝送データの立ち上がり・立ち下がり時間
を長くすることができる。
ルデータの伝送方法では、第４の発明に係るシリアルデ
ィジタルデータの伝送方法において、定常状態における
各伝送路の電位を異ならせ、そのうちの電位の近い伝送
路の電位を交換することにより、シリアルディジタルデ
ータとクロックを同時に伝送するので、受信に必要な伝
送信号の各周波数成分と振幅の積を一定以下に制限する
ことができる。これにより、高い周波数の信号の振幅が
小さくなり、伝送データの立ち上がり・立ち下がり時間
を長くすることができる。
【０１０２】また、第６の発明に係るシリアルディジタ
ルデータの伝送方法では、第４又は第５の発明に係るシ
リアルディジタルデータの伝送方法において、特定の電
位を持つ伝送路の回転方向でディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
するので、受信側において基準電位を必要とすることな
くデータ再生を行うことができる。
ルデータの伝送方法では、第４又は第５の発明に係るシ
リアルディジタルデータの伝送方法において、特定の電
位を持つ伝送路の回転方向でディジタルデータを表現し
て、シリアルディジタルデータとクロックを同時に伝送
するので、受信側において基準電位を必要とすることな
くデータ再生を行うことができる。
【０１０３】また、第７の発明に係るシリアルディジタ
ルデータの伝送方法では、第６の発明に係るシリアルデ
ィジタルデータの伝送方法において、特定の電位を持つ
伝送路の回転方向の反転の有無でディジタルデータを表
現して、シリアルディジタルデータとクロックを同時に
伝送することにより、複数の伝送路の接続違いによる異
常なデータの出力を防止することができる。
ルデータの伝送方法では、第６の発明に係るシリアルデ
ィジタルデータの伝送方法において、特定の電位を持つ
伝送路の回転方向の反転の有無でディジタルデータを表
現して、シリアルディジタルデータとクロックを同時に
伝送することにより、複数の伝送路の接続違いによる異
常なデータの出力を防止することができる。
【０１０４】さらに、第８の発明に係るシリアルディジ
タルデータの伝送装置では、変調手段により、電位の組
合せにより定義された６種類の出力状態をとる３本の電
線による伝送路のうちの１本の伝送路の電位をクロック
に同期して変化させ、電位が変化する伝送路の回転方向
でシリアルディジタルデータを表現して、シリアルディ
ジタルデータとクロックを同時に伝送し、受信側の復調
手段おいて、各伝送路の電位の変化を検出してクロック
を再生するとともに、電位が変化する伝送路の回転方向
を検出してシリアルディジタルデータを再生するので、
受信側においてクロックを簡単な回路で再生することが
でき、また、通信速度の可変幅を大きくすることがで
き、しかも、大きなジッタ余裕を確保することができ
る。
タルデータの伝送装置では、変調手段により、電位の組
合せにより定義された６種類の出力状態をとる３本の電
線による伝送路のうちの１本の伝送路の電位をクロック
に同期して変化させ、電位が変化する伝送路の回転方向
でシリアルディジタルデータを表現して、シリアルディ
ジタルデータとクロックを同時に伝送し、受信側の復調
手段おいて、各伝送路の電位の変化を検出してクロック
を再生するとともに、電位が変化する伝送路の回転方向
を検出してシリアルディジタルデータを再生するので、
受信側においてクロックを簡単な回路で再生することが
でき、また、通信速度の可変幅を大きくすることがで
き、しかも、大きなジッタ余裕を確保することができ
る。
【０１０５】また、第９の発明に係るシリアルディジタ
ルデータの伝送装置では、変調手段により、電位の組合
せにより定義された６種類の出力状態をとる３本の電線
による伝送路とのうちの２本の伝送路の電位を、シリア
ルディジタルデータに応じてクロックに同期して交換す
ることにより、シリアルディジタルデータとクロックを
同時に伝送し、受信側の復調手段おいて、各伝送路のう
ちの２本の伝送路の電位の交換を検出してクロックとシ
リアルディジタルデータを再生するので、受信側におい
てクロックを簡単な回路で再生することができ、また、
通信速度の可変幅を大きくすることができ、しかも、大
きなジッタ余裕を確保することができる。しかも、電位
の交換によってデータが伝送されるので、全ての伝送路
の電位の平均が一定になるので、同相ノイズを抑制する
フィルタリングを容易に行うことができる。
ルデータの伝送装置では、変調手段により、電位の組合
せにより定義された６種類の出力状態をとる３本の電線
による伝送路とのうちの２本の伝送路の電位を、シリア
ルディジタルデータに応じてクロックに同期して交換す
ることにより、シリアルディジタルデータとクロックを
同時に伝送し、受信側の復調手段おいて、各伝送路のう
ちの２本の伝送路の電位の交換を検出してクロックとシ
リアルディジタルデータを再生するので、受信側におい
てクロックを簡単な回路で再生することができ、また、
通信速度の可変幅を大きくすることができ、しかも、大
きなジッタ余裕を確保することができる。しかも、電位
の交換によってデータが伝送されるので、全ての伝送路
の電位の平均が一定になるので、同相ノイズを抑制する
フィルタリングを容易に行うことができる。
【０１０６】また、第１０の発明に係るシリアルディジ
タルデータの伝送装置は、第９の発明に係るシリアルデ
ィジタルデータの伝送装置において、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
２本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送するので、受信
に必要な伝送信号の各周波数成分と振幅の積を一定以下
に制限して、高い周波数の信号の振幅を小さくすること
ができ、伝送データの立ち上がり・立ち下がり時間を長
くすることができる。
タルデータの伝送装置は、第９の発明に係るシリアルデ
ィジタルデータの伝送装置において、定常状態における
各伝送路の電位を全て異ならせ、そのうちの電位の近い
２本の伝送路の電位を交換することにより、シリアルデ
ィジタルデータとクロックを同時に伝送するので、受信
に必要な伝送信号の各周波数成分と振幅の積を一定以下
に制限して、高い周波数の信号の振幅を小さくすること
ができ、伝送データの立ち上がり・立ち下がり時間を長
くすることができる。
【０１０７】また、第１１の発明に係るシリアルディジ
タルデータの伝送装置は、第９の発明又は第１０の発明
に係るシリアルディジタルデータの伝送装置において、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送するので、受信側において基準電位を必要とす
ることなくデータ再生を行うことができる。
タルデータの伝送装置は、第９の発明又は第１０の発明
に係るシリアルディジタルデータの伝送装置において、
特定の電位を持つ伝送路の回転方向でディジタルデータ
を表現して、シリアルディジタルデータとクロックを同
時に伝送するので、受信側において基準電位を必要とす
ることなくデータ再生を行うことができる。
【図１】本発明に係るシリアルディジタルデータの伝送
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図２】上記図１に示した伝送装置における変調器の具
体的な構成例を示すブロック図である。
体的な構成例を示すブロック図である。
【図３】上記図１に示した伝送装置における伝送路の電
位状態の遷移を示す状態遷移図である。
位状態の遷移を示す状態遷移図である。
【図４】上記図１に示した伝送装置における変調器の入
力波形を示す波形図である。
力波形を示す波形図である。
【図５】上記図１に示した伝送装置における変調器の出
力波形を示す波形図である。
力波形を示す波形図である。
【図６】上記図１に示した伝送装置における復調器の入
力波形を示す波形図である。
力波形を示す波形図である。
【図７】上記図１に示した伝送装置における復調器の出
力波形を示す波形図である。
力波形を示す波形図である。
【図８】上記図１に示した伝送装置における復調器の具
体的な構成例を示すブロック図である。
体的な構成例を示すブロック図である。
【図９】本発明に係るシリアルディジタルデータの伝送
装置の他の構成を示すブロック図である。
装置の他の構成を示すブロック図である。
【図１０】上記図９に示した伝送装置における変調器の
入出力波形を示す波形図である。
入出力波形を示す波形図である。
【図１１】上記図９に示した伝送装置における差動ドラ
イバ回路の出力波形を示す波形図である。
イバ回路の出力波形を示す波形図である。
【図１２】上記図９に示した伝送装置における差動ドラ
イバ回路の具体的な構成例を示すブロック図である。
イバ回路の具体的な構成例を示すブロック図である。
【図１３】上記図９に示した伝送装置における伝送路の
電位状態の遷移を示す状態遷移図である。
電位状態の遷移を示す状態遷移図である。
【図１４】上記図９に示した伝送装置における差動レシ
ーバ回路の入力波形を示す波形図である。
ーバ回路の入力波形を示す波形図である。
【図１５】上記図９に示した伝送装置における差動レシ
ーバ回路の出力波形を示す波形図である。
ーバ回路の出力波形を示す波形図である。
【図１６】上記図９に示した伝送装置における差動レシ
ーバ回路の具体的な構成例を示すブロック図である。
ーバ回路の具体的な構成例を示すブロック図である。
【図１７】上記図９に示した伝送装置における復調器の
出力波形を示す波形図である。
出力波形を示す波形図である。
１０・・・・・・・・・・・・変調器
２０u ，２０v ，２０w ・・・伝送路
３０・・・・・・・・・・・・復調器
４０・・・・・・・・・・・・変調器
５０・・・・・・・・・・・・差動ドライバ回路
６０r ，６０s ，６０t ・・・伝送路
５０・・・・・・・・・・・・差動レシーバ回路
６０・・・・・・・・・・・・復調器
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/00
H04L 25/00
H04L 7/00
Claims (11)
- 【請求項１】 ３本の伝送路を用い、３本の伝送路の電
位の組合せにより定義された６種類の出力状態をとり、
３本の伝送路のうちの１本の伝送路の電位の変化によっ
てシリアルディジタルデータとクロックを同時に伝送す
ることを特徴とするシリアルディジタルデータの伝送方
法。 - 【請求項２】 電位が変化する伝送路の回転方向でディ
ジタルデータを表現することを特徴とする請求項１記載
のシリアルディジタルデータの伝送方法。 - 【請求項３】 電位が変化する伝送路の回転方向の反転
の有無でディジタルデータを表現することを特徴とする
請求項２記載のシリアルディジタルデータの伝送方法。 - 【請求項４】 ３本の伝送路を用い、３本の伝送路の電
位の組合せにより定義される６種類の出力状態をとり、
３本の伝送路のうちの２本の伝送路の電位の変化によっ
てシリアルディジタルデータとクロックを同時に伝送す
ることを特徴とするシリアルディジタルデータの伝送方
法。 - 【請求項５】 定常状態における各伝送路の電位を異な
らせ、そのうちの電位の近い伝送路の電位を交換するこ
とを特徴とする請求項４記載のシリアルディジタルデー
タの伝送方法。 - 【請求項６】 特定の電位を持つ伝送路の回転方向でデ
ィジタルデータを表現することを特徴とする請求項４又
は請求項５記載のシリアルディジタルデータの伝送方
法。 - 【請求項７】 上記特定の電位を持つ伝送路の回転方向
の反転の有無でディジタルデータを表現することを特徴
とする請求項６記載のシリアルディジタルデータの伝送
方法。 - 【請求項８】 ３本の電線による伝送路と、 上記伝送路が接続される３個の出力端子を有し、３本の
伝送路の電位の組合せにより定義される６種類の出力状
態をとり、各出力端子に接続された伝送路のうちの１本
の伝送路の電位をクロック入力端子に供給されるクロッ
クに同期して変化させ、データ入力端子に供給されるシ
リアルディジタルデータを電位が変化する伝送路の回転
方向で表現して、シリアルディジタルデータとクロック
を出力端子から同時に出力する変調手段と、 上記伝送路に接続される３個の入力端子を有し、各入力
端子に接続された伝送路の電位の変化を検出してクロッ
クを再生してクロック出力端子から再生クロックを出力
するとともに、電位が変化する伝送路の回転方向を検出
してシリアルディジタルデータを再生してデータ出力端
子から再生シリアルディジタルデータを出力する復調手
段とを備え、３本の 伝送路を用い、３本の伝送路の電位の組合せによ
り定義される６種類の出力状態をとり、３本の伝送路の
うちの１本の伝送路の電位の変化による伝送データとし
てシリアルディジタルデータとクロックを同時に伝送す
ることを特徴とするシリアルディジタルデータの伝送装
置。 - 【請求項９】 ３本の電線による伝送路と、 上記伝送路が接続される３個の出力端子を有し、３本の
伝送路の電位の組合せにより定義される６種類の出力状
態をとり、データ入力端子に供給されるシリアルディジ
タルデータに応じて、各出力端子に接続された伝送路の
うちの２本の伝送路の電位を、クロック入力端子に供給
されるクロックに同期して交換することにより、シリア
ルディジタルデータとクロックを出力端子から同時に出
力する変調手段と、 上記伝送路に接続される３個の入力端子を有し、各入力
端子に接続された各伝送路のうちの２本の伝送路の電位
の交換を検出してクロックとシリアルディジタルデータ
を再生して、クロック出力端子から再生クロックを出力
するとともに、データ出力端子から再生シリアルディジ
タルデータを出力する復調手段とを備え、３本の 伝送路を用い、３本の伝送路の電位の組合せによ
り定義される６種類の出力状態をとり、３本の伝送路の
２本の伝送路の電位の交換による伝送データとしてシリ
アルディジタルデータとクロックを同時に伝送すること
を特徴とするシリアルディジタルデータの伝送装置。 - 【請求項１０】 定常状態における各伝送路の電位を全
て異ならせ、そのうちの電位の近い２本の伝送路の電位
を交換することにより、シリアルディジタルデータとク
ロックを同時に伝送することを特徴とする請求項９記載
のシリアルディジタルデータの伝送装置。 - 【請求項１１】 特定の電位を持つ伝送路の回転方向で
ディジタルデータを表現して、シリアルディジタルデー
タとクロックを同時に伝送することを特徴とする請求項
９又は請求項１０記載のシリアルディジタルデータの伝
送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04149993A JP3360861B2 (ja) | 1993-03-02 | 1993-03-02 | シリアルディジタルデータの伝送方法及び伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04149993A JP3360861B2 (ja) | 1993-03-02 | 1993-03-02 | シリアルディジタルデータの伝送方法及び伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06261092A JPH06261092A (ja) | 1994-09-16 |
| JP3360861B2 true JP3360861B2 (ja) | 2003-01-07 |
Family
ID=12610050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04149993A Expired - Fee Related JP3360861B2 (ja) | 1993-03-02 | 1993-03-02 | シリアルディジタルデータの伝送方法及び伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3360861B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016514430A (ja) * | 2013-03-07 | 2016-05-19 | クアルコム，インコーポレイテッド | クロック情報を信号状態の遷移に組み込むマルチワイヤシグナリングのためのトランスコーディング方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2743959A1 (fr) * | 1996-01-18 | 1997-07-25 | Philips Electronics Nv | Dispositif de transmission multidirectionnelle de donnees |
| WO2005041164A1 (en) * | 2003-10-22 | 2005-05-06 | Philips Intellectual Property & Standards Gmbh | Method and device for transmitting data over a plurality of transmission lines |
| JP4604627B2 (ja) * | 2004-09-22 | 2011-01-05 | ソニー株式会社 | エンコーダ装置およびデコーダ装置 |
| JP4129050B2 (ja) | 2006-04-27 | 2008-07-30 | 松下電器産業株式会社 | 多重差動伝送システム |
| US7983347B2 (en) | 2006-04-27 | 2011-07-19 | Panasonic Corporation | Multiple differential transmission system including signal transmitter and signal receiver connected via three signal lines |
| JP4598862B2 (ja) * | 2006-10-31 | 2010-12-15 | パナソニック株式会社 | 信号伝送システム |
| KR100791229B1 (ko) * | 2006-11-29 | 2008-01-03 | 한국전자통신연구원 | 낮은 정전기 전력을 소모하는 지연 무관 데이터 전송 장치 |
| JP2009021978A (ja) * | 2007-06-11 | 2009-01-29 | Panasonic Corp | 伝送ケーブル |
| JP2009033710A (ja) * | 2007-06-28 | 2009-02-12 | Panasonic Corp | 差動伝送線路用コネクタ |
| US9710412B2 (en) * | 2014-05-15 | 2017-07-18 | Qualcomm Incorporated | N-factorial voltage mode driver |
| US10171228B2 (en) | 2015-03-19 | 2019-01-01 | Sony Corporation | Receiving circuit, electronic device, transmission/reception system, and receiving circuit control method |
| TWI732753B (zh) | 2015-05-13 | 2021-07-11 | 日商新力股份有限公司 | 傳送線路 |
| US9998154B2 (en) * | 2015-06-22 | 2018-06-12 | Qualcomm Incorporated | Low power physical layer driver topologies |
| US10419252B2 (en) | 2015-06-22 | 2019-09-17 | Qualcomm Incorporated | Low power physical layer driver topologies |
| JP6665441B2 (ja) | 2015-08-10 | 2020-03-13 | ソニー株式会社 | 送信装置、受信装置、および通信システム |
| DE112016006281B4 (de) | 2016-01-22 | 2024-02-22 | Sony Corporation | Sendevorrichtung, sendeverfahren und kommunikationssystem |
| TWI748976B (zh) | 2016-02-02 | 2021-12-11 | 日商新力股份有限公司 | 發送裝置及通信系統 |
| DE112017000698B4 (de) | 2016-02-08 | 2024-03-21 | Sony Corporation | Sendevorrichtung und Kommunikationssystem |
| TWI722090B (zh) | 2016-02-22 | 2021-03-21 | 日商新力股份有限公司 | 傳送裝置、傳送方法及通訊系統 |
| TW202337178A (zh) | 2016-03-01 | 2023-09-16 | 日商新力股份有限公司 | 發送裝置、發送方法及通信系統 |
| US10554234B2 (en) | 2016-03-14 | 2020-02-04 | Sony Corporation | Transmission device, transmission method, and communication system |
| JP6780296B2 (ja) | 2016-05-31 | 2020-11-04 | ソニー株式会社 | 送信装置および通信システム |
| KR102276012B1 (ko) | 2016-07-26 | 2021-07-12 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 송신 장치, 송신 방법, 및 통신 시스템 |
| DE112017006291T5 (de) | 2016-12-14 | 2019-09-05 | Sony Semiconductor Solutions Corporation | Übertragungsvorrichtung, übertragungsverfahren und kommunikationssystem |
-
1993
- 1993-03-02 JP JP04149993A patent/JP3360861B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016514430A (ja) * | 2013-03-07 | 2016-05-19 | クアルコム，インコーポレイテッド | クロック情報を信号状態の遷移に組み込むマルチワイヤシグナリングのためのトランスコーディング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06261092A (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360861B2 (ja) | シリアルディジタルデータの伝送方法及び伝送装置 | |
| EP3126994B1 (en) | Methods to send extra information in-band on inter-integrated circuit (i2c) bus | |
| US9948485B2 (en) | Three phase and polarity encoded serial interface | |
| US4584690A (en) | Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation | |
| CN101567938A (zh) | 信息处理设备和信号传输方法 | |
| US20100110939A1 (en) | Information processing apparatus and duplex transmission method | |
| US20190215137A1 (en) | Simplified c-phy high-speed reverse mode | |
| EP1578065B1 (en) | Data transmission device, data transmission system, and method | |
| JP2002237853A (ja) | 差動信号伝送回路および該回路の伝送エラー検出方法 | |
| WO2005036805A2 (en) | Dual phase pulse modulation system | |
| US7000040B2 (en) | Apparatus and method for receiving and demodulating data modulated in pseuod-ternary form | |
| WO2012153843A1 (ja) | 信号伝送方式及び送信装置 | |
| US20060101274A1 (en) | Data transfer in an access system | |
| JPWO2005074219A1 (ja) | データ送信装置、データ受信装置、伝送路符号化方法および復号方法 | |
| JPWO2005074220A1 (ja) | データ送信装置、データ受信装置およびデータ伝送方法 | |
| JP2005333507A (ja) | バッファ回路およびレシーバ装置 | |
| JP2000049953A (ja) | インターホン信号伝送方式 | |
| GB2324006A (en) | Electronic modulation scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020903 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |