KR960006396A - 다중 프로토콜 데이타 버스 시스템 - Google Patents

다중 프로토콜 데이타 버스 시스템 Download PDF

Info

Publication number
KR960006396A
KR960006396A KR1019950020459A KR19950020459A KR960006396A KR 960006396 A KR960006396 A KR 960006396A KR 1019950020459 A KR1019950020459 A KR 1019950020459A KR 19950020459 A KR19950020459 A KR 19950020459A KR 960006396 A KR960006396 A KR 960006396A
Authority
KR
South Korea
Prior art keywords
signal
data
data bus
mode
during
Prior art date
Application number
KR1019950020459A
Other languages
English (en)
Other versions
KR100347407B1 (ko
Inventor
알프레드 에드 가브리엘
데이빗 랜디스 마이클
Original Assignee
이몬 제이. 윌
톰슨 콘슈머 일렉트로닉스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이몬 제이. 윌, 톰슨 콘슈머 일렉트로닉스, 인코오포레이티드 filed Critical 이몬 제이. 윌
Publication of KR960006396A publication Critical patent/KR960006396A/ko
Application granted granted Critical
Publication of KR100347407B1 publication Critical patent/KR100347407B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

다중 프로토콜(IIC, IM) 직렬 데이타 버스 시스템은 2개의 클록 라인과 데이타 라인을 포함하는 데이타 버스를 갖는다. 제어기(100)는 상기 시스템의 제1모드 동작중에 제1직렬 데이타 버스 프로토콜(IIC)에 따라 제1클록신호(SCL) 및 제1데이타 신호(DATA)를 발생시키고, 제2모드 동작중에 제2직렬 데이타 버스 프로토콜(IM)에 따라 제2데이타 신호(DATA)를 발생시킨다. 제1클록 신호(SCL) 및 제1데이타 신호(DATA)는 제1모드 동작중에, 각각 제1 및 제3신호 경로에 제공된다. 제2클록 신호(CLOCK) 및 제2데이타 신호(DATA)는 제2모드 동작중에 각각 제2 및 제3신호 경로에 제공된다.

Description

다중 프로토콜 데이타 버스 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 시스템의 블록도.
제5도는 제1도에 도시한 시스템의 다른 실시예의 블록도.

Claims (11)

  1. 제1(SCL), 제2(CLOCK) 및 제3(DATA) 신호 경로를 포함하는 데이타 버스를 포함하는 시스템에 있어서, 상기 시스템의 제1모드 동작중에 제1데이타 버스 프로토콜(IIC)에 따라서 제1클록 신호 및 제1데이타 신호를 발생하고 제2모드 동작중에 제2데이타 버스 프로토콜(IM)에 따라서 제2클록 신호 및 제2데이타 신호를 발생하는 제어 수단(100)을 포함하는데, 상기 제어 수단은 상기 제1모드 동작중에 제1(SCL) 및 제3(DATA) 신호경로에 각각 상기 제1클록 신호 및 상기 제1데이타 신호를 제공하고, 상기 제2모드 동작중에 상기 제2 및 제3(DATA) 신호 경로에 상기 제2클록 신호 및 상기 제2데이타 신호를 제공하는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서, 상기 제2모드 동작중에 상기 제1(SCL) 신호 경로에서 소정의 신호 레벨을 유지시키는 바이어스 수단(R4)를 추가로 포함하는 것을 특징으로 하는 시스템.
  3. 제2항에 있어서, 상기 제1 및 제2클록 신호와 상기 제1 및 제2데이타 신호는 2개의 2진 상태 중 적어도 하나를 표시하는 2진 신호이고; 상기 제1(SCL) 신호 경로의 상기 제1클록 신호는 상기 제1모드 동작중에 상기 데이터 버스를 통한 통신 조건을 표시하기 위하여 상기 개의 2진 상태 사이에서의 상기 제3(DATA) 신호 경로상의 상기 제1데이타 신호의 전이중에 상기 2개의 2진 상태중 제1상태를 표시하고; 상기 제2모드 동작중에 상기 제1신호 경로의 상기 바이어스 수단(R4)에 의해 설정된 상기 소정의 신호 레벨은 상기 2개이 2진 상태중 제2상태를 표시하는 것을 특징으로 하는 시스템.
  4. 제3항에 있어서, 상기 제어 수단(100)은 마이크로프로세서의 출력에서 상기 제1 및 제2데이타 신호를 발생하기 위하여 상기 제1 및 제2모드의 동작중에 소프트웨어 제어하에 동작하고 상기 제3(DATA)신호 경로에 결합된 출력을 갖는 마이크로프로세서(520)를 포함하는 것을 특징으로 하는 시스템.
  5. 제4항에 있어서, 상기 데이타 버스는 직렬 데이타 버스이고; 상기 제1데이타 버스 프로토콜은 IIC 직렬 데이타 버스 프로토콜을 포함하고; 상기 제2데이타 버스 프로토콜은 IM 직렬 데이타 버스 프로토콜을 포함하는 것을 특징으로 하는 시스템.
  6. 제5항에 있어서, 상기 데이타 버스는 제4신호 경로(IDATA)를 추가로 포함하고; 상기 제어 수단은 상기 제2데이타 버스 프로토콜에 따라 인에이블 신호를 발생하고 상기 제2모드의 동작중에 상기 제4신호 경로의 상기 인에이블 신호를 제공하는 것을 특징으로 하는 시스템.
  7. 제1항에 있어서, 제어 신호(CTRL)에 응답하여 상기 제1모드의 동작중에 상기 제3(DATA)신호 경로에 상기 제1데이타 신호를 결합하고 상기 제2모드의 동작중에 상기 제3(DATA)신호 경로에 상기 제2데이타 신호를 결합하는 스위치 수단(530)을 추가로 포함하고; 상기 제어 수단(100)은 상기 시스템이 상기 제1 또는 상기 제2모드의 도작중에 있음을 표시하는 상기 제어 신호(CTRL)를 발생하는 것을 특징으로 하는 시스템.
  8. 제7항에 있어서, 상기 제2모드의 동작중에 상기 제1신호 경로에 소정의 신호 레벨을 설정하는 바이어스 수단(R4)을 추가로 포함하는 것을 특징으로 하는 시스템.
  9. 제7항에 있어서, 상기 제어 수단(100)은 상기 마이크로프로세서의 출력에서 상기 제1데티아 신호를 발생하기 위하여 상기 제1모드의 동작중에 소프트웨어 제어하에 동작하는 마이크로프로세서(520)와; 상기 제2모드의 동작중에 시프트 레지스터의 출력에서 상기 제2데이타 신호를 발생하는 시프트 레지스터(152)를 추가로 포함하고; 상기 스위치(530)는 상기 제어 신호(CTRL)에 응답하여 상기 제1모드의 동작중에 상기 제3(DATA) 신호 경로에 상기 마이크로프로세서의 상기 출력을 결합하고 상기 제2모드의 동작중에 상기 제3(DATA) 신호경로에 상기 시프트 레지스터(512)의 상기 출력을 결합하는 것을 특징으로 하는 시스템.
  10. 제9항에 있어서, 상기 데이타 버스는 직렬 데이타 버스이고; 상기 제1데이타 버스 프로토콜은 IIC 직렬 데이타 버스 프로토콜을 포함하고; 상기 제2데이타 버스 프로토콜은 IM 직렬 데이타 버스 프로토콜을 포함하는 것을 특징으로 하는 시스템.
  11. 제10항에 있어서, 상기 데이타 버스는 제4(IDENT) 신호 경로를 추가로 포함하고; 상기 제어 수단(100)은 상기 제2데이타 버스 프로토콜에 따라 인에이블 신호를 발생하고 상기 제2모드의 동작중에 상기 제4(IDENT) 신호 경로에 상기 인에이블 신호를 제공하는 것을 특징으로 하는 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950020459A 1994-07-15 1995-07-12 다중프로토콜데이타버스시스템 KR100347407B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB9414331.0 1994-07-15
GB9414331A GB9414331D0 (en) 1994-07-15 1994-07-15 Combined I*C and IM bus architecture
US08/435818 1995-05-05
US08/435,818 US5852406A (en) 1994-07-15 1995-05-05 Multi-protocol data bus system

Publications (2)

Publication Number Publication Date
KR960006396A true KR960006396A (ko) 1996-02-23
KR100347407B1 KR100347407B1 (ko) 2003-03-06

Family

ID=10758404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950020459A KR100347407B1 (ko) 1994-07-15 1995-07-12 다중프로토콜데이타버스시스템

Country Status (4)

Country Link
US (1) US5852406A (ko)
KR (1) KR100347407B1 (ko)
GB (1) GB9414331D0 (ko)
MY (1) MY118231A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587261B1 (ko) * 1998-11-13 2006-07-25 엘지전자 주식회사 데이터 제어장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE506548C2 (sv) * 1996-03-25 1998-01-12 Net Insight Ab Metod och anordning för dynamisk signalering i ett tidsmultiplexat system
TW468110B (en) * 1998-05-04 2001-12-11 Koninkl Philips Electronics Nv Electronic apparatus with a bus
US6483553B1 (en) * 1998-05-15 2002-11-19 Lg Electronics Inc. TV receiver for digital/analog combined use
US6253268B1 (en) 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
US7089338B1 (en) * 2002-07-17 2006-08-08 Cypress Semiconductor Corp. Method and apparatus for interrupt signaling in a communication network
EP1445705A1 (en) * 2003-02-04 2004-08-11 Thomson Licensing S.A. Signal processing system
US20050259609A1 (en) * 2004-05-20 2005-11-24 Hansquine David W Single wire bus interface
US20060031618A1 (en) * 2004-05-20 2006-02-09 Hansquine David W Single wire and three wire bus interoperability
US7639242B2 (en) * 2004-09-22 2009-12-29 Panasonic Corporation Driving circuit of display device, display device and driving control method of display device
DE102011077493A1 (de) * 2010-06-23 2012-04-26 Robert Bosch Gmbh Verfahren und Vorrichtung zur Datenübertragung mit variabler Bitlänge
US8667204B2 (en) * 2011-01-24 2014-03-04 Rpx Corporation Method to differentiate identical devices on a two-wire interface
US20130058444A1 (en) * 2011-09-06 2013-03-07 Cisco Technology, Inc. Fault Tolerant Communications Over a Two-Wire Interface
US9537899B2 (en) * 2012-02-29 2017-01-03 Microsoft Technology Licensing, Llc Dynamic selection of security protocol
KR20140106184A (ko) * 2013-02-26 2014-09-03 삼성전자주식회사 케이블, 이와 연결되는 이동 단말 및 그 동작 방법
WO2019070361A1 (en) * 2017-10-03 2019-04-11 Qualcomm Incorporated MULTI-LINE BUS WITH DYNAMIC ADJUSTMENT SHARED BY MULTIPROTOCOL DEVICES
US10713207B2 (en) * 2018-07-02 2020-07-14 Venturi, Llc USB to synchronous serial interface with external clock signal
GB2587001B (en) * 2019-09-11 2023-07-19 Idex Biometrics Asa Two-wire host interface

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2853138C2 (de) * 1978-12-08 1980-12-04 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren und Schaltungsanordnung zur Übermittlung von Signalen in speicherprogrammierten Vermittlungsanlagen
JPS5997245A (ja) * 1982-11-26 1984-06-05 Fujitsu Ltd 二重化された時分割多元接続方式の通信装置における同期方式
WO1985003147A1 (en) * 1984-01-13 1985-07-18 Term-Tronics Incorporated Generic communications terminal
ATE73558T1 (de) * 1984-08-23 1992-03-15 Siemens Ag Datenuebertragungsverfahren ueber einen multiprozessorbus.
DE3789743T2 (de) * 1986-09-01 1994-08-18 Nippon Electric Co Serielles Datenübertragungssystem.
US4855905A (en) * 1987-04-29 1989-08-08 International Business Machines Corporation Multiprotocol I/O communications controller unit including emulated I/O controllers and tables translation of common commands and device addresses
DE3715885A1 (de) * 1987-05-13 1988-11-24 Philips Patentverwaltung Vorfeldeinrichtung, insbesondere fuer ein b-isdn-vermittlungssystem
US4792950A (en) * 1987-06-17 1988-12-20 Ford Motor Company Multiplex wiring system
US4910509A (en) * 1988-03-17 1990-03-20 Zenith Electronics Corporation Bus expander for digital TV receiver
DE3886749D1 (de) * 1988-09-22 1994-02-10 Siemens Ag Verfahren zum Betrieb von taktgesteuerten Zeitmultiplex-Fernmeldevermittlungsanlagen, insbesondere PCM-Fernsprechvermittlungsanlagen, mit Zentralkoppelfeld und angeschlossenen Teilkoppelfeldern.
JPH07111670B2 (ja) * 1991-03-12 1995-11-29 インターナショナル・ビジネス・マシーンズ・コーポレイション コントローラ、通信インターフェース、およびデータ伝送を制御する方法
US5355391A (en) * 1992-03-06 1994-10-11 Rambus, Inc. High speed bus system
US5452330A (en) * 1992-07-06 1995-09-19 Digital Equipment Corporation Bus-oriented switching system for asynchronous transfer mode
US5376928A (en) * 1992-09-18 1994-12-27 Thomson Consumer Electronics, Inc. Exchanging data and clock lines on multiple format data buses
US5696899A (en) * 1992-11-18 1997-12-09 Canon Kabushiki Kaisha Method and apparatus for adaptively determining the format of data packets carried on a local area network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587261B1 (ko) * 1998-11-13 2006-07-25 엘지전자 주식회사 데이터 제어장치

Also Published As

Publication number Publication date
US5852406A (en) 1998-12-22
KR100347407B1 (ko) 2003-03-06
MY118231A (en) 2004-09-30
GB9414331D0 (en) 1994-09-07

Similar Documents

Publication Publication Date Title
KR960006396A (ko) 다중 프로토콜 데이타 버스 시스템
KR920003300A (ko) 전자 기기 접속 장치
KR970071218A (ko) 직렬통신포트 전환 회로
KR850004669A (ko) 연산 기능 회로 내의 선택 및 로킹회로
JPH0738399A (ja) 双方向バッファ回路
KR950027695A (ko) 데이타 전송 장치 및 데이타 전송 방법
KR940018683A (ko) 액정 프로젝터
KR100205548B1 (ko) 테스트제어장치
KR100194657B1 (ko) 시스템 제어신호 전달회로
KR940010030A (ko) 플로피 디스크 제어기
JP2552027B2 (ja) 入出力制御装置番号設定方式
KR950025516A (ko) 씨디지(cdg) 내장형 티브이 제어장치 및 제어방법
KR100254903B1 (ko) 산업용 키이보드의 오동작 방지회로
JPH04292013A (ja) 矩形信号を発生させる方法及び装置
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR970033880A (ko) 프린터의 전원 자동조절회로
KR950012225A (ko) 프로세서간 통신 인터페이스 회로
KR970055391A (ko) 클럭 제어회로 및 이를 이용한 시스템
KR910010325A (ko) 퍼스널 컴퓨터를 이용한 데이타 전송시스템
JPS6110343A (ja) 誤り発生装置
KR940006774A (ko) 프린터의 헤드 임팩트 제어 회로
KR950020167A (ko) 피씨아이(pci)카드의 아이사(isa) 카드로의 전환장치
KR960032205A (ko) 원 플러스 원 시스템의 절체 코멘드 제어방법 및 그에 따른 회로
JPH0514154A (ja) 信号切替回路
JPH10132894A (ja) テストバーンインテスタ用ボード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070710

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee