JPH05324142A - インタフェイス回路 - Google Patents

Abstract

(57)【要約】 【目的】 ２台の上位装置で１台のデバイスを共用する
接続、および１台の上位装置に対するデバイスのマルチ
ドロップ接続を可能にするインタフェイス回路。 【構成】 デバイス１はプロセッサ1−8とインタフェイ
ス回路1−0を備える。インタフェイス回路は夫々伝送線
に接続される一対の送信回路1−5，1−6と受信回路1−
3，1−4からなるＣＨ０とＣＨ１と、送受信制御部1−7
を備える。受信回路1−3，1−4の出力を夫々前記送受信
制御部の第１の入力端と第２の入力端への入力とし、前
記送受信制御部の第１の出力端の出力をオア回路1−1の
一方の入力とし、他方の入力を受信回路1−4の出力と
し、前記送受信制御部の第２の出力端の出力をオア回路
1−2の一方の入力とし、他方の入力を受信回路1−3の出
力とし、オア回路1−1の出力を送信回路1−5の入力と
し、オア回路1−2の出力を送信回路1−6の入力としてい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】コンピュータ利用デバイスのイン
タフェイス回路に係り、特に上位装置の１つの通信手段
に複数のデバイスをマルチドロップ接続したり、また
は、１台のデバイスに対して２台の上位装置を接続し、
デバイスの共用を行なうなどの応用を可能とするインタ
フェイス回路に関する。

【０００２】

【従来の技術】従来の技術は、特開平２−１６６２５号
公報、特開昭６３−２９３６２８号公報に記載されてい
るように、１台のデバイスを複数の上位装置が共用でき
るシェア接続については考慮されていたが、マルチドロ
ップ接続も可能となるものではなかった。

【０００３】

【発明が解決しようとする課題】従来のインタフェイス
回路では、１台のデバイスを２台の上位装置で共用する
接続については考慮されていたが、上位装置に対して、
デバイスをマルチドロップ接続することについては考慮
されていなかった。本発明の目的は、上記のいずれの接
続も可能とするインタフェイス回路を提供することにあ
る。

【０００４】

【課題を解決するための手段】上記目的を達成するた
め、プロセッサとインタフェイス回路を備えるデバイス
のインタフェイス回路であり、インタフェイス回路は、
送受信制御部と、２チャンネル分の送受信回路を持ち、
チャンネル０（ＣＨ０）の受信データをチャンネル１
（ＣＨ１）の送受信制御部からの送信データにＯＲして
送信する為のＯＲ回路と、ＣＨ１の受信データをＣＨ０
の送受信制御部からの送信データにＯＲして送信する為
のＯＲ回路を設け、ＣＨ０を上位装置とのインタフェイ
スに用い、ＣＨ１を別デバイスとのインタフェイスに用
いる。

【０００５】また、前記二つのオア回路の他方の入力側
に夫々開閉制御可能なスイッチを設ける。

【０００６】

【作用】デバイスのインタフェイス回路のＣＨ０を上位
装置と、ＣＨ１を別デバイスと接続する構成にすると、
上位装置からの送信デ−タは、デバイスのＣＨ０の受信
デ−タとなり、又、ＯＲ回路により、ＣＨ１の送信デ−
タとＯＲされ、ＣＨ１の送信線に出力される為、別デバ
イスの受信デ−タにもなる。又、別デバイスの送信デ−
タは、デバイスのＣＨ１の受信デ−タとなり、もう一つ
のＯＲ回路でデバイスのＣＨ０の送信デ−タとＯＲされ
ＣＨ０の送信線に出力されるので、上位装置は１つの通
信手段で、２つのデバイスと直接コミュニケ−ションが
可能になる。さらに、別デバイスに他の別デバイスを順
次直列的に縦続接続すれば、上位装置は１つの通信手段
で、２つ以上のデバイスと直接コミュニケ−ションが可
能になる。このように、本発明のインタフェイス回路に
より、上位装置に対して、デバイスをマルチドロップ接
続することが可能になる。また、デバイスのインタフェ
イス回路のＣＨ０、ＣＨ１それぞれを上位装置に接続す
れば、デバイスは、２台の上位装置との間でコミュニケ
−ションが可能となり、２台の上位装置が１つのデバイ
スを共用できる。更に、デバイスのインタフェイス回路
のＣＨ０を上位装置と、ＣＨ１を別デバイスと接続する
構成において、上位装置はデバイスとのコミュニケ−シ
ョンのみ行なうが、デバイスが別デバイスとのコミュニ
ケ−ションも可能な為、上位装置は間接的に別デバイス
とのコミュニケ−ションを行なうことができる。前述の
スイッチは、オンすることでマルチドロップ接続が可能
となり、オフすることで、ＣＨ０の受信デ−タが、ＣＨ
１の送信線に、ＣＨ１の受信デ−タがＣＨ０の送信線に
出力されるのを防ぐことが可能となる。

【０００７】

【実施例】図１に本発明を適用した実施例の構成を示す
ブロック図である。図１には、デバイス１、上位装置
２、別デバイス３を示す。デバイス１はインタフェイス
回路１−０とプロセッサ１−８からなり、外部装置（上
位装置２および別デバイス３）から送られてきた情報は
インタフェイス回路１−０を介してプロセッサ１−８へ
の入力となり、プロセッサ１−８からの出力はインタフ
ェイス回路１−０を介して外部装置に送られる。

【０００８】インタフェイス回路１−０は送受信制御部
１−７、レシーバ１−３、１−４、トランスミッタ１−
５、１−６、オア回路１−１、１−２からなる。インタ
フェイス回路１−７のチャネル０（ＣＨ０）のレシ−バ
１−３とトランスミッタ１−５はそれぞれ上位装置２の
送信線４と受信線５に接続され、同じくインタフェイス
回路１−７のチャネル１（ＣＨ１）のレシ−バ１−４と
トランスミッタ１−６はそれぞれ別デバイス３の送信線
６と受信線７に接続される。

【０００９】インタフェイス回路１−７のＣＨ０のレシ
−バ１−３の出力は信号線１−９により送受信制御部１
−７のＣＨ０の受信入力となると共に、オア回路１−２
の一方の入力となる。オア回路１−２の他方の入力は、
送受信制御部１−７のＣＨ１の送信出力１−１２であ
る。ＯＲゲ−ト１−２の出力はインタフェイス回路１−
７のＣＨ１のトランスミッタ１−６を介して、別デバイ
ス３の受信線７に出力される。また、インタフェイス回
路１−７のＣＨ１のレシ−バ１−４の出力は信号線１−
１１により送受信制御部１−７のＣＨ１の受信入力とな
ると共に、オア回路１−１の一方の入力となる。オア回
路１−１の他方の入力は、送受信制御部１−７のＣＨ０
の送信出力１−１０である。ＯＲゲ−ト１−１の出力は
インタフェイス回路１−７のＣＨ０のトランスミッタ１
−５を介して、上位装置２の受信線５に出力される。

【００１０】インタフェイス回路１−７は上記のような
構成を有しているので、上位装置２から送出された情報
は、デバイス１のプロセッサ１−８に送られると共に別
デバイス３にも送られる。また、別デバイス３から送出
された情報は、デバイス１のプロセッサ１−８に送られ
ると共に上位装置２にも送られる。このように、上位装
置２に２つのデバイスをマルチドロップ接続することが
できる。

【００１１】図２は、図１のＯＲゲ−ト１−１および１
−２の入力信号線である１−１１、１−９にスイッチ１
−１３、１−１４を追加したインタフェイス回路を示
す。このスイッチをオン（閉）・オフ（開）制御するこ
とにより、インタフェイス回路のＣＨ０とＣＨ１を接続
または非接続状態にすることができる。スイッチは、リ
レ−またはアナログスイッチのようにオン・オフ制御可
能なスイッチであり、プロセッサ１−８によりオン
（閉）・オフ（開）制御される。このようにスイッチを
設けることにより、上位装置と別デバイス間の接続を制
御でき、また、インタフェイス回路のＣＨ０とＣＨ１を
接続することにより生ずる悪影響の防止が可能である。

【００１２】別デバイス３は、デバイス１と同様の構成
のものとすることができる。そして、別デバイス３をデ
バイス１と同様の構成のものとし、さらに別デバイス３
に同様の構成のデバイスを接続できる。以下、同様の構
成のデバイスを次々と直列的に縦続接続できる。このよ
うに接続することにより、上位装置２から情報を送出す
ると、この情報は接続された各デバイスのプロセッサに
送られ、１台の上位装置の１つの通話手段で、２台以上
のデバイスのマルチドロップ接続が可能となる。

【００１３】逆に、各デバイスから上位装置の方向に向
けて送出された情報は途中のデバイスを介して上位装置
２へ送られ、同時に途中のデバイスへも送ることが可能
である。さらに、各デバイスから上位装置の方向とは逆
方向に向けて情報を送出すれば、該情報を途中のデバイ
スを介して各デバイスのプロセッサに送ることが可能で
ある。

【００１４】また、ＣＨ１には別デバイスの代わりに別
上位装置を接続してもよい。このように構成することに
より、２台の上位装置が１台のデバイスを時分割で共有
制御することができる。

【００１５】また、１台のデバイスに上位装置と別デバ
イスを接続し、インタフェイス回路のＣＨ０とＣＨ１を
非接続にし、上位装置は、１台のデバイスを直接制御
し、デバイスが別デバイスを直接制御する。これによ
り、上位装置は、別デバイスを間接的に制御することも
可能である。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
上位装置の１つの通信手段に２台以上のデバイスをマル
チドロップ接続することができ、また、１台のデバイス
に２台の上位装置を接続し、２台の上位装置が１台のデ
バイスを時分割で共有制御することができ、さらに、１
台のデバイスに上位装置と別デバイスを接続し、上位装
置は、１台のデバイスを直接制御し、デバイスが別デバ
イスを直接制御し、上位装置が別デバイスを間接的に制
御することが可能となる。

【図面の簡単な説明】

【図１】本発明を適用した実施例の構成を示すブロック
図である。

【図２】本発明のインタフェイス回路にスイッチを設け
た場合のブロック図である。

【符号の説明】

１−０ インタフェイス回路 １−１、１−２ ＯＲ回路 １−３ ＣＨ０のレシ−バ １−４ ＣＨ１のレシ−バ １−５ ＣＨ０のトランスミッタ １−６ ＣＨ１のトランスミッタ １−７ 送受信制御部 １−８ プロセッサ ２ 上位装置 ３ 別デバイス

Claims (2)

【特許請求の範囲】
1. 【請求項１】 プロセッサとインタフェイス回路を備え
   るデバイスのインタフェイス回路であって、 夫々伝送線に接続される一対の送信回路と受信回路から
   なる第１のチャネルと第２のチャネルと、送受信制御部
   を備え、 前記第１のチャネルと第２のチャネルの受信回路の出力
   を夫々前記送受信制御部の第１の入力端と第２の入力端
   への入力とし、 前記送受信制御部の第１の出力端の出力を第１のオア回
   路の一方の入力とし、他方の入力を前記第２のチャネル
   の受信回路の出力とし、前記送受信制御部の第２の出力
   端の出力を第２のオア回路の一方の入力とし、他方の入
   力を前記第１のチャネルの受信回路の出力とし、 前記第１のオア回路の出力を前記第１のチャネルの送信
   回路の入力とし、前記第２のオア回路の出力を前記第２
   のチャネルの送信回路の入力としたことを特徴とするイ
   ンタフェイス回路。
2. 【請求項２】 請求項１記載のインタフェイス回路にお
   いて、前記第１のオア回路と第２のオア回路の他方の入
   力側に夫々開閉制御可能なスイッチを設けたことを特徴
   とするインタフェイス回路。