KR970023750A - 반도체 기판의 표면상에 전도성 라인을 형성하는 방법 - Google Patents
반도체 기판의 표면상에 전도성 라인을 형성하는 방법 Download PDFInfo
- Publication number
- KR970023750A KR970023750A KR1019960039629A KR19960039629A KR970023750A KR 970023750 A KR970023750 A KR 970023750A KR 1019960039629 A KR1019960039629 A KR 1019960039629A KR 19960039629 A KR19960039629 A KR 19960039629A KR 970023750 A KR970023750 A KR 970023750A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- polycrystalline silicon
- silicon layer
- semiconductor substrate
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 17
- 238000000034 method Methods 0.000 claims abstract 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 6
- 239000010410 layer Substances 0.000 claims 15
- 238000000151 deposition Methods 0.000 claims 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 4
- 229910000077 silane Inorganic materials 0.000 claims 4
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims 4
- 230000008021 deposition Effects 0.000 claims 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims 3
- 239000007789 gas Substances 0.000 claims 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 229910052698 phosphorus Inorganic materials 0.000 claims 2
- 239000011574 phosphorus Substances 0.000 claims 2
- 238000005240 physical vapour deposition Methods 0.000 claims 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000002355 dual-layer Substances 0.000 claims 1
- 210000000056 organ Anatomy 0.000 claims 1
- 125000004437 phosphorous atom Chemical group 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
반도체 기판상에 저저항율의 전도성 라인들을 형성하는 방법이 개시되어 있다. 이러한 방법을 실행함에 있어서, 멀티 챔버툴을 사용하여 작업 편(work piece)을 진공환경하에 보유하면서 기판 표면상에 도정된 제1폴리실리콘층을 형성하고, 도핑된 층상에 도핑되지 않은 제2폴리실리콘 층을 형성하고, 기판을 제2챔버로 이동시킨후 도핑되지 않은 제2 폴리실리콘 층 상에 실리사이드 함유층을 형성함으로써 유리하다. 폴리실리콘 또는 실리사이드 층을 피착시키는데 스퍼터링과 같은 각종 기술들을 사용할 수 있다. 이러한 방법에 의해 폴리실리콘에서 실리사이드가 분리되는 것이 제거되어 수율이 높아진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 1은 반도체 기판의 표면상에 각종 층이 제공되는 본 발명에 따라 제조된 전계 효과 트랜지스터의 전형적인 게이트 스택 구조(gate stack structure)의 단면도.
Claims (8)
- 반도체 기판의 표면 상에 전도성 라인을 형성하는 방법(the method of forming a conductive line on the surface of a semconductor substrate)에 있어서, a) 인접한 다수의 피착 챔버(deposition chambers)를 갖는 툴(tool)을 포함한 피착 환경(deposition environment)을 제공하는 단계와, b) 반도체 기판을 제1피착 챔버내에 위치시키는 단계와, c) 상기 반도체 기판의 표면 상에 도핑된 다결정 실리콘 층을 피착시키는 단계와, d) 상기 도핑된 다결정 실리콘 층 상에 도핑되지 않은 다결정 실리콘 층을 피착시카는 단계와 e) 상기 기관을 화학적으로 비활성인 환경중에 보존시키는 단계와, f) 상기 기판을 상기 화학적으로 비활성인 환경중에 보존시키면서 상기 기판을 상기 툴 내의 제1챔버에서 제2챔버로 이송시켜 상기 기판이 화학적으로 활성인 환경에 노출되는 것을 방지시키는 단계와, g) 상기 도핑되지 않은 다결정 실리콘 층 상에 전도성 실리사이드 층(conductive silicide layer)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 기판상에 전도성 라인을 형성하는 방법.
- 제1항에 있어서, 상기 도핑된 다결정 실리콘 층은 상기 기판을 실란(silane)과 인 가스(phosphorus gases)에 동시에 노출시키고, 상기 기판을 약 650℃에서 보존시킴으로써 형성되는 것을 특징으로 하는 반도체 기판상에 전도성 라인을 형성하는 방법.
- 제1항에 있어서, 상기 도정되지 않은 다결정 실리콘 층을 형성하기 위해 상기 인 가스를 선택된 기간 후에는 차단(shut off)시키고, 상기 기판을 상기 실란 가스중에 추가의 기간 동안 보존시키는 단계를 더 포함하는 것을특징으로 하는 반도체 기판상에 전도성 라인을 형성하는 방법.
- 제1항에 있어서, 상기 실리사이드화 층은, 도핑된 다결정 실리콘층과도핑되지 않은 다결정 실리콘 층의 2중층(dual layer)으로 코팅된 상기 기판을 화학 기상 피착 또는 물리 기상 피착된 텅스텐 실리사이드(chemical vapor deposited or physical deposited tungsten silicide)로 코팅함으로써 형성되는 것을 특징으로 하는 반도체 기판상에 전도성 라인을 형성하는 방법.
- 제4항에 있어서, 도핑된 다결정 실리콘 층과 도핑되지 않은 다결정 실리콘 층의 2중 층으로 코팅된 상기 기판을 가스상 디클로로실란 및 텅스텐 헥사플루오라이드(gaseous dichlorosilaae and tungsten hexafluoride)에 노출시키는 것을 특징으로 하는 반도체 기판상에 전도성 라인을 형성하는 방법.
- 제4항에 있어서, 도핑된 다결정 실리콘 층과 도핑되지 않은 다결정 실리콘 층의 2중 층으로 코팅된 상기 기판을 알곤과 스퍼터된 텅스텐 실리사이드 분위기(an atmosphere of argon and sputtered tungsten silicide)에 노출시키는 것을 특징으로 하는 반도체 기판상에 전도성 라인을 형성하는 방법.
- 제1항에 있어서, 상기 툴내의 챔버들은 약 650℃로 가열되며, 상기 토핑된 다결정 실리콘 층은 상기 제1챔버 내의 압력을 약 80 Torr로 설정하는 단계와, 상기 기판을 약 500 SCCM의 실란과 약 50 SCCM의 인화수소(phosphine)에 약 120초의 기간동안 동시에 노출시켜 인이 약3×1020의 인 원자/cm3밀도로 도핑된 다결정 실리콘을 형성하는 단계와, 상기 인화수소 가스를 상기 120초 후에는 차단시키는 단계와, 상기 실란의 흐름을 15초 동안 속행하는 단계를 포함하는 것을 특징으로 하는 반도체 기판상에 전도성 라인을 형성하는 방법.
- 제1항에 있어서, 상기 전도성 실리사이드는 상기 제2챔버 내의 상기 기판을 약 175 SCCM의 가스상 디클로로 실란 흐름과 약 3.5 SCCM의 텅스텐 헥사플루오라이드 흐름에 약 133초 기간 동안 노출시키고 상기 텅스텐 헥사 플루오라이드를 상기 133초 후에는 차단시킴으로써 형성되며, 상기 텅스텐 헥사플루오라이드가 차단된 후 추가의 약 25초 동안 약 174 SCCM의 가스상 디클로로실란 흐름을 유지시킴으로써 상기 형성된 실리사이드를 패시베이션(passivate) 시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판상에 전도성 라인을 형성하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/551,092 | 1995-10-31 | ||
| US08/551,092 US5849629A (en) | 1995-10-31 | 1995-10-31 | Method of forming a low stress polycide conductors on a semiconductor chip |
| US8/551,092 | 1995-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970023750A true KR970023750A (ko) | 1997-05-30 |
| KR100267000B1 KR100267000B1 (ko) | 2000-10-02 |
Family
ID=24199813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960039629A KR100267000B1 (ko) | 1995-10-31 | 1996-09-13 | 반도체 기판의 표면상에 전도성 라인을 형성하는 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5849629A (ko) |
| EP (1) | EP0772231B1 (ko) |
| JP (1) | JP3401757B2 (ko) |
| KR (1) | KR100267000B1 (ko) |
| DE (1) | DE69632375T2 (ko) |
| SG (1) | SG55222A1 (ko) |
| TW (1) | TW307022B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19706783A1 (de) * | 1997-02-20 | 1998-08-27 | Siemens Ag | Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen |
| US6479373B2 (en) * | 1997-02-20 | 2002-11-12 | Infineon Technologies Ag | Method of structuring layers with a polysilicon layer and an overlying metal or metal silicide layer using a three step etching process with fluorine, chlorine, bromine containing gases |
| JP3635843B2 (ja) * | 1997-02-25 | 2005-04-06 | 東京エレクトロン株式会社 | 膜積層構造及びその形成方法 |
| DE19742972A1 (de) * | 1997-09-29 | 1999-04-08 | Siemens Ag | Verfahren zur Ausbildung eines niederohmigen Leitbahnbereichs auf einem Halbleitersubstrat |
| US6376348B1 (en) * | 1997-09-30 | 2002-04-23 | Siemens Aktiengesellschaft | Reliable polycide gate stack with reduced sheet resistance and thickness |
| JPH11121754A (ja) * | 1997-10-14 | 1999-04-30 | Sanyo Electric Co Ltd | 薄膜トランジスタの製造装置及び製造方法 |
| EP0917185B1 (en) * | 1997-11-14 | 2009-01-07 | STMicroelectronics S.r.l. | Deposition process of in-situ doped polysilicon layers |
| JPH11200050A (ja) | 1998-01-14 | 1999-07-27 | Mitsubishi Electric Corp | タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置 |
| TW374801B (en) * | 1998-04-21 | 1999-11-21 | Promos Technologies Inc | Method of interface flattening of polycide/polysilicon/Wsix |
| KR100498855B1 (ko) | 1999-07-01 | 2005-07-04 | 인피네온 테크놀로지스 아게 | 집적 반도체 구조물 내에 규화된 폴리실리콘 콘택을제조하기 위한 방법 |
| DE10115228B4 (de) * | 2001-03-28 | 2006-07-27 | Samsung Electronics Co., Ltd., Suwon | Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen |
| JP4858461B2 (ja) * | 2008-02-21 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | タングステンシリサイド膜の形成方法及び半導体装置の製造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4322453A (en) * | 1980-12-08 | 1982-03-30 | International Business Machines Corporation | Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering |
| US5327624A (en) * | 1986-07-16 | 1994-07-12 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin film on a semiconductor device using an apparatus having a load lock |
| GB8700347D0 (en) * | 1987-01-08 | 1987-02-11 | Inmos Ltd | Memory cell |
| JP2657306B2 (ja) * | 1988-07-29 | 1997-09-24 | 東京エレクトロン株式会社 | 金属シリサイド膜の形成方法 |
| JPH02237025A (ja) * | 1989-03-09 | 1990-09-19 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR920010062B1 (ko) * | 1989-04-03 | 1992-11-13 | 현대전자산업 주식회사 | 반도체 장치의 실리사이드 형성방법 |
| US5168076A (en) * | 1990-01-12 | 1992-12-01 | Paradigm Technology, Inc. | Method of fabricating a high resistance polysilicon load resistor |
| JPH03227516A (ja) * | 1990-02-01 | 1991-10-08 | Matsushita Electron Corp | 半導体装置の製造方法 |
| EP0448763A1 (de) * | 1990-03-30 | 1991-10-02 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen |
| US5067218A (en) * | 1990-05-21 | 1991-11-26 | Motorola, Inc. | Vacuum wafer transport and processing system and method using a plurality of wafer transport arms |
| JP2558931B2 (ja) * | 1990-07-13 | 1996-11-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH04150020A (ja) * | 1990-10-12 | 1992-05-22 | Mitsubishi Materials Corp | 高融点金属シリサイド膜形成用スパッタリングターゲット |
| JPH04294532A (ja) * | 1991-03-22 | 1992-10-19 | Sony Corp | タングステンシリサイド膜の形成方法 |
| JPH04373124A (ja) * | 1991-06-21 | 1992-12-25 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5147820A (en) * | 1991-08-26 | 1992-09-15 | At&T Bell Laboratories | Silicide formation on polysilicon |
| US5282972A (en) * | 1991-12-18 | 1994-02-01 | Kelco Water Engineering, Inc. | Method and apparatus for recycling R/O waste water |
| US5232874A (en) * | 1992-06-22 | 1993-08-03 | Micron Technology, Inc. | Method for producing a semiconductor wafer having shallow and deep buried contacts |
| JP2599560B2 (ja) * | 1992-09-30 | 1997-04-09 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ケイ化タングステン膜形成方法 |
| JPH06163426A (ja) * | 1992-11-25 | 1994-06-10 | Fujitsu Ltd | 化学気相成長方法 |
| US5441904A (en) * | 1993-11-16 | 1995-08-15 | Hyundai Electronics Industries, Co., Ltd. | Method for forming a two-layered polysilicon gate electrode in a semiconductor device using grain boundaries |
| US5429979A (en) * | 1994-07-13 | 1995-07-04 | Industrial Technology Research Institute | Method of forming a dram cell having a ring-type stacked capacitor |
| US5480830A (en) * | 1995-04-04 | 1996-01-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making depleted gate transistor for high voltage operation |
| EP0746027A3 (en) * | 1995-05-03 | 1998-04-01 | Applied Materials, Inc. | Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same |
| US5578516A (en) * | 1995-07-07 | 1996-11-26 | Vanguard International Semiconductor Corporation | High capacitance dynamic random access memory manufacturing process |
-
1995
- 1995-10-31 US US08/551,092 patent/US5849629A/en not_active Expired - Fee Related
-
1996
- 1996-08-02 SG SG1996010424A patent/SG55222A1/en unknown
- 1996-09-13 KR KR1019960039629A patent/KR100267000B1/ko not_active IP Right Cessation
- 1996-10-11 TW TW085112419A patent/TW307022B/zh active
- 1996-10-17 JP JP27447496A patent/JP3401757B2/ja not_active Expired - Fee Related
- 1996-10-21 DE DE69632375T patent/DE69632375T2/de not_active Expired - Fee Related
- 1996-10-21 EP EP96307629A patent/EP0772231B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3401757B2 (ja) | 2003-04-28 |
| TW307022B (ko) | 1997-06-01 |
| US5849629A (en) | 1998-12-15 |
| JPH09167743A (ja) | 1997-06-24 |
| EP0772231A2 (en) | 1997-05-07 |
| SG55222A1 (en) | 1998-12-21 |
| DE69632375D1 (de) | 2004-06-09 |
| KR100267000B1 (ko) | 2000-10-02 |
| EP0772231B1 (en) | 2004-05-06 |
| EP0772231A3 (en) | 1998-09-30 |
| DE69632375T2 (de) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298970B1 (ko) | 실리콘 집적 회로 제조 방법 | |
| JP3094004B2 (ja) | 半導体ウェーハ上へのタングステン層のｃｖｄ蒸着方法 | |
| KR100247455B1 (ko) | 질화텅스텐을 침착시키는 방법, 및 이 방법을 사용하여 커패시터 및 게이트 전극을 제조하는 방법 | |
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| US6559472B2 (en) | Film composition | |
| US4766006A (en) | Low pressure chemical vapor deposition of metal silicide | |
| US7084504B2 (en) | Boron incorporated diffusion barrier material | |
| KR100274317B1 (ko) | 화학증착에의한개구충전방법 | |
| KR970023750A (ko) | 반도체 기판의 표면상에 전도성 라인을 형성하는 방법 | |
| US5958508A (en) | Process for forming a semiconductor device | |
| EP0591086A2 (en) | Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration | |
| JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
| KR100477813B1 (ko) | 반도체장치의텅스텐금속배선형성방법 | |
| KR950012636A (ko) | 디클로로실란과 육플루오르화 텅스텐을 사용하여 반도체 기판상에 규화 텅스텐 박막을 증착시키기 위한 방법 | |
| KR20050106916A (ko) | 확산방지막을 구비하는 반도체소자의 제조 방법 | |
| KR20020056293A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0129193B1 (ko) | 반도체 소자의 금속층 형성방법 | |
| KR930006900A (ko) | 반도체 소자의 콘택홀 매립방법 | |
| JPH0456317A (ja) | 半導体装置の製造方法 | |
| KR970018073A (ko) | 텅스텐 폴리사이드 게이트 전극 형성 방법 | |
| KR20080057086A (ko) | 반도체 소자의 비트 라인 제조 방법 | |
| JPH0525649A (ja) | プラズマ化学蒸着法に依るタングステン薄膜蒸着方法 | |
| KR940016774A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR20020002561A (ko) | 반도체 소자의 게이트전극 형성 방법 | |
| JPH0468524A (ja) | 選択的な化学蒸着におけるタングステンの差別的な成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040412 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |