JPH04150020A - 高融点金属シリサイド膜形成用スパッタリングターゲット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、例えばＭＯＳＦＥＴ等の半導体デバイスの
ゲート電極薄膜をスパッタリングにより形成する際に用
いられる高融点金属シリサイド膜形成用スパッタリング
ターゲットに関する。

〈従来の技術〉 従来より、半導体デバイスのゲート電極薄膜として高融
点金属シリサイド膜が使用されている。

この高融点金属シリサイド膜（例えばＷＳｉ２）は、以
下のようにスパッタリングによって形成される。

そして、このスパッタリングでは、Ｗ　Ｓ　ｉ　２の金
属間化合物からなる素地に遊Ｈ８１が分散した組織を有
するＷＳｉｘ（２＜Ｘ≦３９通常Ｘ＝２−　６）の組成
を有するスパッタリングターゲットを用いる。

このスパッタリングにより例えばＳｉ基板上にＷＳｉｘ
１膜を形成し、さらに、このＷ　Ｓ　ｉ　ｘ薄膜に熱処
理（アニール）を施して、この薄膜を多結晶のＷＳｉ２
とし、薄膜中の余分なシリコンＳ１をＳｉ基板中に拡散
させている。

〈発明が解決しようとする課題〉 ところが、スパッタリングによるＷＳｉ＜薄膜の形成に
際しては、スパッタリング中に遊離Ｓ１相部分で異常放
電現象が発生する。これは、スパッタリングターゲット
における遊離Ｓｉ相が絶縁相となるためである。

そして、この異常放電が原因て、２，０００〜ａ、０Ｏ
ＯＡの厚さのＷ　Ｓ　ｉ　ｙ、薄膜中に、この膜厚に対
しては相対的に大きな（直径：０．５〜４μｍ程度）パ
ーティクル（異質粒）が形成されることとなる。このＷ
Ｓｉｘ＃膜表面より突出したパーティクルは熱処理後も
そのままの状態で存在する。

このような状態てＷ　Ｓ　ｉ　２薄膜表面に回路を形成
する場合、近年の半導体デバイスの高集積化に伴って回
路が高密度化すると共に、細線化すると、次の問題が生
じる。

すなわち、このパーティクルが原因で回路に断線が生し
、きわめて生産歩留まりの低いものとなる。

そこで、本発明者は、上述の歓点から、スパッタリング
によるＷ　Ｓ　ｉ　ｘ薄膜の形成に際して、回路の断線
原因となるパーティクルの発生を抑制することができる
スパッタリングターゲツト材をすてに提案した（特開平
］−１９８４７１号公報）。

これは、従来組成のターゲツト材にＰ（りん）成分を含
有させたものである。この場合、含有りん成分は、素地
のＷＳｉｘ中には固溶せず、遊離Ｓ１相に固溶し、この
遊離Ｓｉ相に導電性を付与することとなる。

しかしながら、このような過剰なシリコンを含む高融点
金属シリサイド膜用のスパッタリングターゲットを用い
てポリサイド配線を作製する場合で、デバイス側の要請
により下層のポリシリコン中にアンチモンを導入する必
要がある場合、このリンドープのターゲットでは上層で
ある高融点金属シリサイド中にはリンしか含まれておら
ず、高温アニール時に上記ポリシリコン中のアンチモン
のアウトデイフュージョンを効果的に防止することがて
きないという問題点があった。

〈課題を解決するための手段〉 そこで、本発明者は、スパッタリングターゲットのＳｉ
相（過剰シリコン）を低抵抗としてスパッタリング中の
パーティクルの発生を抑えかつ、ポリサイド構造を作製
する場合にポリシリコン中のアンチモンのアウトデイフ
ュージョンを阻止するため、高融点金属シリサイｌ”Ｉ
ｆＩ形成用スパンタリングターゲット中にアンチモンを
含有させることが有効であることを見い出した。

すなわち、スパッタリングターゲット中に含有されるア
ンチモンは、ＷＳｉｘ中ではなくシリコン相中に固溶し
、このシリコン相の抵抗を充分に下げ、スパッタリング
時のパーティクルの発生を抑える。また、このターゲッ
トを使用して得られた高融点金属シリサイド薄膜を、例
えばポリサイド構造の上層として用いる場合、その高温
熱処理時にアンチモンドープの下地ポリシリコン中から
アンチモン外部に拡散してしまうことを阻止し、その特
性を損なうことがないという知見を得た。

この発明は、上記知見に基づいてなされたものであって
、シリコンを過剰に含む高融点金属シリサイドからなる
スパッタリングターゲットにおいて、アンチモンを含有
させた高融点金属シリサイド膜形成用スパッタリングタ
ーゲットである。

高融点金属シリサイドとしては、例えばＷＳｉｘ、　Ｔ
　ｉ　Ｓ　！ｘ、　　ＭｏＳ　ｉｘ、　　ＴａＳ　ｉｘ
等がある。

さらに、シリコンを過剰に含むとは、ＷＳｉｘにおいて
例えば２＜Ｘ≦３２通常Ｘ＝２．６とするものである。

このようにスパッタリングターゲットはアンチモンを含
むため、このアンチモンがターゲットの過剰シリコン相
に導電性を付与することとなる。

したがって、スパッタリング中においても該シリコン相
が帯電しにくく局部的なスパークを防止することができ
る。その結果、スパッタリング薄膜中へのパーティクル
の混入を阻止することができる。

〈実施例〉 つぎに、この発明のスパッタリングターゲットを実施例
により具体的に説明する。

「スパッタリングターゲットの製造」 原料粉末として、いずれも２〜１０μｍの範囲内の平均
粒径を有する高純度Ｗ粉末（純度：９９６９９９％）、
高純度Ｓ１粉末（純度：９９．９９９％）、それぞれそ
のアンチモン含有量が、重ｆ％（以下％は重量％を示す
）で、０．０１％、（０５％、０．１％、０．５％、お
よび０．　９％６５種類のシリコンのアンチモン（Ｓｂ
）含有粉ンを用意する。

そして、これら原料粉末を組成式：ＷＳｉ２．ａ基準に
して配合し、Ｖ型ミキサーにて３０分分間式混合した後
、真空中、温度：　１，２５０℃に３０分間保持の条件
で焼成する。

ついで、この焼成した原料をジョークラッシ十にて粗粉
砕し、ボールミルにて２時間の微粉砕布付う。その後、
黒鉛型を用いて温度：　１．　３７０℃、圧カニ　１５
０ｋｇ／ｃｍ”の焼結条件で真空ットブレスを行い、こ
れに研削加工を施す。

このようにして、直径：１２５ｍｍＸ厚さ＝５ｍｍの寸
法を有し、かつ、第１表に示されるアンチモン含有量の
本発明のスパッタリングターゲツト材１〜８、および、
アンチモン成分を含有しない従来と同様の組成のターゲ
ツト材をそれぞれ製造した。

「スパッタリンク」 つぎに、この結果得られた各種のスパッタリングターケ
ラトを用いて、Ａｒガス圧：３Ｘ１０”Ｔｏｒｒ、放電
電圧：　５００Ｖの条件で直流スパッタリングを行った
。

その場合、このシリコンウェーハの表面に形成したポリ
シリコン層くアンチモンドープ）の上に厚さ二２．００
ＯＡのＷＳｉ２．ｅ薄膜を形成した。

このときの高温アニール条件としては例えば薄膜パター
ン形成後Ｎ２雰囲気でｉ、ｏｏｏ℃、３０分間行う。

さらに、この薄膜における直径：２μｍ以上のパーティ
クル数をＷＩＳ装置を用いて測定した。

このＷＩＳ装置は、薄膜表面にレーザ光を走査させ、乱
反射してくるレーザ光をカウントすることによりパーテ
ィクルの直径を測定するものである。

薄膜のシート抵抗は、四探針法により測定した。

シート抵抗ρ０は、電流■、電圧Ｖ、膜厚ｄを用いて以
下の式で与えられる。

第１表 〈発明の効果〉 第１表に示される結果から、本発明に係るスパッタリン
グターゲツト材を用いた場合、いずれも薄膜中のパーテ
ィクルの発生数が相対的に減少している。すなわち、直
径：２μｍ以上の大径のパーティクルの発生数が、アン
チモンを含有しない従来のターゲツト材を用いた場合に
比して著しく少ないことが明かである。また、ポリサイ
ド構造のポリシリコン層の抵抗率が高くなることはない
。

したがって、本発明に係るスパッタリングターゲツト材
を集積度の高い半導体デバイスのゲート電極薄膜の形成
に用いても、印刷回路の断線がなくなり、生産歩留まり
の向上に寄与するなど工業上有用な効果がもたらされる
。

特許出願人　　　　三菱金属株式会社

Claims (1)

【特許請求の範囲】
1. 　シリコンを過剰に含む高融点金属シリサイドからなる
   スパッタリングターゲットにおいて、アンチモンを含有
   させたことを特徴とする高融点金属シリサイド膜形成用
   スパッタリングターゲット。