JPH04150021A - 高融点金属シリサイド膜形成用スパッタリングターゲット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、例えばＭＯＳＦＥＴ等の半導体デバイスの
ゲート電極薄膜をスパッタリングにより形成する際に用
いられる高融点金属シリサイド膜形成用スパッタリング
ターゲットに間する。

〈従来の技術〉 従来より、半導体デバイスのゲート電極薄膜として高融
点金属シリサイド膜が使用されている。

この高融点金属シリサイド膜（例えばＷＳｉ２）は、以
下のようにスパッタリングによって形成される。

そして、このスパッタリングでは、ＷＳｉ２の金属間化
合物からなる素地に、遊離Ｓ１が分散した組織を有する
ＷＳｉｘ（２＜Ｘ≦３９通常Ｘ＝２゜６）の組成を有す
るスパッタリングターゲットを用いる。

このスパッタリングにより例えば８１基板上にＷ　Ｓ　
ｉ　×薄膜を形成し、さらに、このＷＳｉｘ薄膜に熱処
理（アニール）を施して、この薄膜を多結晶のＷＳｉ２
とし、薄膜中の余分なシリコンＳ１をＳｊ基板中に拡散
させている。

〈発明が解決しようとする課題〉 ところが、スパッタリングによる’ｖＶｓｉｘＨ膜の形
成に際しては、スパッタリング中に遊離Ｓ１相部分で異
常放電現象が発生する。これは、スパッタリングターゲ
ットにおける遊離Ｓ１相が絶縁相となるためである。

そして、この異常放電が原因で、２，０００〜３．０Ｏ
ＯＡの厚さのＷＳｉｘ薄膜中に、この膜厚に対しては相
対的に大きな（直径：０．５〜４μｍ程度）パーティク
ル（異質粒）が形成されることとなる。このＷＳｉｘＩ
［膜表面より突出したパーティクルは熱処理後もそのま
まの状態で存在する。

このような状態でＷＳｉ２薄膜表面に回路を形成する場
合、近年の半導体デバイスの高集積化に伴って回路が高
密度化すると共に、細線化すると、次の問題が生じる。

すなわち、このパーティクルが原因で回路に断線が生し
、きわめて生産歩留まりの低いものとなる。

そこで、本発明者は、上述の観点から、スパッタリング
によるＷ　Ｓ　ｉ　×薄膜の形成に際して、回路の断線
原因となるパーティクルの発生を抑制することができろ
スパッタリングターケラト材をすてに提案した（特開平
１−１９８４７１号公報）。

これは、従来組成のターゲツト材にＰ（りん）成分を含
有させたものである。この場合、含有りん成分は、素地
のＷＳｉｘ中には固溶せず、遊離Ｓ１相に固溶し、この
遊離Ｓ１相に導電性を付与することとなる。

しかしながら、このような過剰なシリコンを含む高融点
金属シリサイド膜用のスパッタリングターゲットにあっ
て、りんはシリコン相中に１０１９／ｃｍ３程度しか固
溶されなかった。このため、シリコン相の導電性が充分
に高められず、スパッタリング時の帯電防止、ひいては
シリコンパーティクルの発生防止が不十分なものとなっ
ていた。

〈課題を解決するための手段〉 そこで、本発明者は、スパッタリングターゲットのＳ１
相（過剰シリコン）を低抵抗としてスパッタリング中の
パーティクルの発生を抑えるには、高融点金属シリサイ
ド膜形成用スパッタリングターゲット中にりんよりもシ
リコンに対して固溶され易いひ素を含有させることが有
効であることを見い出した。

すなわち、スパッタリングターゲット中に含有されるひ
素は、ＷＳｉｘ中ではなくシリコン相中に例えば１０　
””／　ｃ　ｍ３程度固溶し、このシリコン相の抵抗を
充分に下げ、スパッタリング時のパーティクルの発生を
抑える。また、このターゲットを使用して得られた高融
点金属シリサイド薄膜中に含有されるひ素は、Ｎ型の導
電性を付与するため、例えばポリサイド構造でのりんド
ープの下地ポリシリコン中にこのひ素（第■族元素）が
拡散したとしてもその特性を損なうことがないという知
見を得た。

この発明は、上記知見に基づいてなされたものであって
、シリコンを過剰に含む高融点金属シリサイドからなる
スパッタリングターゲットにおいて、ひ素を含有させた
高融点金属シリサイド膜形成用スパッタリングターケ・
・ノドてδろ。

高融点金属シワサイトとしては、例えばＷＳｉｙ、Ｔｉ
Ｓｉｘ、ＭｏＳｉｘ、ＴａＳｉ＞等がある。

さらに、シリコンを過剰に含むとは、ＷＳｉｘにおいて
例えば２＜Ｘ≦３４通常Ｘ＝２．６とするものである。

このようにスパッタリングターゲットはひ素を含むため
、このひ素がターゲットの過剰シリコン相に導電性を付
与することとなる。したがって、スパッタリング中にお
いても該シリコン相が帯電しにくく局部的なスパークを
防止することができる。その結果、スパッタリング薄膜
中へのパーティクルの混入を阻止することができる。

〈実施例〉 つぎに、この発明のスパッタリングターゲットを実施例
により具体的に説明する。

「スパッタリングターゲットの製造」 原料粉末として、いずれも２〜１０μｍの範囲内の平均
粒径を有する高純度Ｗ粉末（純度＝９９゜９９９％）、
高純度Ｓ１粉末（純度：９９．９９９％）、それぞれそ
のひ素含有量が、重量％（以下％は重量％を示す）で、
０．０１％、　　０．　０５％、０．１％、０．５％、
および０．９％の５種類のシリコンのひ素（Ａｓ）含有
粉末を用意する。

そして、これら原料粉末を組成式：　Ｗ　Ｓ　４２．６
を基準にして配合し、■型ミキサーにて３０分分間式混
合した後、真空中、温度：　１，２５０℃に３０分間保
持の条件で焼成する。

ついで、この焼成した原料をショークラッシャにて粗粉
砕し、ボールミルにて２時間の微粉砕を行う。その後、
黒鉛型を用いて温度：　１．　３７０℃、圧カニ　１５
０ｋｇ／ｃｍ２の焼結条件で真空ホットプレスを行い、
これに研削加工を施す。

このようにして、直径：１２５ｍｍＸ厚さ２５ｍｍの寸
法を有し、かつ、第１表に示されるひ素含有量の本発明
のスパッタリングターゲツト材１〜８、および、ひ素成
分を含有しない従来と同様の組成のターゲツト材をそれ
ぞれ製造した。

「スパッタリング」 つぎに、この結果得られた各種のスパッタリングターゲ
ットを用いて、Ａｒガス圧：３Ｘ１０−３Ｔｏｒｒ、放
電電圧：　５００Ｖの条件で直流スパッタリングを行っ
た。

その場合、基体として直径：１０ｃｍのシリコンウェー
ハを使用した。

そして、そのシリコンウェーハの表面に厚さ＝２．０Ｏ
ＯＡのＷＳｉ２．ｓ薄膜を形成した。

さらに、この薄膜における直径：２μｍ以上のパーティ
クル数をＷＩＳ装置を用いて測定した。

このＷＩＳ装置は、薄膜表面にレーザ光を走査させ、乱
反射してくるレーザ光をカウントすることによりパーテ
ィクルの直径を測定するものである。

Ｎ膜のシート抵抗は、四探針法により測定した。

シート抵抗０口は、電流■、電圧Ｖ、膜厚ｄを用いて以
下の式で与えられる。

これらの測定結果を第１表に示した。

（以下、余白） 第１表 〈発明の効果〉 第１表に示される結果から、本発明に係るスパッタリン
グターゲツト材１〜８を用いた場合、いずれも薄膜中の
パーティクルの発生数が相対的に減少している。すなわ
ち、直径：２μｍ以上の大径のパーティクルの発生数が
、ひ素を含有しない従来のターゲツト材を用いた場合に
比して著しく少ないことが明かである。

したがって、本発明に係るスパッタリングターゲツト材
を集積度の高い半導体デバイスのゲート電極薄膜の形成
に用いても、印刷回路の断線がなくなり、生産歩留まり
の向上に寄与するなど工業上有用な効果がもたらされる
。

特許出願人　　　　三菱金属株式会社

Claims (1)

【特許請求の範囲】
1. 　シリコンを過剰に含む高融点金属シリサイドからなる
   スパッタリングターゲットにおいて、ひ素を含有させた
   ことを特徴とする高融点金属シリサイド膜形成用スパッ
   タリングターゲット。