JPH0491431A - 高融点金属シリサイド膜形成用スパタリングターゲット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、例えばＭＯＳＦＥＴ等の半導体デバイスの
ゲート電極薄膜をスバタリングにより形成する際に用い
られる高融点金属シリサイド膜形成用スパタリングター
ゲットに関する。

〈従来の技術〉 従来より、半導体デバイスのゲート電極薄膜として高融
点金属シリサイド膜が使用されている。

この高融点金属シリサイド膜（例えばＷＳｉ２）は、以
下のようにスバタリングによって形成される。

そして、このスバタリングでは、ＷＳｉ２の金属間化合
物からなる素地に、遊離Ｓｉが分散した組織を有するＷ
Ｓ　ｉｘ　（２＜Ｘ≦３．通常Ｘ＝２．　６）の組成を
有するスパタリングターゲットを用いる。

このスバタリングにより例えばＳｔ基板上にＷＳｉｘ薄
膜を形成し、さらに、このＷＳｉｘ薄膜に熱処理（アニ
ール）を施して、この薄膜を多結晶のＷＳｉ２とし、薄
膜中の余分なＳｊをＳｉ基板中に拡散させている。

〈発明が解決しようとする課題〉 ところが、スバタリングによるＷＳｉｘ薄膜の形成に際
しては、スバタリング中に遊離Ｓｉ相部分で異常放電現
象が発生する。これは、スパタリングターゲットにおけ
る遊離Ｓｉ相が絶縁相となるためである。

そして、この異常放電が原因で、２，０００〜ａ、ｏｏ
ｏへの厚さのＷ　Ｓ　ｉ　ｘ薄膜中に、この膜厚に対し
ては相対的に大きな（直径＝０．５〜４μｍ程度）パー
ティクル（異質粒）が形成されることとなる。このＷ　
Ｓ　ｉ　ｘ薄膜表面より突出したパーティクルは熱処理
後もそのままの状態で存在する。

このような状態でＷＳ１２薄膜表面に回路を形成する場
合、近年の半導体デバイスの高集積化に伴って回路が高
密度化すると共に、細線化すると、次の問題が生じる。

すなわち、このパーティクルが原因で回路に断線が生じ
、きわめて生産歩留まりの低いものとなる。

そこで、本発明者は、上述の観点から、スバタリングに
よるＷ　Ｓ　ｉ　ｘ薄膜の形成に際して、回路の断線原
因となるパーティクルの発生を抑制することができるス
パタリングターゲット材をすでに提案した（特開平１−
１９８４７１号公報）。

これは、従来組成のターゲツト材にＰ（りん）成分を２
ｐｐｍ〜０．２重量％含有させたものである。この場合
、含有りん成分は素地のＷＳｉｘ中には固溶せず、遊離
Ｓｉ相間に濃縮固溶し、この遊離Ｓｉ相中のりん含有量
は１０ｐｐｍ〜１％にもなる。このため、このりん含有
の遊離Ｓｉ相はきわめて良好な導電性をもつようになる
。

このため、スバタリング時における異常放電が大幅に抑
制されるようになる結果、ＷＳｉ２薄膜中でのパーティ
クル発生が抑制されるようになる。

しかしながら、このようなりん含有のスパタリングター
ゲットにより高融点金属シリサイド薄膜の配線を作製し
た場合、その薄膜配線中に含有されるりん成分によって
薄膜配線がＮ型となっていた。これは、例えばＷＳｉ２
等の高融点金属シリサイド薄膜中にりんは固溶しないか
ら、このりん成分は、後工程の熱処理時に、過剰なＳｉ
と共にＳｉ基板中に拡散するためである。この結果、回
路中での該配線のＰ型の接続部においてＰＮ接合が形成
されることとなり、その整流作用によって回路動作に不
具合が生じる場合があるという問題点が生じていた。

また、ポリサイド配線の作製においてこのスパタリング
ターゲットによりＷＳｊ２薄膜を形成した場合には、Ｗ
Ｓｉ２１Ｉ膜の下地であるポリシリコン薄膜中に第■族
元素のＢ（ボロン）がドーピングされていることがある
。この場合は、ＷＳｉ２薄膜成膜後の熱処理（アニール
）の際に、ＷＳｉ２薄膜中に含まれるりん（第Ｖ族）が
ポリシリコン薄膜中に拡散し、ドナー準位を形成する。

このため、ボロンによって生じているアクセプター準位
をコンペンセイトするため、ポリシリコン薄膜が高抵抗
になる。そのため、演算速度が低下するという重大な問
題も生じていた。

〈課題を解決するための手段〉 そこで、本発明者は、スパタリングターゲットのＳｉ相
（過剰シリコン）を低抵抗としてスバタリング中のパー
ティクルの発生を抑え、かつ、成膜後の高融点金属シリ
サイド薄膜によって例えばボロンドープのポリシリコン
薄膜の抵抗を損なわずに、また、ＰＮ接合が形成される
ことを防止するためには、高融点金属シリサイド膜形成
用スパタリングターゲット中に例えばボロン等の第■族
元索を含有させることが有効であることを見いだした。

すなわち、スパタリングターゲット中に含有されるボロ
ン等は、ＷＳｉ２中ではなくＳｉ相中に存在し、Ｓｉ相
の抵抗を下げ、スバタリング時のパーティクルの発生を
抑える。また、得られた薄膜中に含有されるボロンは、
Ｐ型の導電性を付与するため、例えばポリサイド構造で
のボロンドープの下地ポリシリコン中にこのボロン（第
■族元素）が拡散したとしてもその特性を損なうことが
ないという知見を得た。これはＰ型の導電性の基板との
接続部にたいしても同じようにその特性を妨げることは
ない。

この発明は、上記知見に基づいてなされたものであって
、シリコンを過剰に含む高融点金属シリサイドからなる
スパタリングターゲットにおいて、第■族のドーパント
を含有させた高融点金属シリサイド膜形成用スパタリン
グターゲットである。

この第■族元素としてはボロンＢ、アルミニウムＡＩ、
　ガリウムＧａ、　　インジウムＩｎ等が用いられる。

また、高融点金属シリサイドとしては、例えばＷＳｉｘ
、ＴｉＳｉｘ、Ｍｏ５ｊｘ、ＴａＳｉｘ等がある。

ざらに、シリコンを過剰に含むとは、ＷＳｊｘにおいて
例えば２＜Ｘ≦３２通常Ｘ＝２．６とするものである。

このようにスパタリングターゲットは第■族元素を含む
ため、この第■族元素がターゲットの過剰シリコン相に
導電性を付与することとなる。したがって、スパタリン
グ中においても該シリコン相が帯電しにくく局部的なス
パークを防止することができる。その結果、スバタリン
グ薄膜中へのパーティクルの混入を阻止することができ
る。

また、第■族元素のスパタリング膜への混入により該薄
膜はＰ型の導電性を有することとなる。

更に、この発明に係るスパタリングターゲットにおいて
、第■族元素の含有量は、以下の場合が好ましい。例え
ば第■族元素としてボロンを用いた場合にはその含有量
は２ＸＩＯ−６重量％以上でかつ０．　２重量％以下が
好ましい。

これは、ボロンの含有量が２×１０〜６重量％未満では
、遊離Ｓｉ相中のボロン含有量が１　ｏｐｌ）ｍ重量％
未満となる場合が発生し、この場合はすぐれた導電性を
確保することができない。

一方、ボロンの含有量が０．　２重量％を越えると、遊
離Ｓｊ相中のボロン含有量が固溶限である１重量％を越
えて高くなる場合が生じる。この場合、その導電性には
より一層の向上効果は現れない。

〈実施例〉 つぎに、この発明のスパタリングターゲットを実施例に
より具体的に説明する。

「スパタリングターゲットの製造」 原料粉末として、いずれも２〜１０μｍの範囲内の平均
粒径を有する高純度Ｗ粉末（純度：９９゜９９９％）、
高純度Ｓｉ粉末（純度：９９．９９９％）、それぞれそ
のボロン含有量が、重量％（以下％は重量％を示す）で
、０．０１％、　　０．　０５％、０．１％、０．５％
、および０．９％の５種類のシリコンのボロン含有粉末
を用意する。

そして、これら原料粉末を組成式：　ＷＳ　４２．８を
基準にして配合し、■型ミキサーにて３０分分間式混合
した後、真空中、温度：　　１，２５０’Ｃに３０分間
保持の条件で焼成する。

ついで、この焼成したＭｌｆ４をジョークラッシ士にて
粗粉砕し、ボールミルにて２時間の微粉砕を行う。その
後、黒鉛型を用いて温度：　１．　３７０℃、圧カニ　
１５０ｋｇ／ｃｍ２の焼結条件で真空ポットプレスを行
い、これに研削加工を施す。

このようにして、直径：１２５ｍｍＸ厚さ：５ｍｍの寸
法を有し、かつ、第１表に示されるボロン含有量の本発
明のスパタリングターゲット材１〜８、および、ボロン
成分を含有しない従来と同様の組成のターゲツト材をそ
れぞれ製造した。

「スパッタリング」 つぎに、この結果得られた各種のスパタリングターゲッ
トを用いて、Ａｒガス圧：３Ｘ１０−３Ｔｏｒｒ、放電
電圧：　５００Ｖの条件で直流スパッタリングを行った
。

その場合、基体として直径：１０ｃｍのシリコンウェー
ハを使用した。

そして、そのシリコンウェーへの表面に厚さ：２、　０
００Ａ（７）ＷＳ　ｉ　２．ｅ＠Ｊｌｌ（ヲ形成シタ。

さらに、この薄膜における直径：２μｍ以上のパーティ
クル数をＷＩＳ装置を用いて測定した。

このＷＩＳ装置は、薄膜表面にレーザ光を走査させ、乱
反射してくるレーザ光をカウントすることによりパーテ
ィクルの直径を測定するものである。薄膜のシート抵抗
は、四探針法により測定した。シート抵抗ρ（ロ）は、
電流■、電圧Ｖ、膜厚ｄを用いて以下の式で与えられる
。

ρ（ロ）＝（π／１ｎ２）・　（Ｖ／Ｉ）・ｄこれらの
測定結果を第１表に示した。

（以下余白） Ｑ− 第１表 〈発明の効果〉 第１表に示される結果から、本発明に係るスパタリング
ターゲット材１〜８を用いた場合、いずれも薄膜中のパ
ーティクルの発生数が相対的に減少している。すなわち
、直径２２μｍ以上の大径のパーティクルの発生数が、
ボロン成分を含有しない従来のターゲツト材を用いた場
合に比して著しく少ないことが明かである。

この発明のスパッタリングターゲツト材によれば、パー
ティクルの発生がきわめて少なく、特に直径：２μｍ以
上の大径のパーティクルが著しく少ない薄膜を形成する
ことができた。

したがって、本発明に係るスパッタリングターゲツト材
を集積度の高い半導体デバイスのゲート電極薄膜の形成
に用いても、印刷回路の断線がなくなり、生産歩留まり
の向上に寄与するなど工業上有用な効果がもたらされる
。

また、ボロン等第■族元素の高融点金属シリサイド膜へ
の混入により該シリサイド膜はＰ型の導電性を示すもの
である。したがって、この薄膜を回路配線等として使用
した場合にもＰ型の導電性の接続部に対して特性の劣化
等悪影響を及ぼすことはない。

特許出願人　　　　三菱金属株式会社 代理人　　　　　　弁理士　桑井　清−Ｃ％ｌ）手続補
正書く自発） 平成２年１０月１６日 】、事件の表示 平成２年特許願第２０５７１２号 ５、補正命令の日付　　　自発 ６、補正の対象 （１）願書の「発明の名称」の欄。

（２）明細書の「発明の名称」の欄、　「特許請求の範
囲」の欄および「発明の詳細な説明」の欄。

２、発明の名称 高融点金属シリサイド膜形成用スパタリングターゲット ３、補正をする者 事件との関係　　特許出願人 住　所　東京都千代田区大手町−丁目５番２号氏　名　
（６２６）三菱金属株式会社 ４、代理人 居所 〒１５０ 東京都渋谷区神山町４０番４号 大月マンション１階 ／ＱＯ１７”１番狸十　塁＃　５青− 航）１：個 ７、補正の内容 （１）願書を別紙の通り補正する。

（２〉明細書の第１頁第３行に「スパタリング」とある
のを、　「スパッタリング」と補正する。

（３）明細書の「特許請求の範囲」を別紙の通り補正す
る。

（４）同第１頁第１６行に「スパタリング」とあるのを
、　「スパッタリング」と補正する。

（５）同第１頁第１８行に「スバタリング」とあるのを
、　「スパッタリング」と補正する。

（６）同第２頁第４行に「スバタリング」とあるのを、
　「スパッタリング」と補正する。

（７）同第２頁第５行に「スバタリング」とあるのを、
　「スパッタリング」と補正する。

（８）同第２頁第８行に「スパタリング」とあるのを、
　「スパッタリング」と補正する。

（９）同第２頁第９行に「スバタリング」とあるのを、
　「スパッタリング」と補正する。

（１０）同第２頁第１６行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（１１）同第２頁第１７行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（１２）同第２頁第１８行〜１９行に「スバタリング」
とあるのを、　「スパッタリング」と補正する。

（１３）同第３頁第１４行〜１５行に「スバタリング」
とあるのを、　「スパッタリング」と補正する。

（１４）同第３頁第１７行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（１５）同第４頁第６行に「スバタリング」とあるのを
、　「スパッタリング」と補正する。

（１６）同第４頁第９行〜１０行に「スバタリング」と
あるのを、　「スパッタリング」と補正する。

（１７）同第５頁第１行〜２行ここ「スバタリング」と
あるのを、　「スパッタリング」と補正する。

（１８）同第５頁第１５行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（１９）同第５頁第１６行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（２０）同第６頁第１行〜２行に「スパタリング」とあ
るのを、　「スパッタリング」と補正する。

（２１）同第６頁第５行に「スバタリング」とあるのを
、　「スパッタリング」と補正する。

（２２）同第６頁第７行に「スパタリング」とあるのを
、　「スパッタリング」と補正する。

（２３）同第６頁第１８行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（２４）同第６頁第２０行に「スパッリングＪとあるの
を、　「スパッタリング」と補正する。

（２５）同第７頁第１０行ζこ「スバタリング」とある
のを、　「スパッタリング」と補正する。

（２６）同第７頁第１３行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（２７）同第７頁第１５行に「スパタリング」とあるの
を、　「スパッタリング」と補正する。

（２８）同第７頁第１７行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（２９）同第７頁第１９行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（３０）同第８頁第１５行に「スパタリング」とあるの
を、　「スパッタリングコと補正する。

（３１）同第８頁第１７行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（３２）同第９頁第１６行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（３３）同第９頁第２０行に「スバタリング」とあるの
を、　「スパッタリング」と補正する。

（３４）同第１１頁下から第４行〜第３行に「スバタリ
ング」とあるのを、　「スパッタリング」と補正する。

特許請求の範囲 シリコンを過剰に含む高融点金属シリサイドからなるヌ
ｙ＜　−ｙ　３りとングターゲットにおいて、第■族の
ドーパントを含有させたことを特徴とする高融点金属シ
リサイド膜形成用久ベプタｕ之ゲタ−ゲット。

以上

Claims (1)

【特許請求の範囲】
1. シリコンを過剰に含む高融点金属シリサイドからなるス
   パタリングターゲットにおいて、第III族のドーパント
   を含有させたことを特徴とする高融点金属シリサイド膜
   形成用スパタリングターゲット。