JPH01198471A - 半導体デバイスのゲート電極薄膜形成用スパッタリング・ターゲット材 - Google Patents
半導体デバイスのゲート電極薄膜形成用スパッタリング・ターゲット材Info
- Publication number
- JPH01198471A JPH01198471A JP2462988A JP2462988A JPH01198471A JP H01198471 A JPH01198471 A JP H01198471A JP 2462988 A JP2462988 A JP 2462988A JP 2462988 A JP2462988 A JP 2462988A JP H01198471 A JPH01198471 A JP H01198471A
- Authority
- JP
- Japan
- Prior art keywords
- target material
- sputtering
- thin film
- gate electrode
- free
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013077 target material Substances 0.000 title claims abstract description 23
- 239000010409 thin film Substances 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004544 sputter deposition Methods 0.000 title abstract description 11
- 239000000203 mixture Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005477 sputtering target Methods 0.000 claims description 5
- 229910000765 intermetallic Inorganic materials 0.000 claims description 3
- 239000002245 particle Substances 0.000 abstract description 15
- 239000000843 powder Substances 0.000 abstract description 6
- 238000002156 mixing Methods 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011863 silicon-based powder Substances 0.000 abstract description 2
- 229910008814 WSi2 Inorganic materials 0.000 abstract 2
- 229910006367 Si—P Inorganic materials 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000011159 matrix material Substances 0.000 abstract 1
- 238000010298 pulverizing process Methods 0.000 abstract 1
- 238000005245 sintering Methods 0.000 abstract 1
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばＭＯＳ−ＦＥＴ型半導体デバイスの
ゲート電極薄膜をスパッタリングにより形成する際に用
いられるターゲツト材に関するものである。
ゲート電極薄膜をスパッタリングにより形成する際に用
いられるターゲツト材に関するものである。
従来、一般に半導体デバイスのゲート電極薄膜は、まず
、ＷＳｉ （２＜ｘ≦３、通常ｘ ： ２．８）の
組成、すなわち組成式： Ｗ Ｓ ｌ ２の金属間化合
物からなる素地に遊離Ｓｌが分散した組織を有するター
ゲツト材を用い、スパッタリングにより、例えばＳｌ基
体の表面に非晶質（アモルファス）のＷＳｉ 薄膜を
形成し、ついで、このＷＳｉｘ薄膜に熱処理を施して、
薄膜を多結晶のＷ Ｓ ｌ ２とし、余分のＳｉをＳｉ
基体中に拡散させることによって形成されている。
、ＷＳｉ （２＜ｘ≦３、通常ｘ ： ２．８）の
組成、すなわち組成式： Ｗ Ｓ ｌ ２の金属間化合
物からなる素地に遊離Ｓｌが分散した組織を有するター
ゲツト材を用い、スパッタリングにより、例えばＳｌ基
体の表面に非晶質（アモルファス）のＷＳｉ 薄膜を
形成し、ついで、このＷＳｉｘ薄膜に熱処理を施して、
薄膜を多結晶のＷ Ｓ ｌ ２とし、余分のＳｉをＳｉ
基体中に拡散させることによって形成されている。
また、上記のスパッタリングによるＷＳｉ 薄膜の形
成に際しては、ターゲツト材における遊離Ｓ１相が絶縁
相となるため、スパッタ中に遊離Ｓｌ相部分で異常放電
現象が発生し、この異常放電が原因で２０００〜３００
０人の厚さの薄膜中に、この膜厚に対して相対的に大き
な直径＝０．５〜４．ｃｕｏ程度のパーティクル（異質
粒）が形成されるようになり、このＷＳｉ 薄膜表面
より突出したパーティクルは熱処理後もそのままの状態
で存在するものである。
成に際しては、ターゲツト材における遊離Ｓ１相が絶縁
相となるため、スパッタ中に遊離Ｓｌ相部分で異常放電
現象が発生し、この異常放電が原因で２０００〜３００
０人の厚さの薄膜中に、この膜厚に対して相対的に大き
な直径＝０．５〜４．ｃｕｏ程度のパーティクル（異質
粒）が形成されるようになり、このＷＳｉ 薄膜表面
より突出したパーティクルは熱処理後もそのままの状態
で存在するものである。
このような状態で、Ｗ Ｓ ｉ ２薄膜表面に印刷回路
を形成する場合、通常の集積度では問題はないが、近年
の半導体デバイスの高集積化に伴って印刷回路が高密度
化すると共に、細線化すると、このパーティクルが原因
で回路に断線が生じ、きわめて生産歩留の低いものとな
っている。
を形成する場合、通常の集積度では問題はないが、近年
の半導体デバイスの高集積化に伴って印刷回路が高密度
化すると共に、細線化すると、このパーティクルが原因
で回路に断線が生じ、きわめて生産歩留の低いものとな
っている。
そこで、本発明者等は、上述のような観点から、ＷＳｉ
薄膜のスパッタリングによる形成に際して、印刷回
路の断線原因となるパーティクルの発生を抑制できるタ
ーゲツト材を開発すべく研究を行なった結果、従来のタ
ーゲツト材にＰ（りん）成分を２ ｐｐｍ〜０．２重量
％含有させると、含有Ｐ成分は、素地のＷ Ｓ ｌ Ｚ
中には固溶せず、遊離Ｓ１相に濃縮固溶し、この遊離Ｓ
１相中のＰ含有量はｌｏｐｐｍ〜１％にもなるため、こ
のＰ含有の遊離Ｓ１相はきわめて良好な導電性をもつよ
うになることから、スパッタ時における異常放電が著し
く抑制されるようになり、この結果ＷＳｉ 薄膜中で
のパーティクル発生が抑制されるようになり、さらに上
記の通りＷ Ｓ ｌ ２中にＰ成分は固溶しないから、
遊離Ｓ１相中のＰ成分は、後工程の熱処理時に、Ｓｉと
共に８１基体中に拡散し、ＷＳ１２薄膜中には存在しな
くなることから、Ｗ Ｓ ｌ ２薄膜は何らの影響も受
けないという知見を得たのである。
薄膜のスパッタリングによる形成に際して、印刷回
路の断線原因となるパーティクルの発生を抑制できるタ
ーゲツト材を開発すべく研究を行なった結果、従来のタ
ーゲツト材にＰ（りん）成分を２ ｐｐｍ〜０．２重量
％含有させると、含有Ｐ成分は、素地のＷ Ｓ ｌ Ｚ
中には固溶せず、遊離Ｓ１相に濃縮固溶し、この遊離Ｓ
１相中のＰ含有量はｌｏｐｐｍ〜１％にもなるため、こ
のＰ含有の遊離Ｓ１相はきわめて良好な導電性をもつよ
うになることから、スパッタ時における異常放電が著し
く抑制されるようになり、この結果ＷＳｉ 薄膜中で
のパーティクル発生が抑制されるようになり、さらに上
記の通りＷ Ｓ ｌ ２中にＰ成分は固溶しないから、
遊離Ｓ１相中のＰ成分は、後工程の熱処理時に、Ｓｉと
共に８１基体中に拡散し、ＷＳ１２薄膜中には存在しな
くなることから、Ｗ Ｓ ｌ ２薄膜は何らの影響も受
けないという知見を得たのである。
この発明は、上記知見にもとづいてなされたものであっ
て、組成式： Ｗ Ｓ ｌ ２の金属間化合物からなる
素地に遊離Ｓｉが分散する組織を有するスパッタリング
・ターゲット材に、２ｐｐ−〜０．２重。
て、組成式： Ｗ Ｓ ｌ ２の金属間化合物からなる
素地に遊離Ｓｉが分散する組織を有するスパッタリング
・ターゲット材に、２ｐｐ−〜０．２重。
量％のＰ成分を含有させてなる半導体デバイスのゲート
電極薄膜形成用スパッタリング・ターゲット材に特徴を
有するものである。
電極薄膜形成用スパッタリング・ターゲット材に特徴を
有するものである。
なお、この発明のターゲツト材において、Ｐ含有量を２
ｐｐｍ〜０．２重量％と限定したのは、その含有量が
２ｐｐ■未満では、遊離Ｓｉ中のＰ含有量が１０ｐｐｍ
未満となる場合が発生し、このように遊離Ｓｌ相中のＰ
含有量が１０ｐｐｍ未満の場合には所望のすぐれた導電
性を確保することができず、−方その含有量が０．２ｆ
ｆｉｆｆｉ％を越えると、遊離Ｓ１相中のＰ含有量が固
溶限である１ｔＩｆｆｆｉ％を越えて高くなる場合が生
じ、このように遊離Ｓｉ中のＰ含有量が１重量％を越え
ても導電性により一層の向上効果は現われないという理
由によるものである。
ｐｐｍ〜０．２重量％と限定したのは、その含有量が
２ｐｐ■未満では、遊離Ｓｉ中のＰ含有量が１０ｐｐｍ
未満となる場合が発生し、このように遊離Ｓｌ相中のＰ
含有量が１０ｐｐｍ未満の場合には所望のすぐれた導電
性を確保することができず、−方その含有量が０．２ｆ
ｆｉｆｆｉ％を越えると、遊離Ｓ１相中のＰ含有量が固
溶限である１ｔＩｆｆｆｉ％を越えて高くなる場合が生
じ、このように遊離Ｓｉ中のＰ含有量が１重量％を越え
ても導電性により一層の向上効果は現われないという理
由によるものである。
つぎに、この発明のターゲツト材を実施例により具体的
に説明する。
に説明する。
原料粉末として、いずれも２〜ｌＯ−の範囲内の平均粒
径を有する高純度Ｗ粉末（純度： ９９．９９９％）、
高純度Ｓｉ粉末（純度： ９９．９９９％）、それぞれ
Ｐ含有量が、重量％（以下％は重量％を示す）で、０．
０１％、 ０．０５％、０．１％、０．５％、および０
．９％の５種類の５ｔ−ｐ合金粉末を用意し、これら原
料粉末を組成式：ＷＳｉ２．６を基準にして配合し、Ｖ
型ミキサーにて３０分分間式混合した後、真空中、温度
？ １２５０℃に３０分間保持の条件で焼成し、ついで
ショークラッシャにて粗粉砕し、ボールミルにて２時間
の微粉砕を行なった後、黒鉛型を用いて温度： １３７
０℃、圧カニ １５０ｋｇ／ｃシの焼結条件で真空ホッ
トプレスを行ない、研削加工を施すことにより、直径：
１２５ｎｏｓＸ厚さ：５ｕｓの寸法を有し、かつ第１表
に示されるＰ含有量の本発明ターゲツト材１〜８、およ
びＰ成分を含有しない従来ターゲツト材をそれぞれ製造
した。
径を有する高純度Ｗ粉末（純度： ９９．９９９％）、
高純度Ｓｉ粉末（純度： ９９．９９９％）、それぞれ
Ｐ含有量が、重量％（以下％は重量％を示す）で、０．
０１％、 ０．０５％、０．１％、０．５％、および０
．９％の５種類の５ｔ−ｐ合金粉末を用意し、これら原
料粉末を組成式：ＷＳｉ２．６を基準にして配合し、Ｖ
型ミキサーにて３０分分間式混合した後、真空中、温度
？ １２５０℃に３０分間保持の条件で焼成し、ついで
ショークラッシャにて粗粉砕し、ボールミルにて２時間
の微粉砕を行なった後、黒鉛型を用いて温度： １３７
０℃、圧カニ １５０ｋｇ／ｃシの焼結条件で真空ホッ
トプレスを行ない、研削加工を施すことにより、直径：
１２５ｎｏｓＸ厚さ：５ｕｓの寸法を有し、かつ第１表
に示されるＰ含有量の本発明ターゲツト材１〜８、およ
びＰ成分を含有しない従来ターゲツト材をそれぞれ製造
した。
第 １ 表
つぎに、この結果得られた各種のターゲツト材を用いて
、Ａｒガス圧： ３ Ｘ ＬＯ’ｔｏｒｒ、放電電圧二
５００ｖの条件で直流スパッタリングを行ない、基体と
しての直径： ｌｏｃｍの８１ウエハーの表面に厚さ：
２０００人のＷＳｉ、６薄膜を形成し、この薄膜にお
ける直径＝２虜以上のパーティクル数をＷＩＳ装置を用
いて測定した。
、Ａｒガス圧： ３ Ｘ ＬＯ’ｔｏｒｒ、放電電圧二
５００ｖの条件で直流スパッタリングを行ない、基体と
しての直径： ｌｏｃｍの８１ウエハーの表面に厚さ：
２０００人のＷＳｉ、６薄膜を形成し、この薄膜にお
ける直径＝２虜以上のパーティクル数をＷＩＳ装置を用
いて測定した。
このＷＩＳ装置は、薄膜表面にレーザー光を走査させ、
乱反射してくるレーザー光をカウントす！
ることによりパーティクルの直径を１＃１定するも
のである。これらの測定結果を第１表に示した。
乱反射してくるレーザー光をカウントす！
ることによりパーティクルの直径を１＃１定するも
のである。これらの測定結果を第１表に示した。
第１表に示される結果から、本発明ターゲツト材１〜８
を用いた場合、いずれも薄膜中のパーティクルの発生数
が相対的に減少して直径：２−以上の大径のパーティク
ルの発生数がＰ成分を含有しない従来ターゲツト材を用
いた場合に比して著しく少ないことが明らかである。
を用いた場合、いずれも薄膜中のパーティクルの発生数
が相対的に減少して直径：２−以上の大径のパーティク
ルの発生数がＰ成分を含有しない従来ターゲツト材を用
いた場合に比して著しく少ないことが明らかである。
上述のように、この発明のスパッタリング・ターゲット
材によれば、パーティクルの発生がきわめて少なく、特
に直径：２ｇｎ以上の大径のパーティクルが著しく少な
い薄膜を形成することができ、したがって、集積度の高
い半導体デバイスのゲート電極薄膜の形成に用いても印
刷回路の断線がなく、生産歩留の向上に寄与するなど工
業上有用な効果がもたらされるのである；
材によれば、パーティクルの発生がきわめて少なく、特
に直径：２ｇｎ以上の大径のパーティクルが著しく少な
い薄膜を形成することができ、したがって、集積度の高
い半導体デバイスのゲート電極薄膜の形成に用いても印
刷回路の断線がなく、生産歩留の向上に寄与するなど工
業上有用な効果がもたらされるのである；
Claims (1)
- （１）組成式：ＷＳｉ＿２の金属間化合物からなる素地
に遊離Ｓｉが分散する組織を有するスパッタリング・タ
ーゲット材に、２ｐｐｍ〜０．２重量％のＰ成分を含有
させてなる半導体デバイスのゲート電極薄膜形成用スパ
ッタリング・ターゲット材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2462988A JPH01198471A (ja) | 1988-02-04 | 1988-02-04 | 半導体デバイスのゲート電極薄膜形成用スパッタリング・ターゲット材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2462988A JPH01198471A (ja) | 1988-02-04 | 1988-02-04 | 半導体デバイスのゲート電極薄膜形成用スパッタリング・ターゲット材 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01198471A true JPH01198471A (ja) | 1989-08-10 |
Family
ID=12143431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2462988A Pending JPH01198471A (ja) | 1988-02-04 | 1988-02-04 | 半導体デバイスのゲート電極薄膜形成用スパッタリング・ターゲット材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01198471A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0374931A2 (en) * | 1988-12-21 | 1990-06-27 | Kabushiki Kaisha Toshiba | Sputtering target and method of manufacturing the same |
| JP2003055761A (ja) * | 2001-08-13 | 2003-02-26 | Toshiba Corp | スパッタリングターゲット、その製造方法および電子部品 |
| NL1027001C2 (nl) * | 2004-09-09 | 2006-03-13 | Oce Tech Bv | Inkjet printer. |
| EP2284289A1 (en) * | 2008-06-02 | 2011-02-16 | JX Nippon Mining & Metals Corporation | Tungsten sintered material sputtering target |
-
1988
- 1988-02-04 JP JP2462988A patent/JPH01198471A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0374931A2 (en) * | 1988-12-21 | 1990-06-27 | Kabushiki Kaisha Toshiba | Sputtering target and method of manufacturing the same |
| JP2003055761A (ja) * | 2001-08-13 | 2003-02-26 | Toshiba Corp | スパッタリングターゲット、その製造方法および電子部品 |
| NL1027001C2 (nl) * | 2004-09-09 | 2006-03-13 | Oce Tech Bv | Inkjet printer. |
| EP1634716A1 (en) * | 2004-09-09 | 2006-03-15 | Océ-Technologies B.V. | Inkjet printer |
| US7673983B2 (en) | 2004-09-09 | 2010-03-09 | Oće-Technologies B.V. | Inkjet printer |
| EP2284289A1 (en) * | 2008-06-02 | 2011-02-16 | JX Nippon Mining & Metals Corporation | Tungsten sintered material sputtering target |
| EP2284289A4 (en) * | 2008-06-02 | 2011-11-09 | Jx Nippon Mining & Metals Corp | SPRAY TARGET OF TUNGSTEN FRITTED MATERIAL |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6254823B2 (ja) | ニッケルシリサイドスパッタリングターゲット及びその製造方法 | |
| JPH062130A (ja) | 酸化亜鉛系スパッタリング用ターゲット | |
| US6986834B2 (en) | Hafnium silicide target and manufacturing method for preparation thereof | |
| JPH01198471A (ja) | 半導体デバイスのゲート電極薄膜形成用スパッタリング・ターゲット材 | |
| US5489367A (en) | Target for reactive sputtering and film-forming method using the target | |
| JP3792007B2 (ja) | スパッタリングターゲットの製造方法 | |
| JPH0491431A (ja) | 高融点金属シリサイド膜形成用スパタリングターゲット | |
| JP3428432B2 (ja) | Ｂｉ−Ｓｒ−Ｔａ−Ｏ系強誘電体薄膜の成膜用スパッタリングタ−ゲット材およびそれを用いた成膜方法 | |
| JP2997075B2 (ja) | スパッタリング用シリサイドターゲット | |
| JPH04150020A (ja) | 高融点金属シリサイド膜形成用スパッタリングターゲット | |
| JPH07197246A (ja) | 成膜中にパーティクル発生の少ないスパッタリング用Ｔｉシリサイド焼結ターゲット材 | |
| JPH04150021A (ja) | 高融点金属シリサイド膜形成用スパッタリングターゲット | |
| JPH08144054A (ja) | 成膜中にパーティクル発生の少ないスパッタリング用Ｎｉシリサイド焼結ターゲット材 | |
| JP2001125123A (ja) | 液晶ディスプレイ用電極・配線材及びスパッタリングターゲット | |
| JPH08144055A (ja) | 成膜中にパ−ティクル発生の少ないスパッタリング用Ｎｉシリサイド焼結タ−ゲット材 | |
| EP0608551A1 (en) | Method of forming ohmic contact by sputtering a TiN layer for LSI circuit and LSI circuit | |
| JPH07197245A (ja) | 成膜中にパーティクル発生の少ないスパッタリング用Ｔｉシリサイド焼結ターゲット材 | |
| JPH05195214A (ja) | 反応性スパッタリング用ターゲットおよびこれを用いた成膜方法 | |
| JPH01246107A (ja) | 超電導薄膜 | |
| JPH0610123A (ja) | 高融点金属シリサイドターゲット及びその製造方法 | |
| JPH07197243A (ja) | 成膜中にパーティクル発生の少ないスパッタリング用Ｔｉシリサイド焼結ターゲット材 | |
| JPH0874045A (ja) | 成膜中にパーティクル発生の少ないスパッタリング用Ｃｏシリサイド焼結ターゲット材 | |
| JPH08144053A (ja) | 成膜中にパ−ティクル発生の少ないスパッタリング用Ｎｉシリサイド焼結タ−ゲット材 | |
| JPH08311641A (ja) | 溶解Ｒｕスパッタリングターゲットの製造方法 | |
| JPH0874043A (ja) | 成膜中にパーティクル発生の少ないスパッタリング用Ｃｏシリサイド焼結ターゲット材 |