KR940016774A - 반도체 소자의 전하저장전극 제조방법 - Google Patents
반도체 소자의 전하저장전극 제조방법 Download PDFInfo
- Publication number
- KR940016774A KR940016774A KR1019920027078A KR920027078A KR940016774A KR 940016774 A KR940016774 A KR 940016774A KR 1019920027078 A KR1019920027078 A KR 1019920027078A KR 920027078 A KR920027078 A KR 920027078A KR 940016774 A KR940016774 A KR 940016774A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- charge storage
- storage electrode
- polycrystalline silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title claims abstract 7
- 238000003860 storage Methods 0.000 title claims abstract 6
- 238000004519 manufacturing process Methods 0.000 title claims abstract 3
- 239000010409 thin film Substances 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract 11
- 239000010408 film Substances 0.000 claims abstract 2
- 230000008021 deposition Effects 0.000 claims 7
- 239000007789 gas Substances 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 1
- 238000011065 in-situ storage Methods 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract 1
- 239000011888 foil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체기판 상부에 IPO(Inter-Poly-Oxide)층을 형성하고, 그 상부에 제 1 다결정 실리콘박막과 제 2 비정질 실리콘박막과 제 3 실리콘박막을 순차적으로 증착한후, 전체구조를 어낼링 함으로써, 제 1 다결정 실리콘박막 내에 존재하는 불순물을 제 2 층 및 제 3 층으로 확산시켜, 제 1 층, 2층, 및 3층의 전기저항이 동일하게 되어, 균일한 상태의 반구형 다결정 실리콘을 형성하는 반도체 소자의 전하저장적극 제조방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 실리콘기판에 필드산화박, 워드라인, 비트라인과 소오스/드레인영역을 형성한후 그 상부에 IPO(Inter-Poly-Oxide)층과, 제 1 다결정 실리콘박막과, 제 2 비정질 실리콘박막과, 반구형의 제 3 실리콘박막을 증착한 상태를 나타내는 반도체 소자의 단면도, 제 2 도는 전체구조를 어닐링하여, 반구형의 제 4 실리콘박막을 형성한 상태를 나타내는 반도체 소자의 단면도.
Claims (5)
- 반도체 소자의 전하저장전극 제조방법에 있어서, 실리콘기판(1)에 필드산화막(2)과 워드라인(3), 비트라인(4)과, 소오스/드레인영역(5)을 형성한후, 그 상부에 IPO(Inter-Poly-Oxide)층(6)을 증착하는 단계와, 상기 IPO층(6)의 소정부분을 식각하여 전하저장전극용 콘택을 형성한후 그 상부에 제 1 다결정 실리콘박막(7)을 증착하는 단계와, 상기 제 1 다결정 실리콘박막(7) 상부에 제 2 비정질 실리콘박막(8)을 증착하는 단계와, 상기 제 2 비정질 실리콘박막(8) 상부에 반구형의 제 3 실리콘박막(9)을 증착하는 단계와, 전체구조를 어낼링하여, 반구형의 제 4 실리콘박막(10)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
- 제 1 항에 있어서, 상기 제 1 다결정 실리콘박막(7)을 증착할때 PH3와 SiH4가스를 사용하여 인-시투 방법으로 증착하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
- 제 1 항에 있어서, 상기 제 2 비정질 실리콘박막(8)의 증착온도는 제 1 다결정 실리콘박막(7)의 증착온도와 동일하고, SiH4가스를 일정량 플로우 시키면서 200 내지 400Å정도의 두께로 증착시키는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
- 제 1 항에 있어서, 상기 반구형의 제 3 실리콘박막(9)의 증착온도는 제 2 비정질 실리콘박막(8)의 증착온도와 동일하고, SiH4가스를 플로우비가 100sccm으로 하고 증착압력을 100mTorr로 하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.
- 제 1 항에 있어서, 상기 전체구조를 어낼링하는 온도는, 제1다결정 실리콘박막(7)과, 제 2 비정질 실리콘박막(8)과 반구형의 제 3 실리콘박막(9)의 증착온도와 동일하며, N2Ar, He 등의 고분도의 불활성 기체 분위기에서 N22000sccm, 0.25Torr로 약 10분 내지 30분동안 어낼링하는 것을 특징으로 하는 반도체 소자의 전하저장전극 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027078A KR100268124B1 (ko) | 1992-12-31 | 1992-12-31 | 반도체 소자의 전하저장전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920027078A KR100268124B1 (ko) | 1992-12-31 | 1992-12-31 | 반도체 소자의 전하저장전극 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016774A true KR940016774A (ko) | 1994-07-25 |
| KR100268124B1 KR100268124B1 (ko) | 2000-10-16 |
Family
ID=19348231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920027078A KR100268124B1 (ko) | 1992-12-31 | 1992-12-31 | 반도체 소자의 전하저장전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268124B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445068B1 (ko) * | 1996-12-30 | 2004-12-04 | 주식회사 하이닉스반도체 | 반도체장치의전하저장전극형성방법 |
-
1992
- 1992-12-31 KR KR1019920027078A patent/KR100268124B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100445068B1 (ko) * | 1996-12-30 | 2004-12-04 | 주식회사 하이닉스반도체 | 반도체장치의전하저장전극형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100268124B1 (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888876A (en) | Deep trench filling method using silicon film deposition and silicon migration | |
| KR100207444B1 (ko) | 반도체 장치의 고유전막/전극 및 그 제조방법 | |
| JPH0629219A (ja) | 気相核生成を利用したポリシリコンのテクスチヤ化方法 | |
| US6511896B2 (en) | Method of etching a substantially amorphous TA2O5 comprising layer | |
| KR0131743B1 (ko) | 디램셀의 저장전극 형성방법 | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| KR950030308A (ko) | 반도체 장치 제조방법 | |
| US5966624A (en) | Method of manufacturing a semiconductor structure having a crystalline layer | |
| KR940016774A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| JPH0581193B2 (ko) | ||
| KR970003719A (ko) | 반도체소자의 제조방법 | |
| KR100296960B1 (ko) | 반도체소자의폴리실리콘막형성방법 | |
| KR960035888A (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR100451517B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960016220B1 (ko) | 반도체 장치의 제조 방법 | |
| KR970003426A (ko) | 반도체 장치의 제조 방법 | |
| KR100447107B1 (ko) | 반도체 소자의 플러그 폴리-실리콘막의 구조 | |
| KR100444317B1 (ko) | 로직 반도체소자의 캐패시터 형성방법 | |
| JPH05198744A (ja) | 半導体装置の製造方法 | |
| JPS61216447A (ja) | 半導体装置の製造方法 | |
| KR970000975B1 (ko) | 캐패시터의 저장전극 제조방법 | |
| KR100298428B1 (ko) | 커패시터 유전체막 제조방법 | |
| KR20000041397A (ko) | 고집적 메모리소자의 게이트전극 형성방법 | |
| KR20040059853A (ko) | 구리 확산 장벽 제조 방법 | |
| KR20000003505A (ko) | 도핑된 산화막을 이용한 반도체소자의 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060619 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |