KR970018548A - 반도체 디바이스 및 그 제조 방법 - Google Patents
반도체 디바이스 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970018548A KR970018548A KR1019960038371A KR19960038371A KR970018548A KR 970018548 A KR970018548 A KR 970018548A KR 1019960038371 A KR1019960038371 A KR 1019960038371A KR 19960038371 A KR19960038371 A KR 19960038371A KR 970018548 A KR970018548 A KR 970018548A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- spacer material
- forming
- mask
- semiconductor substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract 35
- 239000000758 substrate Substances 0.000 claims abstract 20
- 239000003990 capacitor Substances 0.000 claims abstract 17
- 238000000034 method Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims 88
- 125000006850 spacer group Chemical group 0.000 claims 49
- 239000010408 film Substances 0.000 claims 16
- 239000000470 constituent Substances 0.000 claims 14
- 238000005530 etching Methods 0.000 claims 12
- 238000009792 diffusion process Methods 0.000 claims 8
- 230000013011 mating Effects 0.000 claims 4
- 239000010409 thin film Substances 0.000 claims 2
- 230000002631 hypothermal effect Effects 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 2
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 목적은 동적 RAM 등의 반도체 디바이스와 그 제조 방법을 제공하는데 있다. 다수 적층된 셀 캐패시터를 p형 실리콘 기판(1) 상에 정합 방향으로 소정의 간격으로 배열시킨다. 각각의 캐패시터는 거의 수직인 원통형의 하부 전극[원통형의 폴리실리콘층(96), 유전체막(질화 실리콘막(77)] 및 상부 전극[폴리실리콘으로 제조하는 플레이트 전극(78)]을 갖고 있다. 정합 방향으로의 간격은 하부 전극의 내경보다 작다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 동적 RAM을 제조하는 방법의 한 공정 단계의 확대 단면도.
Claims (19)
- 반도체 디바이스에 있어서, 반도체기판과, 상기 반도체기판상에 정합 방향으로 소정의 스페이싱으로 배열된 다수의 스크린 캐패시터를 포함하며, 상기 각각의 스크린 캐패시터는 내경을 갖는 거의 수직인 원통형이 하부 전극, 상부 상기 상부 전극과 상기 하부 전극 사이의 유전체막을 갖고 있으며, 상기 소정의 스페이싱은 상기 하부 전극의 내경보다 작은 것을 특징으로 하는 반도체 디바이스.
- 제1항에 있어서, 상기 하부 전극은 그 하부 엣지에서 그 상부 엣지까지 거의 수직인 내면을 가지며, 상기 하부 전극은 그 하부 엣지에서 그 상부 엣지의 중간 위치까지 거의 수직인 외면을 가지며, 상기 유전체막은 상기 하부 전극의 중간 위치에서 상기 하부 엣지의 상부 엣지까지 박막인 것을 특징으로 하는 반도체 디바이스.
- 제1항에 있어서, 확산 영역을 갖는 메모리 셀과, 상기 하부 전극을 상기 확산 영역에 접속시키는 컨택트홀을 더 포함하는 것을 특징으로 하는 반도체 디바이스.
- 반도체 디바이스의 제조 방법에 있어서, 반도체기판을 제공하는 단계와, 상기 반도체기판 상에 정합 방향으로 소정의 스페이싱으로 다수의 스크린 캐패시터를 배열시키는 단계와, 상기 다수의 스크린 캐패시터 각각을 거의 수직인 원통형의 하부 전극, 상부 전극 및 상기 하부 전극과 상기 상부 전극 간의 유전체막을 갖도록 형성하는 단계와, 상기 반도체기판상에 상기 다수의 스크린 캐패시터의 형상을 조절하는 스페이서 재료를 형성하는 단계와, 상기 스페이서 재료상에 정합 방향으로 소정의 스페이싱으로 다수의 마스크재료를 형성하되, 상기 정합 방향으로 스페이싱은 상기 마스크 재료의 직경 및 두께 미만이 되도록 하는 다수의 마스크 재료를 형성하는 단계와, 상기 마스크 재료를 사용하여 상기 스페이서 재료를 에칭하되, 상기 스페이싱의 영역 바로 아래에 있는 상기 스페이서 재료를 선택적으로 제거시켜 다수의 유닛으로 분할시키며, 상기 하부 전극의 내경은 상기각각의 스페이서 재료로 조절시키도록 하는 상기 스페이서 재료의 애칭 단계와, 상기 스페이서 재료의 표면에상기 하부 전극용의 구성 재료층을 접착시키는 단계와, 상기 스페이서 재료의 측면 상의 구성 재료층은 남겨두면서 상기 구성 재료층을 에칭하는 단계와, 상기 스페이서 재료를 제거시키고 상기 하부 전극을 형성시키는 단계와, 상기 하부 전극의 표면 상에 상기 유전체막을 형성하는 단계와, 상기 유전체막의 표면 상에 상기 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조방법.
- 제4항에 있어서, 상기 마스크 재료의 상기 스페이싱은 그 두께의 1/2 내지 1/10인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 제4항에 있어서, 상기 마스크 재료의 상기 스페이싱은 상기 마스크 재료와 상기 스페이싱의 영역 바로 아래에서 에칭되어지는 재료의 결합된 두께의 1/2 내지 1/10 또는 그 미만인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 제4항에 있어서, 이방성 특성을 가지며 에칭 재료를 거의 누적시키지 않는 에칭 가스를 이용하여 상기 스페이서 재료를 에칭하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 제4항에 있어서, 확산 영역을 갖는 메모리 셀을 형성하며 상기 하부 전극을 상기 확산 영역에 접속시키는 컨택트홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 반도체 디바이스에 있어서, 반도체기판과, 상기 반도체기판 상에 배열된 스크린 캐패시터를 포함하며, 상기 스크린 캐패시터 각각은 내경을 갖는 원통형의 하부 전극, 역 절두체 형상의 단면을 갖는 사부 전극, 및 상기 하부 전극과 상부 전극 간의 유전체막을 갖는 것을 특징으로 하는 반도체 디바이스.
- 제9항에 있어서, 상기 다수의 스크린 캐패시터는 상기 반도체기판 상에 정합 방향으로 소정의 스페이싱으로 배열되어 있으며, 상기 정합 방향으로의 상기 스페이싱은 상기 하부 전극의 내경 미만인 것을 특징으로 하는 반도체 디바이스.
- 제9항에 있어서, 상기 하부 전극은 그 하부 엣지에서 그 상부엣지까지 거의 수직인 내면을 가지며, 상기 하부 전극은 그 하부 엣지에서 그 상부 엣지의 중간 위치까지 거의 수직인 외면을 가지며, 상기 유전체막은 상기 하부 전극의 중간 위치에서 상기 하부 엣지의 상부 엣지까지 박막인 것을 특징으로 하는 반도체 디바이스.
- 제9항에 있어서, 확산영역을 갖는 메모리 셀과, 상기 하부 전극을 상기 메모리 셀의 상기 확산 영역에 접속시키는 컨택트 홀을 더 포함하는 것을 특징으로 하는 반도체 디바이스.
- 반도체 디바이스의 제조 방법에 있어서, 반도체기판을 제공하는 단계와, 상기 반도체기판 상에 원통형의 하부 전극, 유전체막, 및 역 절도체형의 단면을 갖는 상부 전극을 각각 갖는 다수의 스크린 캐패시터를 제공하는 단계와, 상기 반도체기판 상에 상기 다수의 스크린 캐패시터의 형상을 조절하기 위한 스페이서 재료를 형성하는 단계와, 상기 스페이서 재료 상에 제1마스크를 형성하는 단계와, 상기 제1마스크 재료를 사용하여 마스크되지 않은 영역 바로 아래에 있는 상기 스페이서 재료를 선택적으로 제거시켜 상기 하부 전극의 외경을 정하도록 상기 스페이서 재료를 에칭하는 단계와, 상기 스페이서 재료의 표면에 상기 하부 전극영의 구성 재료층을 접착시키는 단계와, 상기 스페이서 재료의 상면 미만의 높이로 제거된 상기 스페이서 재료의 영역에 제2마스크 재료를 충전시키는 단계와, 상기 스페이서 재료상에 또한 그 부근에 노출된 상기 구성 재료층을 에칭하는 단계와, 상기 스페이서 재료의 측면 상의 상기 구성 재료층은 남겨두면서 상기 제2마스크 재료를 제거시키는 단계와, 상기 하부 전극이 형성되도록 상기 스페이서 재료를 제거시키는 단계와, 상기 하부 전극의 표면상에 상기 유전체막을 형성하는 단계와, 상기 유전체막의 표면상에 상기 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 반도체기판을 제공하는 단계와, 상기 반도체기판상에 원통형의 하부 전극, 유전체막 및 역 절두체형의 상부 전극을 각각 갖는 다수의 스크린 캐패시터를 상기 하부 전극의 내경보다 작은 정합 방향으로의 스페이싱으로 제공하는 단계를 포함한 반도체 디바이스의 제조 방법에 있어서, 상기 반도체 기판상에 상기 다수의 스크린 캐패시터의 형상을 조절하기 위한 스페이서 재료를 형성하는 단계와, 상기 스페이서 재료상에 다수의 제1마스크 재료를 소정의 스페이싱으로 정합 방향으로 배열시켜 형성하되, 상기 정합 방향으로의 스페이싱은 상기 마스크 재료의 직경 및 두께 미만이 되도록 하는 다수의 제1마스크 재료를 형성하는 단계와, 상기 제1마스크 재료를 사용하여 상기 스페이싱 영역 바로 아래에 있는 상기 스페이서 재료를 선택적으로 제거시켜 상기 스페이서 재료를 다수의 유닛으로 분할시켜 상기 각 스페이서 재료에 의해 상기 하부 전극의 내경이 정해지도록 상기 스페이서 재료를 에칭하는 단계와, 상기 스페이서 재료의 표면에 상기 하부 전극용의 구성 재료층을 접착시키는 단계와, 상기 분할된 다수의 스페이서 재료 사이에 상기 스페이서 재료의 상면 미만의 높이까지 제2마스크를 재료를 충전시키는 단계와, 상기 스페이서 재료 상에 그 부근에 노출된 상기 구성 재료층을 에칭하는 단계와, 상기 스페이서 재료의 측면 상의 상기 구성 재료층은 남겨두면서 상기 제2마스크 재료를 제거시키는 단계와, 상기 스페이서 재료를 제거시키며 상기 하부 전극을 형성하는 단계와, 상기 하부 전극의 적어도 일부 표면 상에 유전체막을 형성하는 단계와, 상기 유전체막의 표면상에 상기 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 제14항에 있어서, 상기 스페이서 재료 중 마스크 되지 않은 영역의 직경이나 상기 제1마스크 재료의 스페이싱은 상기 제1마스크 재료의 두께의 1배 이상 내지 10배 미만인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 제14항에 있어서, 상기 스페이서 재료 중 마스크 되지 않은 영역의 직경이나 상기 제1마스크 재료의 스페이싱은 상기 제1마스크 재료의 두께와 상기 마스크되지 않거나 상기 스페이싱 영역 바로 아래에서 에칭되는 재료 두께의 전체 결합 두께의 1배 이상 내지 10배 미만인 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 제14항에 있어서, 확산 영역을 갖는 메모리 셀부와, 상기 하부 전극을 상기 확산 영역에 접속시키는 컨택트 홀을 제공하는 단계를 더 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 반도체 디바이스의 제조 방법에 있어서, 반도체기판을 제공하는 단계와, 상기 반도체기판상에 원통형의 하부 전극, 유전체막 및 상부 전극을 각각 갖는 다수의 스크린 캐패시터를 제공하는 단계와, 스페이서 재료를 제공하는 단계와, 상기 스페이서 재료상에 마스크 재료를 형성하는 단계와, 상기 마스크를 재료를 사용하여 마스크되지 않은 영역 바로 아래에 있는 상기 스페이서 재료를 선택적으로 제거시켜 상기 하부 전극의 직경을 조절하도록 상기 스페이서 물질을 에칭하는 단계와, 상기 스페이서 재료의 표면에 상기 하부 전극용의 구성 재료층을 접착시키는 단계와, 산화물에 대해서는 에칭 선택도가 낮으며 등방성 에칭 성분이 제공되며 상기 스페이서 재료의 측면 상의 구성 재료층은 남겨두어 상기 구성 재료층의 상부 엣지에서 버(burr)가 발생되는 것을 방지시키는 에칭 조건 하에서 상기 구성 재료층을 에칭하는 단계와, 상기 스페이서 재료를 제거시켜 상기 하부 전극을 형성하는 단계와, 상기 하부 전극의 표면 상에 상기 유전체막을 형성하는 단계와, 상기 유전체막의 표면상에 상기 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
- 반도체 기판을 제공하는 단계와, 상기 반도체 기판 상에 원통형의 하부 전극, 유전체막, 및 상부 전극을 각각 갖는 다수의 스크린 캐패시터를 제공하는 단계를 포함하는 반도체 디바이스의 제조방법에 있어서, 상기 반도체 기판 상에 상기 다수의 스크린 캐패시터의 형상을 조절하기 위한 스페이서 재료를 형성하는 단계와, 상기 스페이서 재료상에 마스크 재료를 형성하는 단계와, 상기 마스크 재료를 사용하여 상기 스페이서 재료를 에칭하는 단계와, 상기 하부 전극의 직경을 정하도록 마스크되지 않은 영역 바로 아래에 있는 상기 스페이서 재료를 선택적으로 제거시키는 단계와, 상기 스페이서 재료의 표면에 사익 하부 전극용의 구성 재료층은 애칭시키는단계와, 상기 구성 재료층의 상부 엣지에 대해 버가 제거되도록 등방성 에칭을 행하는 단계와, 상기 스페이서 재료를 제거시켜 상기 하부 전극을 형성하는 단계와, 상기 하부 전극의 표면 상에 유전체막을 형성하는 단계와, 상기 유전체막의 표면 상에 상기 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-248499 | 1995-09-01 | ||
JP7248499A JPH0974174A (ja) | 1995-09-01 | 1995-09-01 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970018548A true KR970018548A (ko) | 1997-04-30 |
KR100423858B1 KR100423858B1 (ko) | 2004-10-08 |
Family
ID=17179087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960038371A KR100423858B1 (ko) | 1995-09-01 | 1996-09-02 | 반도체디바이스및그제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5933726A (ko) |
JP (1) | JPH0974174A (ko) |
KR (1) | KR100423858B1 (ko) |
TW (1) | TW328652B (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3230663B2 (ja) * | 1998-03-27 | 2001-11-19 | 日本電気株式会社 | 円筒型スタック電極の製造方法 |
US6163047A (en) * | 1999-07-12 | 2000-12-19 | Vanguard International Semiconductor Corp. | Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell |
US6458649B1 (en) | 1999-07-22 | 2002-10-01 | Micron Technology, Inc. | Methods of forming capacitor-over-bit line memory cells |
US6589876B1 (en) * | 1999-07-22 | 2003-07-08 | Micron Technology, Inc. | Methods of forming conductive capacitor plugs, methods of forming capacitor contact openings, and methods of forming memory arrays |
US6232168B1 (en) * | 2000-08-25 | 2001-05-15 | Micron Technology, Inc. | Memory circuitry and method of forming memory circuitry |
JP4651169B2 (ja) * | 2000-08-31 | 2011-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6300191B1 (en) | 2001-02-15 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device |
ITMI20042206A1 (it) * | 2004-11-17 | 2005-02-17 | St Microelectronics Srl | Procedimento per la definizione di cirfuiti integrati di dispositivi elettronici a semicondutture |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2528731B2 (ja) * | 1990-01-26 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
US5381365A (en) * | 1990-01-26 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having stacked type capacitor and manufacturing method therefor |
JPH06260609A (ja) * | 1992-06-10 | 1994-09-16 | Mitsubishi Electric Corp | 筒型キャパシタを有する半導体記憶装置およびその製造方法 |
JPH0685187A (ja) * | 1992-09-07 | 1994-03-25 | Nec Corp | 半導体記憶装置 |
US5539612A (en) * | 1992-09-08 | 1996-07-23 | Texas Instruments Incorporated | Intermediate structure for forming a storage capacitor |
KR0168346B1 (ko) * | 1994-12-29 | 1998-12-15 | 김광호 | 고유전율 재료를 이용한 커패시터 및 그 제조방법 |
-
1995
- 1995-09-01 JP JP7248499A patent/JPH0974174A/ja not_active Withdrawn
-
1996
- 1996-08-27 US US08/709,203 patent/US5933726A/en not_active Expired - Lifetime
- 1996-09-02 KR KR1019960038371A patent/KR100423858B1/ko not_active IP Right Cessation
-
1997
- 1997-01-27 TW TW086100847A patent/TW328652B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW328652B (en) | 1998-03-21 |
US5933726A (en) | 1999-08-03 |
KR100423858B1 (ko) | 2004-10-08 |
JPH0974174A (ja) | 1997-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920018927A (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
KR970018548A (ko) | 반도체 디바이스 및 그 제조 방법 | |
KR960006030A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR20000062378A (ko) | 마이크로메카닉 반도체 장치 및 그것의 제조 방법 | |
KR950014980A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR960002822A (ko) | 반도체장치 제조방법 | |
KR100644526B1 (ko) | 엠보싱형 커패시터의 제조 방법 | |
KR100641983B1 (ko) | 이중 다마신 구조를 갖는 금속-절연체-금속 커패시터 및그 제조 방법 | |
KR20040057628A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR910010717A (ko) | 반도체장치의 제조방법 | |
US9862600B2 (en) | Chip structure | |
KR950026042A (ko) | 적층 캐패시터 제조방법 | |
KR100529624B1 (ko) | 반도체 소자의 금속-절연체-금속 커패시터 제조 방법 | |
KR100256119B1 (ko) | 디램셀의 저장전극 제조방법 | |
JPH03201540A (ja) | 薄膜トランジスタの製造方法 | |
KR100579862B1 (ko) | 금속-절연체-금속 커패시터 및 그 제조 방법 | |
KR0132747B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR0152651B1 (ko) | 캐패시터의 제조방법 | |
KR920000384B1 (ko) | 반도체 기억장치의 제조방법 및 그 소자 | |
KR0166034B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
KR970008596A (ko) | Hsg 마스크를 이용한 캐패시터 제조방법 | |
KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
KR960026860A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR930001430A (ko) | 반도체 메모리장치의 커패시터구조 및 그 제조방법 | |
KR950030335A (ko) | 반도체소자의 저장전극 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 12 |
|
EXPY | Expiration of term |