KR960002822A - 반도체장치 제조방법 - Google Patents
반도체장치 제조방법 Download PDFInfo
- Publication number
- KR960002822A KR960002822A KR1019950016239A KR19950016239A KR960002822A KR 960002822 A KR960002822 A KR 960002822A KR 1019950016239 A KR1019950016239 A KR 1019950016239A KR 19950016239 A KR19950016239 A KR 19950016239A KR 960002822 A KR960002822 A KR 960002822A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- sio
- etching
- nitride layer
- nitride
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 스크린형 구조의 원통형 스택 셀 캐패시터를 포함하는 다이나믹 RAM을 제조하는 방법에 관한 것이다. SiO2층(22)는 폴리실리콘층(11)(또는 반도체 기판(1))상에 형성되어 프리포옴 또는 스페이서로서 작용한다. 질화물층(31)은 SiO2층상에 적층되고, 질화물층(31) 및 SiO2층(22)는 실제로 동일한 패턴으로 가공된다. 그 다음, SiO2층(22)의 외부면은 질화물층(31)을 마스크로서 사용하여 에치되어, 질화물층(31)이 에치에 의해 제거된 영역에 측방 돌출 구조물(31A)를 형성하게 한다. 폴리실리콘층(23)은 돌출부를 포함하는 질화물층(31) 및 SiO2층(22)의 상부로부터, 캐패시터 하부 전극으로서 작용하는 실리콘층(11)의 상부에 접착된다.
질화물층(31)의 돌출부(31A) 바로 아래에 있는 SiO2층(22)의 외부면 상에 폴리실리콘층(23)의 일부를 남기도록 에칭된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제23도는 본 발명의 제1실시예에 따른 다이나믹 RAM메모리 셀을 제조하는 공정의 다른 단계의 주요부를 도시한 단면도.
Claims (3)
- 반도체 제조방법에 있어서, 베이스 상에 제1층을 형성하는 단계, 상기 제1층 상엥 제2층을 적층하는 단계, 상기 제2층 및 상기 제1층을 실질적으로 동일한 패턴으로 가공하는 단계, 상기 제2층을 마스크로 사용하여 상기 제1층을 외부면을 에칭하며, 이 에칭에 의해 제거된 영역에 상기 제2층을 돌출시키는 단계, 돌출부를 포함하는 상기 제2층 및 상기 제1층에서 베이스로 제3층을 접착시키는 단계, 및 상기 제3층의 일부가 상기제2층의 돌출부의 바로 아래에 있는 상기 제1층의 외부면 상에 남도록 상기 제3층을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 제조방법.
- 제1항에 있어서, 상기 제3층을 접착한 후에, 상기 제3층 상에 제4층을 적층하는 단계, 및 상기 제4층의 일부가 상기 제2층 돌출부 내의 상기 제3층의 접착부 바로 아래에 있는 상기 제3층의 외부면 상에 남도록 상기 제4층의 전체표면을 에칭하는 단계를 포함하는 것을 특징으로 하는 반도체 제조방법.
- 제1항에 있어서, 상기 제3층을 에칭한 후에, 최소한 상기 제2층 및 제1층을 에칭하여 제거하는 단계, 상기 제3층의 나머지 부분을 포함하는 상에 제5층을 형성하는 단계, 및 상기 제5층에 제6층을 접착함으로서, 상기 제3층과 상기 제6층이 대향 전극이고 사익 제5층이 유전막인 스크린형 구조의 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP94-201271 | 1994-06-30 | ||
JP6201271A JPH0817943A (ja) | 1994-06-30 | 1994-06-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960002822A true KR960002822A (ko) | 1996-01-26 |
KR100373964B1 KR100373964B1 (ko) | 2003-07-18 |
Family
ID=16438196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950016239A KR100373964B1 (ko) | 1994-06-30 | 1995-06-19 | 반도체장치제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5629225A (ko) |
JP (1) | JPH0817943A (ko) |
KR (1) | KR100373964B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3063606B2 (ja) * | 1996-02-13 | 2000-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
US5851872A (en) * | 1996-04-03 | 1998-12-22 | United Microelectronics Corporation | Method of fabricating dynamic random access memory |
TW463288B (en) * | 1997-05-20 | 2001-11-11 | Nanya Technology Corp | Manufacturing method for cup-like capacitor |
US6229174B1 (en) * | 1997-12-08 | 2001-05-08 | Micron Technology, Inc. | Contact structure for memory device |
KR100310823B1 (ko) * | 1998-12-15 | 2001-12-17 | 김영환 | 반도체장치의콘택홀형성방법 |
US6373194B1 (en) * | 2000-06-01 | 2002-04-16 | Raytheon Company | Optical magnetron for high efficiency production of optical radiation |
US7265360B2 (en) * | 2004-11-05 | 2007-09-04 | Raytheon Company | Magnetron anode design for short wavelength operation |
JP2007208069A (ja) * | 2006-02-02 | 2007-08-16 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
US5436187A (en) * | 1994-02-22 | 1995-07-25 | Nec Corporation | Process for fabricating a semiconductor memory device including a capacitor having a cylindrical storage node electrode |
-
1994
- 1994-06-30 JP JP6201271A patent/JPH0817943A/ja active Pending
-
1995
- 1995-06-07 US US08/478,635 patent/US5629225A/en not_active Expired - Lifetime
- 1995-06-19 KR KR1019950016239A patent/KR100373964B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH0817943A (ja) | 1996-01-19 |
US5629225A (en) | 1997-05-13 |
KR100373964B1 (ko) | 2003-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960002822A (ko) | 반도체장치 제조방법 | |
KR980005441A (ko) | 반도체 소자의 제조 방법 | |
KR970059797A (ko) | 액정표시장치의 제조방법 | |
KR950026042A (ko) | 적층 캐패시터 제조방법 | |
KR960043176A (ko) | 캐패시터 제조방법 | |
KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970012988A (ko) | 원통형 커패시터 제조방법 | |
KR950028144A (ko) | 반도체 장치의 캐패시터 | |
KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026818A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026860A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026815A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970054246A (ko) | 반도체소자의 저장전극 형성방법 | |
KR960026804A (ko) | 반도체소자의 스택 캐패시터 제조방법 | |
KR950021618A (ko) | 실린더형 캐패시터의 제조방법 | |
KR970054122A (ko) | 반도체소자의 저장전극 형성방법 | |
KR960026852A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970054076A (ko) | 반도체장치의 커패시터 및 그의 제조방법 | |
KR960026797A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970054062A (ko) | 반도체 장치의 커패시터 제조 방법 | |
KR960002789A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960039373A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110201 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |