KR970008614A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR970008614A
KR970008614A KR1019960030765A KR19960030765A KR970008614A KR 970008614 A KR970008614 A KR 970008614A KR 1019960030765 A KR1019960030765 A KR 1019960030765A KR 19960030765 A KR19960030765 A KR 19960030765A KR 970008614 A KR970008614 A KR 970008614A
Authority
KR
South Korea
Prior art keywords
group
semiconductor device
electrode
oxygen
dielectric film
Prior art date
Application number
KR1019960030765A
Other languages
English (en)
Other versions
KR100264429B1 (ko
Inventor
도모노리 아오야마
게이타로 이마이
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970008614A publication Critical patent/KR970008614A/ko
Application granted granted Critical
Publication of KR100264429B1 publication Critical patent/KR100264429B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 반도체장치는 반도체 기판과 반도체 기판 상에 형성된 캐패시터로 이루어지고, 여기서 캐패시터는 반도체 기판에 가깝게 배치된 제1전극과, 반도체기판으로부터 떨어져 배치된 제2전극 및, 금속산화물로 형성되고 제1전극과 제2전극 사이에 삽입된 유전체막으로 이루어지고, 적어도 제1 및 제2전극 중 한쪽은 산소를 포함하고 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹(7A)와 그룹 (8)중 어느 한쪽으로부터 선택된 요소로부터 구성되며, 산소의 함유량은 0.004~5atom%의 범위가 된다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제11도는 본 발명의 제1실시예에 따른 반도체장치의 소자구조를 나타낸 단면도.

Claims (24)

  1. 반도체 기판과, 이 반도체 기판 상에 형성된 캐패시터에 있어서, 상기 캐패시터는 제1전극과 제2전극 및 금속산화물로 형성되고 상기 제1 및 제2전극 사이에 삽입된 유전체막을포함하고 다층으로 형성되고, 상기 제1 및 제2전극중 적어도 한쪽은 산소를 포함하고 주기 테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹(7A)과 그룹(8)중 어느 한쪽으로부터 선택된 요소중 적어도 한쪽에 의해 구성되며, 산소의 함유량은 상기 요소의 산화의 형성으로 존재할 수 있는 이론적 산소량보다 적은 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 산소의 함유량은 0.004~5atom%의 범위것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 산소의 함유량은 0.1~5atom%의 범위것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 그룹(7A)과 그룹(8) 요소중 한쪽은 적어도 플라티넘, 루테늄, 백금, 레늄, 오스뮴, 이리듐, 및 오듐으로 이루어진 그룹으로부터 선택된 요소중 하나인 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 그룹(7A)과 그릅(8) 요소중 한쪽은 루테늄인 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기전극은 산소를 포함하고 직접 상기 반도체 기판의 도전영역과 또는 도전영역 상에 형성된 다층 실리콘층을 통하여 접하는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 제1전극을 구성하는 도전재료의 산화층은 상기 제1전극과 상기 유전체막 사이에 삽입된 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 반도체 기판 상에 형성된 MOS형 트랜지스터와 상기 캐패시터와의 조합으로 구성된 메모리셀로 이루어진 DRAM장치인 것을 특징으로 하는 반도체장치.
  9. 실리콘 기판과, 실리콘 기판 상에 형성된 캐패시터에 있어서, 상기 캐패시터는 제1전극과, 제2전극 및, 금속산화물로형성되고 상기 제1 및 제2전극 사이에 삽입된 유전체막으로 이루어진 다층으로 형성되고, 상기 제1 및 제2전극중 적어도 한쪽은 금속원소, 도전성이 있는 산화물 또는, 상기 금속원소의 화합물로 형성되고 실리콘 기판의 도전영역 또는 실리콘을 포하하는 도전층과 접하도록 삽입되며, 실리콘과 상기 금속원소로 이루어진 혼합 산화물층은 상기 제1 및 제2전극과 상기 도전영역 또는 실리콘을 포함하는 상기 도전층 중 적어도 한쪽에 삽입되어 이루어진 것을 특징으로 하는 반도체장치.
  10. 제9항에 있어서, 상기 그룹(7A)과 그룹(8) 요소중 한쪽은 적어도 플라티넘, 루테늄, 백금, 레늄, 오스뮴, 이리듐, 및 로듐으로 이루어진 그룹으로부터 선택된 요소중 적어도 하나인 것을 특징으로 하는 반도체장치.
  11. 제9항에 있어서, 상기 그룹(7A)과 그릅(8) 요소중 한쪽은 루테늄인 것을 특징으로 하는 반도체장치.
  12. 제9항에 있어서, 상기 혼합 산화물층은 1~10nm 범위의 두께를 갖는 것을 특징으로 하는 반도체장치.
  13. 제9항에 있어서, 상기 혼합 산화물층의 상기 금속원소는 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹(7A)과 그룹(8)중 어느 한쪽으로부터 선택된 요소중 적어도 하나인 것을 특징으로 하는 반도체장치.
  14. 제9항에 있어서, 상기 반도체 기판 상에 형성된 MOS형 트랜지스트와 상기 캐패시터와의 조합으로 구성된 메모리셀로 이루어진 DRAM장치인 것을 특징으로 하는 반도체장치.
  15. 제1전극과, 유전체막 및 제2전극으로 이루어진 캐패시터에 있어서, 산소를 포함하는 대기에서 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹(7A)과 그룹(8)중 어느 한쪽으로부터 선택된 적어도 하나의 요소를 스퍼터링에 의해 반도체기판 상에 제1전극 되도록 상기 요소의 산화물의 형성으로 존재할 수 있는 산소의 이론적인 양보다 적은 산소의 함유량을 포함하는 금속막을 형성하는 단계와, 상기 금속막 상에 금속산화물로 이루어진 유전체막을 형성하는 단계 및, 상기 유전체막 상에 제2전극을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치 제조방법.
  16. 제15항에 있어서, 산소를 포함하는 상기 대기는 1~40%의 산소농도를 갖는 것을 특징으로 하는 반도체장치 제조방법.
  17. 제15항에 있어서, 상기 그룹(7A)과 그룹(8)중 한쪽은 플라티넘, 루테늄, 백금, 레늄, 오스뮴, 이리듐 및, 로듐으로 이루어진 그룹으로부터 선택된 요소중 적어도 하나인 것을 특징으로 하는 반도체장치 제조방법.
  18. 제15항에 있어서, 산소를 포함하는 상기 금속막의 형성 후, 열처리의 단계를 더 구비하여 이루어진 것을 특징으로 하는 반도체장치 제조방법.
  19. 제15항에 있어서, 상기 제1전극을 형성하기 위하여 상기 금속막을 패터닝한 후 열처리의 단계를 더 구비하여 이루어진 것을 특징으로 하는 반도체장치 제조방법.
  20. 제1전극, 유전체막 및, 제2전극으로 이루어진 캐패시터에 있어서, 산소를 포함하는 대기에서 화학적 증착 위상 성장으로 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹(7A)과 그룹(8)중 어느 한쪽으로부터 선택된 적어도 하나의 요소를 노출함으로써 반도체 기판 상에 제1전극 되도록 상기 요소인 산화물의 형성으로 존재할 수 있는 산소의 이론적인 양보다 적은 산소 함유량을 포함하는 금속막을 퇴적하는 단계와, 상기 금속막 상에 금속산화물로 이루어진 유전체막을 형성하는 단계 및, 상기 유전체막 상에 제2전극을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치 제조방법.
  21. 제20항에 있어서, 상기 산소를 포함하는 대기는 1`40%의 산소농도를 갖는 것을 특징으로 하는 반도체장치 제조방법.
  22. 제20항에 있어서, 상기 그룹(7A)과 그룹(8)중 한쪽은 플라티넘, 루테늄, 백금, 레늄, 오스뮴, 이리듐, 로듐으로 이루어진 그룹으로부터 선택된 요소중 적어도 하나인 것을 특징으로 하는 반도체장치 제조방법.
  23. 제20항에 있어서, 산소를 포함하는 상기 금속막의 형성 후, 열처리의 단계를 더 구비하여 이루어진 것을 특징으로 하는 반도체장치 제조방법.
  24. 제20항에 있어서, 상기 제1전극으로 형성하기 위하여 상기 금속막을 패터닝한 후, 열처리의 단계를 더 구비하여 이루어진 것을 특징으로 하는 반도체장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960030765A 1995-07-28 1996-07-27 반도체장치 KR100264429B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19367795 1995-07-28
JP95-193677 1995-07-28
JP7320720A JPH09102591A (ja) 1995-07-28 1995-12-08 半導体装置及びその製造方法
JP95-320720 1995-12-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020000007760A Division KR100308241B1 (ko) 1995-07-28 2000-02-18 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970008614A true KR970008614A (ko) 1997-02-24
KR100264429B1 KR100264429B1 (ko) 2000-08-16

Family

ID=26508013

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960030765A KR100264429B1 (ko) 1995-07-28 1996-07-27 반도체장치
KR1020000007760A KR100308241B1 (ko) 1995-07-28 2000-02-18 반도체장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020000007760A KR100308241B1 (ko) 1995-07-28 2000-02-18 반도체장치의 제조방법

Country Status (4)

Country Link
US (2) US5852307A (ko)
JP (1) JPH09102591A (ko)
KR (2) KR100264429B1 (ko)
DE (1) DE19630310C2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273228B1 (ko) * 1997-09-27 2001-01-15 김영환 캐패시터제조방법
KR100859949B1 (ko) * 2002-07-19 2008-09-23 매그나칩 반도체 유한회사 아날로그 반도체 소자의 제조방법

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
US6043529A (en) * 1996-09-30 2000-03-28 Siemens Aktiengesellschaft Semiconductor configuration with a protected barrier for a stacked cell
DE19640246A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
JPH10261772A (ja) * 1997-01-14 1998-09-29 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
JPH10209392A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
JP3060995B2 (ja) * 1997-05-29 2000-07-10 日本電気株式会社 半導体容量素子構造および製造方法
JP3169866B2 (ja) * 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
JPH11163329A (ja) * 1997-11-27 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
KR100280206B1 (ko) * 1997-12-06 2001-03-02 윤종용 고유전체 캐패시터 및 그의 제조 방법
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6495412B1 (en) 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
DE19909295A1 (de) * 1999-03-03 2000-09-14 Siemens Ag Mikroelektronische Struktur
KR100430324B1 (ko) * 1998-12-23 2004-05-03 인피니언 테크놀로지스 아게 커패시터 전극 구조물
DE19860080B4 (de) * 1998-12-23 2007-03-29 Infineon Technologies Ag Mikroelektronische Struktur
JP4647050B2 (ja) * 1999-09-28 2011-03-09 ローム株式会社 強誘電体キャパシタ及びその製造方法
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
US6492241B1 (en) * 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
KR100517911B1 (ko) * 2000-05-19 2005-10-04 주식회사 하이닉스반도체 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
US7253076B1 (en) 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
KR100612561B1 (ko) * 2000-06-19 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6597028B2 (en) * 2000-06-26 2003-07-22 Ramtron International Corporation Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same
US6617248B1 (en) * 2000-11-10 2003-09-09 Micron Technology, Inc. Method for forming a ruthenium metal layer
US6368910B1 (en) * 2000-11-24 2002-04-09 Winbond Electronics Corp. Method of fabricating ruthenium-based contact plug for memory devices
KR100376257B1 (ko) * 2000-12-21 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
DE10114406A1 (de) * 2001-03-23 2002-10-02 Infineon Technologies Ag Verfahren zur Herstellung ferroelektrischer Speicherzellen
KR100707799B1 (ko) * 2001-06-30 2007-04-17 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6495428B1 (en) * 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
JP2003046004A (ja) * 2001-07-27 2003-02-14 New Japan Radio Co Ltd Ｓｉｍｉｓ型トランジスタおよびその製造方法
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
JP2004104012A (ja) * 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
US7015564B2 (en) * 2003-09-02 2006-03-21 Matsushita Electric Industrial Co., Ltd. Capacitive element and semiconductor memory device
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8003511B2 (en) * 2008-12-19 2011-08-23 Unity Semiconductor Corporation Memory cell formation using ion implant isolated conductive metal oxide
US20060261441A1 (en) * 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
JP4600322B2 (ja) * 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US7750173B2 (en) * 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
JP6661678B2 (ja) * 2018-02-23 2020-03-11 三菱電機株式会社 熱式検出センサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225149A (ja) * 1988-03-04 1989-09-08 Toshiba Corp キャパシタ及びその製造方法
JP2798769B2 (ja) * 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
DE69109366T2 (de) * 1990-05-31 1995-10-19 Canon Kk Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
JP3125425B2 (ja) * 1992-03-05 2001-01-15 日本電気株式会社 薄膜コンデンサとその製造方法
DE4222564C2 (de) * 1992-07-09 2001-12-13 Blohm & Voss Ind Gmbh Abdichtungsanordnung von Propellerantrieben für Schiffe mit zwei konzentrischen gegenläufigen Propellerwellen
JPH06338599A (ja) * 1993-03-31 1994-12-06 Toshiba Corp 半導体装置およびその製造方法
JPH0794680A (ja) * 1993-09-22 1995-04-07 Fujitsu Ltd 半導体装置の製造方法
JP3414481B2 (ja) * 1994-03-18 2003-06-09 富士通株式会社 キャパシタおよび半導体装置
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5985690A (en) * 1995-01-30 1999-11-16 Nec Corporation Method of manufacturing contact image sensor
US5695815A (en) * 1996-05-29 1997-12-09 Micron Technology, Inc. Metal carboxylate complexes for formation of metal-containing films on semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100273228B1 (ko) * 1997-09-27 2001-01-15 김영환 캐패시터제조방법
KR100859949B1 (ko) * 2002-07-19 2008-09-23 매그나칩 반도체 유한회사 아날로그 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR100264429B1 (ko) 2000-08-16
JPH09102591A (ja) 1997-04-15
US5852307A (en) 1998-12-22
US6156599A (en) 2000-12-05
DE19630310C2 (de) 1999-08-12
DE19630310A1 (de) 1997-01-30
KR100308241B1 (ko) 2001-11-03

Similar Documents

Publication Publication Date Title
KR970008614A (ko) 반도체장치 및 그 제조방법
KR100287176B1 (ko) 고온산화를이용한반도체소자의커패시터형성방법
US6781175B2 (en) Rhodium-rich integrated circuit capacitor electrode
KR930005121A (ko) 반도체 장치 제조 방법
KR970702585A (ko) 산소장벽이 마련된 하부전극을 가지는 강유전성의 메모리 소자를 포함하는 반도체 디바이스(semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier)
KR960043218A (ko) 반도체 장치의 커패시터 및 그 제조방법
KR920702797A (ko) 강 유전체를 구비한 반도체 장치 및 그 제조 방법
KR900013586A (ko) 반도체 장치
TW365041B (en) Method for forming metal layer of platinum group and method for fabricating capacitor utilizing the same
KR960012511A (ko) 용량성 구조 및 그와 유전성막의 형성방법
TW371361B (en) Semiconductor storage device and its manufacture
KR960036154A (ko) 강유전성 캐패시터
KR970008552A (ko) 반도체 장치의 캐패시터 제조방법
KR970053977A (ko) 반도체 집적회로 장치 및 그 제조방법
TW506129B (en) Semiconductor device
KR850005139A (ko) 반도체 장치의 제조방법
JP2005526377A (ja) 金属含有材料及びキャパシタ電極形成方法並びにキャパシタ構造
KR930005251A (ko) 반도체 장치 및 그 제조 방법
KR920013712A (ko) 집적회로 메모리 엘레멘트가되는 pzt캐패시터 및 그의 제조방법
JP2000077629A (ja) 拡散障壁が設けられた積層キャパシタ
KR970003719A (ko) 반도체소자의 제조방법
TW415075B (en) Semiconductor device and method of manufacturing the same
US5926734A (en) Semiconductor structure having a titanium barrier layer
KR19990081298A (ko) 반도체 장치의 커패시터 제조방법
KR950004548A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee