KR930005251A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR930005251A
KR930005251A KR1019920015722A KR920015722A KR930005251A KR 930005251 A KR930005251 A KR 930005251A KR 1019920015722 A KR1019920015722 A KR 1019920015722A KR 920015722 A KR920015722 A KR 920015722A KR 930005251 A KR930005251 A KR 930005251A
Authority
KR
South Korea
Prior art keywords
layer
insulating substrate
nitrogen
wiring
electrode wiring
Prior art date
Application number
KR1019920015722A
Other languages
English (en)
Other versions
KR960006110B1 (ko
Inventor
야스노리 시마다
마사히또 고또
히사시 사이또
고지 다니구찌
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR930005251A publication Critical patent/KR930005251A/ko
Application granted granted Critical
Publication of KR960006110B1 publication Critical patent/KR960006110B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 TFT의 평면도,
제2도는 제1도의 A-A선 단면도.

Claims (29)

  1. 절연기판 및 상기 절연기판의 영역에 제공된 전극 배선을 포함하고, 상기 전극 배선이 Ta와 Nb의 합금, Nb, 및 Nb를 주성분으로 하는 금속중에서 선택한 재료로 형성됨을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, Nb를 주성분으로 하는 상기 금속은 질소가 도프된 Nb임을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 전극 배선의 양극산화반응에 의해 형성되는 산화막이 그 전극 배선의 표면에 제공됨을 특징으로 하는 반도체장치.
  4. 절연기판 및 상기 절연기판의 영역에 제공되고, 하부층과 상부층의 2층 구조를 가지며, 하부층이, 상부층보다 상기 절연기판에 더 가까이 있는 전극배선을 포함하고, 상기 하부층은 Ta와 Nb의 함금으로 형성되고, 상기 상부층은 Ta로 형성됨을 특징으로 하는 반도체장치.
  5. 제4항에 있어서, 상기 하부층의 두께가 최대 20nm임을 특징으로 하는 반도체장치.
  6. 제4항에 있어서, 상기 전극배선의 양극산화반응에 의해 형성되는 산화막이 그 전극배선의 표면엑에 제공됨을 특징으로 하는 반도체장치.
  7. 절연기판, 상기 절연기판의 영역에 제공된 게이트전극 배선, 상기 게이트전극 배선을 갖는 상기 절연기판의 표면에 제공된 게이트 절연막, 상기 게이트 절연막중에서 상기 게이트전극 배선 위에 있는 부분에 제공된 반도체층 및 상기 반도체 층에 둘다 부분적으로 중첩되는 소스전극과 드레인전극을 포함하고, 상기 게이트전극 배선은 Ta와 Nb의 합금, Nb, Nb를 주성분으로 하여 금속중에서 선택한 재료로 형성됨을 특징으로 하는 반도체장치.
  8. 제7항에 있어서, Nb를 주성분으로 하는 상기 금속이 질소가 도프된 Nb임을 특징으로 하는 반도체장치.
  9. 제7항에 있어서, 상기 게이트전극 배선의 양극산화반응에 의해 형성되는 산화막이 상기 게이트 절연막과 상기 게이트전극 배선 사이에 제공됨을 특징으로 하는 반도체장치.
  10. 절연기판, 상기 절연기관의 영역에 제공되고, 하부층과 상부층의 2층 구조를 가지며, 하부 층은 상부층보다 상기 절연기판에 더 가까이 있는 게이트전극 배선, 상기 게이트전극 배선을 갖는 상기 절연기판의 표면에 제공되는 게이트 절연막, 상기 게이트 절연막중에서 상기 게이트전극 배선위에 있는 부분에 제공된 반도체층 및 상기 반도체 층에 둘다 부분적으로 중첩되는 소스전극과 드레인 전극을 포함하고, 상기 하부층은 Ta와 Nb의 함금으로형성되고, 상기 상부층은 Ta로 형성됨을 특징으로 하는 반도체장치.
  11. 제10항에 있어서, 상기 하부층의 두께가 최대 20nm임을 특징으로 하는 반도체장치.
  12. 제11항에 있어서, 상기 게이트전극 배선의 양극산화반응에 의해 형성되는 산화막이 상기 게이트 절연막과 상기 게이트전극 배선 사이에 제공됨을 특징으로 하는 반도체장치.
  13. 질소를 함유하는 불활성 기체 분위기에서 스퍼터링법으로 절연기판상에 질소가 도프된 Nb함유층을 형성한 다음, 이 층을 패턴화하여 상기 절연기판의 영역에 전극 배선을 형성하는 단계 및 상기 전극 배선중에 적어도 표면을 갖는 부분에 양극산화반응으로 산화막을 형성하는 단계를 포함함을 특징으로 하는 반도체 장치 제조방법.
  14. 제13항에 있어서, 질소이외의 불활성 기체에 대한 질소의 단량비를 0.08 : 0.3로 하여 질소와 질소이외의 불활성 기체를 공급함으로써 상기 질소 함유 불활성 기체 분위기를 제조하는 것을 특징으로 하는 반도체장치 제조방법.
  15. 최대 2nm/sec의 증착속도로 스퍼터링법에 의해 절연기판에 Nb함유 층을 형성한 다음, 이 층을 패턴화하여 상기 절연기판상의 영역에 전극 배선을 형성하는 단계, 및 상기 전극 배선중에 적어도 표면을 갖는 부분에 양극산화반응으로 산화막을 형성하는 단계를 포함함을 특징으로 하는 반도체장치 제조방법.
  16. 스퍼터링법에 의해 절연기판에 Nb 함유층을 형성한 다음, 이 층을 패턴화하여 상기 절연기판의 영역에 전극 배선을 형성하는 단계, 및 상기 전극 배선중에 적어도 표면을 갖는 부분에 양극산화반응으로 산화막을 형성하는 단계를 포함함을 특징으로 하는 반도체장치 제조방법.
  17. 제16항에 있어서, 상기 스퍼터링이 질소를 함유하는 불활성 기체 분위기에서 실행됨을 특징으로 하는 반도체 장치 제조방법.
  18. 제17항에 있어서, 질소이외의 불활성 기체에 대한 질소의 유량비를 0.08 : 0.3로 하여 질소와 질소이외의 불활성 기체를 공급함으로써 상기 질소 함유 불활성 기체 분위기를 제조하는 것을 특징으로 하는 반도체장치 제조방법.
  19. 제16항에 있어서, 상기 층이 최대 2nm/sec의 증착속도 형성됨을 특징으로 하는 반도체장치 제조방법.
  20. 제16항에 있어서, 60-120분 동안 150∼250℃의 온도범위에서 상기 산화막을 형성한 뒤에 상기 전극 배선을 갖는 상기 절연기판을 가열하는 단계를 더 포함함을 특징으로 하는 반도체장치 제조방법.
  21. Nb함유 제1층을 스퍼터링법을 이용해 절연기판상에 형성한 다음 이 제1층을 패턴화하여 절연기판의 영역에 제1배선층을 형성하는 단계, 질소를 함유하는 불활성 기체의 분위기에서 상기 제1배선층을 갖는 상기 절연기판상에 스퍼터링법을 이용해 질소가 도프된 Nb함유 제2층은 형성한 다음, 이 제2층을 패턴화하여 제1배선층 위에 제2배선층을 형성함으로써, 2층 구조의 전극 배선을 절연기판의 영역에 형성하는 단계, 및 상기 전극 배선중에 적어도 표면을 갖는 부분에 양극산화법으로 산화막을 형성하는 단계를 포함함을 특징으로 하는 반도체장치 제조방법.
  22. 제21항에 있어서, 질소이외의 불활성 기체에 대한 질소의 유량비를 0.08 : 0.3로 하여 질소와 질소이외의 불활성 기체를 공급함으로써 상기 질소 함유 불활성 기체 분위기를 제조하는 것을 특징으로 하는 반도체 장치 제조방법.
  23. Nb함유 제1층을 스퍼터링법을 이용해 절연기판상에 형성한 다음 이 제1층을 패턴화하여 절연기판의 영역에 제1배선층을 형성하는 단계, 상기 제1배선층을 갖는 절연기판상에 스퍼터링을 이용해 최대 2nm/sec의 증착속도로 Nb함유 제2층을 형성한 다음, 이 제2층을 패턴화하여 제1배선층 위에 제2배선층을 형성함으로써, 2층 구조의 전극 배선을 절연기판의 영역에 형성하는 단계 및 상기 전극 배선중에서 적어도 표면을 갖는 부분에 양극산화 반응으로 산화막을 형성하는 단계는 포함함을 특징으로 하는 반도체장치 제조방법.
  24. Nb함유 제1층을 스퍼터링법을 이용해 절연기판상에 형성한 다음 이 제1층을 패턴화하여 걸연기판의 영역에 제1배선층을 형성하는 단계, 상기 제1배선층을 갖는 절연기판상에 스퍼터링을 이용해 Nb함유 제2층을 형성한 다음, 이 제2층을 패턴화하여 제1배선층 위에 제2배선층을 형성함으로써, 2층 구조의 전극 배선을 상기 절연기판의 영역에 형성하는 단계, 및 상기 전극 배선중에서 적어도 표면을 갖는 부분에 양극산화법으로 산화막을 형성하는 단계를 포함하고, 화성 전압을 얻은 상태에서, dR/dt=(V/I2)·(-dI/dt)로 표시된 단위 시간당 산화막의 저항 변화율이 7.0×103Ω·cm3/sec미만이 되기 전에 상기 양극산화반응을 중단하고, 여기서 R은 산화막의 저항(Ω·cm3)이고, t는 시간(sec)이며, V는 화성 전압(V)이고, I는 전류밀도(A/cm3)이며, dI/dt는 단위 시간당 전류 밀도의 변화율임을 특징으로 하는 반도체 장치 제조방법.
  25. 제24항에 있어서, 상기 제2배선층을 형성하는 스퍼터링을 질소 함유 불활성 기체 분위기에서 실행됨을 특징으로 하는 반도체 장치 제조방법.
  26. 제25항에 있어서, 질소이외의 불활성 기체에 대한 질소의 질량비를 0.08 : 0.3로 하여 질소와 질소이외의 불활성 기체를 공급함으로써 상기 질소 함유 불활성 기체 분위기를 제조하는 것을 특징을 하는 반도체 장치 제조방법.
  27. 제24항에 있어서, 상기 제2층이 최대 2nm/sec의 증착속도로 형성됨을 특징으로 하는 반도체 장치 제조방법.
  28. 제24항에 있어서, 60∼120동안 150-250℃의 온도범위에서 상기 산화막을 형성한 뒤에 상기 전극 배선을 갖는 상기 절연기판을 가열하는 단계를 더 포함함을 특징으로 하는 반도체 장치 제조방법.
  29. 제24항에 있어서, 상기 제1배선층의 두께가 100-200nm이고, 상기 제2배선층의 두께는 50∼200nm이며, 상기 산화막 형성 단계에서 상기 제2배선층의 완전히 양극산화됨을 특징으로 하는 반도체 장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920015722A 1991-08-29 1992-08-29 반도체 장치 및 그 제조 방법 KR960006110B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21903191A JPH0555575A (ja) 1991-08-29 1991-08-29 半導体装置
JP91-219031 1991-08-29

Publications (2)

Publication Number Publication Date
KR930005251A true KR930005251A (ko) 1993-03-23
KR960006110B1 KR960006110B1 (ko) 1996-05-08

Family

ID=16729173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015722A KR960006110B1 (ko) 1991-08-29 1992-08-29 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US5594259A (ko)
EP (1) EP0530051B1 (ko)
JP (1) JPH0555575A (ko)
KR (1) KR960006110B1 (ko)
DE (1) DE69227290T2 (ko)
TW (1) TW266309B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002086B1 (ko) * 1993-04-16 1996-02-10 엘지전자주식회사 박막 트랜지스터의 제조방법
US5831694A (en) * 1995-06-14 1998-11-03 Hitachi, Ltd. TFT panel for high resolution- and large size- liquid crystal display
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
TWI226470B (en) * 1998-01-19 2005-01-11 Hitachi Ltd LCD device
US6184960B1 (en) * 1998-01-30 2001-02-06 Sharp Kabushiki Kaisha Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
US6315184B1 (en) * 1999-06-02 2001-11-13 Powermed, Inc. Stapling device for use with an electromechanical driver device for use with anastomosing, stapling, and resecting instruments
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
US6825106B1 (en) * 2003-09-30 2004-11-30 Sharp Laboratories Of America, Inc. Method of depositing a conductive niobium monoxide film for MOSFET gates
JP6332019B2 (ja) * 2014-12-25 2018-05-30 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754168A (en) * 1970-03-09 1973-08-21 Texas Instruments Inc Metal contact and interconnection system for nonhermetic enclosed semiconductor devices
FR2505070B1 (fr) * 1981-01-16 1986-04-04 Suwa Seikosha Kk Dispositif non lineaire pour un panneau d'affichage a cristaux liquides et procede de fabrication d'un tel panneau d'affichage
US4432134A (en) * 1982-05-10 1984-02-21 Rockwell International Corporation Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
JPS59138390A (ja) * 1983-01-28 1984-08-08 Hitachi Ltd 超電導スイツチング装置
US4589961A (en) * 1984-08-31 1986-05-20 Sperry Corporation Aluminum mask anodization with lift-off for patterning Josephson junction devices
US4954870A (en) * 1984-12-28 1990-09-04 Kabushiki Kaisha Toshiba Semiconductor device
US4673968A (en) * 1985-07-02 1987-06-16 Siemens Aktiengesellschaft Integrated MOS transistors having a gate metallization composed of tantalum or niobium or their silicides
JPS62205656A (ja) * 1986-03-06 1987-09-10 Toshiba Corp 半導体装置
US4860067A (en) * 1986-06-20 1989-08-22 International Business Machines Corporation Semiconductor heterostructure adapted for low temperature operation
JPS63166236A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 電子装置
JPH02106723A (ja) * 1988-10-17 1990-04-18 Toppan Printing Co Ltd 薄膜トランジスタアレイ
JPH031572A (ja) * 1989-05-29 1991-01-08 Fujitsu Ltd 薄膜トランジスタマトリクス及びその製造方法
US5264728A (en) * 1989-11-30 1993-11-23 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display

Also Published As

Publication number Publication date
DE69227290T2 (de) 1999-05-12
US5594259A (en) 1997-01-14
EP0530051A3 (en) 1993-09-22
EP0530051A2 (en) 1993-03-03
KR960006110B1 (ko) 1996-05-08
EP0530051B1 (en) 1998-10-14
TW266309B (ko) 1995-12-21
JPH0555575A (ja) 1993-03-05
DE69227290D1 (de) 1998-11-19

Similar Documents

Publication Publication Date Title
KR890007386A (ko) 반도체 장치 및 그 제조방법
KR930005251A (ko) 반도체 장치 및 그 제조 방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR940015562A (ko) 액정표시소자 제조방법
KR920017184A (ko) 반도체 장치의 제조방법
KR20000071417A (ko) 이리듐 도전성 전극/배리어 구조 및 그의 제조 방법
KR900005602A (ko) 반도체장치 및 그 제조방법
KR900004026A (ko) 반도체 소자 및 그 제조방법
KR960027004A (ko) 반도체 장치의 측면콘택 형성방법
KR860700312A (ko) 집적회로 소자용 확산 장벽층 및 그 형성방법
KR890016625A (ko) 반도체 장치 및 그 제조방법
KR860009497A (ko) 반도체 장치
KR940020550A (ko) 반도체장치의 제조방법
KR930024103A (ko) 반도체 장치의 제조방법
JPH10214833A (ja) 半導体装置用配線構造及びその製造方法
KR970003508A (ko) 반도체소자의 제조방법
JPH10125676A (ja) アルミニウム配線の作製方法
KR0144167B1 (ko) 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법
KR970018592A (ko) 반도체 메모리장치의 캐패시터 제조방법
JPH0774368A (ja) 半導体装置の製造方法
JPH06104428A (ja) 半導体装置及びその製造方法
JPH0451529A (ja) 薄膜トランジスタの製造方法
KR960002821A (ko) 반도체장치 및 그 제조방법
JPH05167074A (ja) 薄膜トランジスタ
KR910017611A (ko) 메탈 리큐드의 홀 필링을 이용한 집적회로의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020502

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee