KR970008512B1 - 절전기능 자동 감지 장치 - Google Patents

절전기능 자동 감지 장치 Download PDF

Info

Publication number
KR970008512B1
KR970008512B1 KR1019940031938A KR19940031938A KR970008512B1 KR 970008512 B1 KR970008512 B1 KR 970008512B1 KR 1019940031938 A KR1019940031938 A KR 1019940031938A KR 19940031938 A KR19940031938 A KR 19940031938A KR 970008512 B1 KR970008512 B1 KR 970008512B1
Authority
KR
South Korea
Prior art keywords
signal
output
horizontal
vertical
clock
Prior art date
Application number
KR1019940031938A
Other languages
English (en)
Other versions
KR960018840A (ko
Inventor
남경태
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019940031938A priority Critical patent/KR970008512B1/ko
Priority to CA002163798A priority patent/CA2163798C/en
Priority to US08/563,984 priority patent/US5550885A/en
Priority to AU39146/95A priority patent/AU682985B2/en
Priority to GB9524547A priority patent/GB2295702B/en
Priority to DE19544771A priority patent/DE19544771C2/de
Priority to CN95117549A priority patent/CN1130614C/zh
Publication of KR960018840A publication Critical patent/KR960018840A/ko
Application granted granted Critical
Publication of KR970008512B1 publication Critical patent/KR970008512B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronizing For Television (AREA)
  • Power Sources (AREA)

Abstract

없음

Description

절전기능 자동 감지 장치
제1도는 종래의 절전기능 자동 감지 장치의 회로도.
제2도는 본 발명의 절전기능 자동 감지 장치의 회로도.
제3도는 본 발명의 절전기능 자동 감지 장치에서 수평 동기신호와 관련한 파형도.
제4도는 본 발명의 절전기능 자동 감지 장치에서 수직 동기신호와 관련한 파형도.
제5도는 본 발명의 절전기능 자동 감지 장치의 실시예 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 수평 동기신호 입력부200 : 수평 동기신호 검출부
300 : 수평 검출신호 출력부400 : 수직 동기신호 입력부
500 : 수직 동기신호 검출부600 : 수직 검출신호 출력부
700 : 제어신호 출력부800 : 클록 공급부
1, 2, 11, 15, 16, 26 : 플립플롭3, 4, 17, 18, 21 : 카운터
4, 6, 7, 8, 14, 19, 20, 22, 23, 29, 30 : 앤드 게이트
9, 4, 31 : 오아 게이트13, 28 : 반전기
본 발명은 퍼스날 컴퓨터(PC), 프린터 등의 전자 전기 제품에서 수평 동기신호와 수직 동기신호의 유무를 검출하여 절전 기능의 실행을 위해 시스템(CPU)측에 서스펜드신호(Suspend)나 전원 오프(Power Off)신호를 발생시켜 공급하는 절전기능 자동 감지 장치에 관한 것으로서, 특히 디지탈 논리회로로 구성함으로써 용이하게 집적회로(IC)화 할 수 있도록 한 절전기능 자동 감지 장치에 관한 것이다.
종래의 절전기능 자동 감지 장치는 도면 제1도에 도시한 바와 같이, 수평 동기신호(Hsync)와 수직 동기신호(Vsync)를 검출하고, 수평 또는 수직 동기신호의 유무에 따라 시스템(절전 제어 기능을 갖는 CPU)측에 절전 모드(Suspend Mode)로 들어갈 것을 명령하는 서스펜드 신호(SUS)나 전원 오프 모드로 들어갈 것을 명령하는 전원오프신호(PO)를 아날로그 회로 구성으로 구현하였다.
즉, 수평 동기신호(Hsync)를 클램프하는 다이오드(D1)와, 상기 다이오드(D1)를 거쳐 입력되는 수평 동기신호에 의해 스위칭 온, 오프되는 트랜지스터(Q1)(Q2)와, 수직 동기신호(Vsync)를 클램프하는 다이오드(D6)와, 상기 다이오드(D6)를 거쳐 입력되는 수직 동기신호에 의해 스위칭 온, 오프되는 트랜지스터(Q4)(Q5)와, 상기 트랜지스터(Q2)(Q5)의 출력을 각각 정류 및 평활하는 다이오드(D2-D5) 및 콘덴서(C2)(C3)(C5)와, 상기 정류 및 평활된 신호에 의해 스위칭 온, 오프되어 서스펜드 신호(SUS)와 전원 오프신호(PO)를 적절하게 출력하는 출력단측의 트랜지스터(Q3)(Q6)(Q7)(Q8)로 구성하였다.
도면에서 부호 C1, C4는 콘덴서, R1-11은 저항, B+는 전원이며, 이와 같이 종래의 절전기능 자동 감지 장치의 동작을 살펴보면 다음과 같다.
먼저, 수평 동기신호(Hysnc)와 수직 동기신호(Vsync)가 모두 정상적으로 입력되는 경우에, 수펴 동기신호(Hsync)는 콘덴서(C1) 및 다이오드(D1)에 의해 클램프되고 스피드업 콘덴서(C6)와 저항(R1)을 통해 트랜지스터(Q1)(Q2)를 동작시키고, 트랜지스터(Q2)에서 출력된 다이오드(D2) 및 콘덴서(C2)에 의해 직류 레벨로 정류됨과 함께, 다이오드(D3) 및 콘덴서(C3)에 의해 직류 레벨로 정류된다.
다이오드(D2)와 콘덴서(C2)로 정류된 전압에 의해 트랜지스터(Q3)는 온되고, 다이오드(D3)와 콘덴서(C3)로 정류된 전압에 의해 트랜지스터(Q7)도 온되며, 트랜지스터(Q8)는 오프된다.
한편, 수직 동기신호(Vsync)도 콘덴서(C4)와 다이오드(D6)에 의해서 클램프되고 저항(R6)을 통해 트랜지스터(Q4)(Q5)를 동작시키며, 트랜지스터(Q5)에서 출력된 신호는 다이오드(D5)와 콘덴서(C5)에서 정류 및 평활됨과 함께 다이오드(D4)와 콘덴서(C3)에 의해서 정류 및 평활하고, 다이오드(D5)와 콘덴서(C5)에서 평활된 직류 전압에 의해 트랜지스터(Q6)가 온되어 서스펜드 신호(SUS)는 로우(L)가 되며, 다이오드(D4)와 콘덴서(C3)에 의해 평활된 직류 전압은 상기 다이오드(D3)에 의해 정류된 전압과 함께 트랜지스터(Q7)를 온시켜 전원 오프신호(PO) 또한 로우로 출력해 줌으로써, 후단의 시스템은 정상 작동한다.
다른 경우로서, 수평 동기신호(Hsync)만 입력되고 수직 동기신호(Vsync)는 입력되지 않는 경우에, 수평 동기신호(Vsync)에 의해서 상기한 바와 같이 트랜지스터(Q3)(Q7)가 온되는데, 이때 수직 동기신호(Vsync)가 입력되지 않으므로 트랜지스터(Q6)는 오프되어 트랜지스터(Q3)는 오프되고, 따라서 서스펜드신호(SUS)는 하이(H)로 출력되고, 전원 오프신호(PO)는 로우로 출력되어 후단의 시스템은 서스펜드 모드(저소비전력 동작상태)로 들어가게 된다.
상기의 경우와 반대로 수평 동기신호(Hsync)는 입력되기 않고, 수직 동기신호(Vsync)만 입력되는 경우 트랜지스터(Q1)(Q2)(Q3)는 오프되고, 수직 동기신호(Vsync)에 의해서 트랜지스터(Q4)(Q5)(Q6)(Q7)는 온되므로 서스펜드 신호(SUS)는 하이로 출력되고 전원 오프신호(PO)는 로우로 출력되어 역시 서스펜드 모드로 들어가게 된다.
한편, 수평 동기신호(Hsync)와 수직 동기신호(Vsync)가 모두 입력되지 않는 경우에는 수평 동기신호(Hsync)가 없으므로 트랜지스터(Q1)(Q2)(Q3)(Q7)가 오프되고, 수직 동기신호(Vsync)가 없으므로 트랜지스터(Q4)(Q5)(Q6)도 오프되며, 트랜지스터(Q7)가 오프되면 트랜지스터(Q8)도 온되므로 서스펜드 신호(SUS)는 로우가 되고, 전원 오프신호(PO)는 하이가 되어 후단의 시스템은 전원 오프 모드로 동작하게 된다.
그러나, 이와 같은 종래의 절전기능 자동 감지 장치는 도면 제1도에 도시된 바와 같이 아날로그 회로 구성이기 때문에 과도 현상이 심하고, 특히 콘덴서들의 정전 용량값에 의해서 초기 동작 상태의 불안정이 초래되며, 이러한 점은 기기의 절전 동작에 신뢰성을 저하시키는 요인으로 작용하게 되었고, 특히 회로를 디지탈 IC를 이용해서 집적회로화 하기가 어려운 문제점이 있다.
본 발명은 수평 동기신호(Hsync)와 수직 동기신호(Vsync)를 래치와 카운터를 이용해서 검출하고, 그 검출 여부로부터 단안정 멀티바이브레이터와 논리 소자를 이용해서 서스펜드 신호(SUS)와 전원 오프신호(PO)를 구성해 줌으로써, 회로 구성의 디지탈화를 이루고, 이에 따른 집적회로화의 용이성을 확보하며, 과도 현상을 배제하여 기기의 절연 제어 동작에 높은 신뢰성을 확보할 수 있도록 한 절전기능 자동 감지 장치를 제공함을 목적으로 하여, 이하 첨부된 도면을 참조하여 본 발명의 구성과, 작용, 효과를 설명하면 다음과 같다.
먼저, 도면 제2도를 참조하면 본 발명의 절전기능 자동 감지 장치는, 수평 동기신호(Hsync)를 클록(CLK)과 동기시켜 출력하는 수평 동기신호 입력부(100)와, 상기 수평 동기신호 입력부(100)를 통해 입력된 신호를 카운트하여 수평 동기신호(Hsync)의 입력 여부를 검출하는 수평 동기신호 검출부(200)와, 상기 수평 동기신호 검출부(200)의 출력을 입력받아 수평 동기신호의 입력 여부에 따라 수평 동기신호에 따른 수평전원제어신호(HPO)를 출력하는 수평 검출신호 출력부(300)와, 수직 동기신호(Vsync)를 클록(CLK)과 동기시켜 출력하는 수직 동기신호 입력부(400)와, 상기 수직 동기신호 입력부(400)를 통해 입력된 신호를 카운트하여 수직 동기신호(Vsync)의 입력 여부를 검출하는 수직 동기신호 검출부(500)와, 상기 수직 동기신호 검출부(500)의 출력을 입력받아 수직 동기신호의 입력 여부에 따라 수직 동기신호에 따른 수직 전원제어신호(VPO)를 출력하는 수직 검출신호 출력부(600)와, 상기 수평 검출신호 출력부(300)의 출력과 상기 수직검출신호 출력부(600)의 출력을 입력받아 수평 동기신호(Hsync) 또는 수직 동기신호(Vsync)의 입력 유무에 따른 전원 오프신호(PO) 및 서스펜드 신호(SUS)를 출력하는 제어신호 출력부(700)와, 클럭(CLK)을 카운트하여 상기 수평 동기신호 검출부(200) 및 수직 동기신호 검출부(500)의 클록으로 공급하는 클록 공급부(800)로 구성하였다.
그리고, 상기 수평 동기신호 입력부(100)는, 수평 동기신호(Hsync)를 클록(CLK)과 동기시키는 플립플롭(1)과, 상기 플립플롭(1)에서 동기된 수평 동기신호(Hsync)에 의해 토글 동작하는 플립플롭(2)으로 구성하고, 상기 수평 동기신호 검출부(200)는, 상기 플립플롭(2)에서 출력된 신호에 의해서 리세트되고 리세트가 해제된 구간에서 카운트를 실행하는 카운트(3)와, 상기 플립플롭(2)에서 출력된 반전신호로 상기 카운터(3)를 리세트시키는 앤드 게이트(4)와, 상기 플립플롭(2)에서 출력된 신호에 의해서 리세트되고, 리세트가 해제된 구간에서 카운트를 실행하는 카운트(5)와, 상기 플립플롭(2)에서 출력된 비반전 신호로 상기 카운터(5)를 리세트시키는 앤드 게이트(6)와, 상기 카운터(3)(5)의 출력신호를 조립하여 수평 동기신호(Hsync)의 유무를 검출하는 앤드 게이트(7)(8) 및 오아 게이트(9)로 구성하고, 상기 수평 검출신호 출력부(300)는, 상기 오아 게이트(9)의 출력에 의해 펄스를 발생하는 단안정 멀티바이브레이터(10)와, 상기 단안정 멀티바이브레이터(10)의 출력을 클록으로 입력받아 수평 동기신호(Hsync)에 의한 전원 오프신호(HPO)를 발생하는 플립플롭(11)과, 상기 플립플롭(1)에서 클록과 동기되어 출력되는 수평 동기신호에 의해 펄스를 발생하는 단안정 멀티바이브레이터(12)와, 상기 단안정 멀티바이브레이터(12)의 출력으로 상기 플립플롭(11)을 리세트시키는 반전기(13) 및 앤드 게이트(14)로 구성하고, 상기 수직 동기신호 입력부(400)는, 수직 동기신호(Vsync)를 클록(CLK)과 동기시키는 플립플롭(15)과, 상기 플립플롭(15)에서 동기된 수직 동기신호(Vsync)에 의해 토글 동작되는 플립플롭(16)으로 구성하고, 상기 수직 동기신호 검출부(500)는, 상기 플립플롭(16)에서 출력된 신호에 의해서 리세트되고 리세트가 해제된 구간에서 카운트를 실행하는 카운터(17)과, 상기 플립플롭(16)에서 출력된 반전신호로 상기 카운터(17)를 리세트시키는 앤드 게이트(19)와, 상기 플립플롭(16)에서 출력된 신호에 이해서 리세트되고, 리세트가 해제된 구간에서 카운트를 실행하는 카운터(18)와, 상기 플립플롭(16)에서 출력된 비반전 신호로 상기 카운터(18)를 리세트시키는 앤드 게이트(20)와, 상기 카운터(17)(18)의 출력신호를 조합하여 수직 동기신호(Vsync) 의 유무를 검출하는 앤드 게이트(22)(23) 및 오아 게이트(24)로 구성하고, 상기 수직 검출신호 출력부(600)는, 상기 오아 게이트(24)의 출력에 의해 펄스를 발생하는 단안정 멀티바이브레이터(25)와, 상기 단안정 멀티바이브레이터(25)의 출력을 클록으로 입력받아 수직 동기신호(Vsync)에 의한 전원 오프신호(VPO)를 발생하는 플립플롭(26)과, 상기 플립플롭(15)에서 클록과 동기되어 출력되는 수직 동기신호에 의해 펄스를 발생하는 단안정 멀티바이브레이터(27)와, 상기 단안정 멀티바이브레이터(27)의 출력으로 상기 플립플롭(26)을 리세트시키는 반전기(28) 및 앤드게이트(29)로 구성하고, 상기 제어신호 출력부(700)는, 상기 플립플롭(11)(26)에서 출력되는 수평 동기신호(Hysnc)에 의한 전원 오프신호(HPO) 및 수직 동기신호(Vsync)에 의한 전원 오프신호(VPO)를 논리곱하여 전원 오프신호(PO)를 출력하는 앤드 게이트(30)와, 상기 상기 플립플롭(11)(26)에서 출력되는 수평 동기신호(Hsync)에 의한 전원 오프신호(HPO) 및 수직 동기신호(Vsync)에 의한 전원 오프신호(VPO)를 논리합하여 서스펜드 신호(SUS)를 출력하는 오아 게이트(31)로 구성하고, 상기 클록 공급부(800)는, 클록(CLK)을 10진 카운트하여 카운트된 값(Q3)으로 상기 카운터(3)(5)의 클록을 공급하며, 카운트된 값(Q9)으로 상기 카운터(17)(18)의 클록을 공급하는 10진 카운터(21)로 구성하였다.
상기한 바와 같이 구성된 본 발명의 절전기능 자동 감지 장치에 의한 서스펜드 신호(SUS)와 전원 오프신호(PO)의 출력 동작을 수평 동기신호(Hsync)와 수직 동기신호(Vsync)가 모두 입력되는 경우, 수평 동기신호(Hsync)나 수직 동기신호(Vsync)중 하나의 신호만 입력되는 경우, 수평 동기신호(Hsync)와 수직 동기신호(Vsync)가 모두 입력되지 않는 경우로 각각 나누어 제3도 및 제4도의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 수평 동기신호(Hsync)와 수직 동기신호(Vsnyc)가 모두 입력되는 경우부터 설명한다.
최초에 리세트신호(RESET)에 의해 회로는 초기화되고, 클록(CLK)이 적절하게 공급되며, 카운터(21)는 입력되는 클록(CLK)을 10진 카운트하여 그 출력값중에서 출력(Q3)을 4진 카운터(3)(5)의 클록으로 공급하고, 출력(Q9)은 4진 카운터(17)(18)의 클록으로 공급하여 각각의 카운터가 클록에 동기된 타이밍으로 동작할 수 있게한다.
제3도의 (자)와 같은 타이밍의 수평 동기신호(Hsync)가 플립플롭(1)의 입력단(D)에 공급되면 반전기(32)에 의해 반전된 클록에 동기되어 동기된 수평 동기신호(Hsync)가 출력단(Q)에서 출력되고, 클록에 동기된 수평 동기신호(Hsync)는 후단의 플립플롭(2)에 클록으로 입력된다.
플립플롭(2)은 입력된 수평 동기신호(Hsync)에 의해 토글 작동하여 한 주기는 리세트되고 다른 한 주기는 하이상태를 유지하는 신호를 출력하여 제3도의 (가)와 같이 비반전 출력신호와 (나)와 같은 반전 출력신호를 구성하게 된다.
플립플롭(2)의 비반전 출력단(Q)에서 출력된 제3도의 (가)와 같은 신호는 엔드 게이트(6)를 통해 카운터(5)의 리세트(RS)신호로 입력되어 카운터(5)를 리세트시키고, 반전 출력단(Q*)에서 출력된 제3도의 (나)와 같은 신호는 앤드 게이트(4)를 통해 카운터(3)의 리세트신호로 입력되어 카운터(3)를 리세트시킨다.
각 카운터(3)(4)는 리세트가 해제되는 구간(하이신호구간)에서 카운트업을 실행하는데, 이때 수평 동기신호(Hsync)가 있을 경우 카운터(3)(4)의 출력(Q2)(Q3)보다 리세트 액티브 시간이 짧게 설정하여 앤드 게이트(7)(8)의 출력은 각각 제3도의 (다) 및 (라)와 같이 항상 로우가 되고, 따라서 오아 게이트(9)의 출력도 제3도의 (마)와 같이 로우가 된다.
오아 게이트(9)의 출력이 로우이므로 상태 변화가 없고, 이 신호를 데이타로 받아들이는 단안정 멀티바이브레이터(10)의 출력은 제3도의 (바)와 같이 발생되지 않으며, 단안정 멀티바이브레이터(10)의 출력을 클록으로 받아들이는 플립플롭(11)은 클록이 없으므로 그 출력은 초기 리세트된 상태인 로우를 유지하여 수평 동기신호(Hsync)에 따른 전원 오프신호(HPO)는 제3도의 (아)와 같이 로우가 된다.
이때, 단안정 멀티바이브레이터(12)는 플립플롭(1)의 동기된 수평 동기신호(Hsync)를 데이타로 받아들여 그 출력 펄스가 발생하고, 발생된 펄스가 반전기(13)와 엔드 게이트(14)를 통해 제3도의 (사)와 같이 플립플롭(11)의 리세트신호(RS)로 가해지지만 플립플롭(11)의 출력은 이미 로우이기 때문에 리세트의 의미가 없다.
한편, 제4도의 (자)와 같은 타이밍의 수직 동기신호(Vsync)가 플립플롭(15)의 입력단(D)에 공급되면 클록(CLK)에 동기되어 동기된 수직 동기신호(Vsync)가 출력단(Q)에서 출력되고, 클록에 동기된 수직 동기신호(Vsync)는 후단의 플립플롭(16)에 클록으로 입력된다.
플립플롭(16)은 입력된 수직 동기신호(Vsync)에 의해 토글 작동하여 한 주기는 리세트되고 다른 한 주기는 하이상태를 유지하는 신호를 출력하여 제4도의 (가)와 같이 비반전 출력신호와 (나)와 같은 반전 출력신호를 구성하게 된다.
플립플롭(16)의 비반전 출력단(Q)에서 출력된 제4도의 (가)와 같은 신호는 앤드 게이트(19)를 통해 카운터(17)의 리세트(RS)신호로 입력되어 카운터(17)를 리세트시키고, 반전 출력단(Q*)에서 출력된 제4도의 (나)와 같은 신호는 앤드 게이트(20)를 통해 카운터(18)의 리세트신호로 입력되어 카운터(18)를 리세트시킨다.
각 카운터(17)(18)는 리세트가 해제되는 구간(하이신호구간)에서 카운트업을 실행하는데, 이때 수직 동기신호(Vsync)가 있을 경우 카운터(17)(18)의 출력(Q2)(Q3)보다 리세트 액티브 시간이 짧게 설정되어 앤드 게이트(22)(23)의 출력은 각각 제4도의 (다) 및 (라)와 같이 항상 로우가 되고, 따라서 오아 게이트(24)의 출력도 제4도의 (마)와 같이 로우가 된다.
오아 게이트(24)의 출력이 로우이므로 상태 변화가 없고, 이 신호를 데이타로 받아들이는 단안정 멀티바이브레이터(25)의 출력은 제4도의 (바)와 같이 발생되지 않으며, 단안정 멀티바이브레이터(25)의 출력을 클록으로 받아들이는 플립플롭(26)은 클록이 없으므로 그 출력은 코기 리세트된 상태인 로우를 유지하여 수직 동기신호(Vsync)에 따른 전원 오프신호(VPO)는 제4도의 (아)와 같이 로우가 된다.
이때, 단안정 멀티바이브레이터(27)는 플립플롭(15)의 동기된 수직 동기신호(Vsync)를 데이타로 받아들여 그 출력 펄스가 발생하고, 발생된 펄스가 반전기(28)와 앤드 게이트(29)를 통해 제4도의 (사)와 같이 플립플롭(26)의 리세트신호(RS)로 가해지지만 플립플롭(26)의 출력은 이미 로우이기 때문에 리세트의 의미가 없다.
그러므로, 상기한 바와 같이 플립플롭(11)에서 출력된 전원 오프신호(HPO)와 플립플롭(26)에서 출력된 전원 오프신호(VPO)가 오아 게이트(31)를 통해 출력되어 서스펜드 신호(SUS)는 로우가 되고, 앤드 게이트(30)의 출력 또한 로우가 되어 전원 오프신호(PO)도 로우 신호로 출력된다.
한편, 수평 동기신호(Hsync)가 입력되지 않는 경우에는, 카운터(3)(4)가 리세트 해제 구간에서 카운터(21)의 출력(Q3)을 클록으로 카운트를 실행하기 때문에 그 출력( Q2)(Q3)에 의해서 앤드 게이트(7)(8)의 출력이 제3도의 (다) 및 (라)와 같이 나타나고, 이에 따라 오아 게이트(9)에서는 제3도의 (마)와 같이 신호가 출력된다.
오아 게이트(9)에서 출력된 신호가 단안정 멀티바이브레이터(10)의 데이타 입력으로 공급되므로 단안정 멀티바이브레이터(10)는 클록(CLK)입력에 따라 제3도의 (바)와 같이 펄스를 출력하며, 이 펄스를 클록으로 입력받는 플립플롭(11)의 출력은 수평 동기신호(Hsnyc)가 없는 구간에서 제3도의 (아)와 같이 하이가 되므로 수평 동기신호(Hsync)에 따른 전원 오프신호(HPO)가 하이로 출력되고, 따라서 오아 게이트(31)의 출력인 서스펜드 신호(SUS)도 하이가 된다.
이후에 다시 수평 동기신호(Hsync)가 입력되면 플립플롭(1)에서 클록에 동기되어 출력되는 수평 동기신호에 의해 단안정 멀티바이브레이터(12)가 펄스를 출력하게 되고, 이 펄스 신호가 반전기(13)와 앤드 게이트(14)를 거쳐 플립플롭(11)을 리세트시키므로 전원 오프 신호(HPO)와 서스펜드 신호(SUS)는 다수 로우가 될 수 있다.
한편, 수직 동기신호(Vsync)가 입력되지 않는 경우에는, 카운터(17)(18)가 리세트 해제 구간에서 카운터(21)의 출력(Q9)을 클록으로 카운트를 실행하기 때문에 그 출력(Q2)(Q3)에 의해서도 앤드 게이트(22)(23)의 출력이 제4도의 (다) 및 (라)와 같이 나타나고, 이에 따라 오아 게이트(24)에서는 제4도의 (마)와 같이 신호가 출력된다.
오아 게이트(24)에서 출력된 신호가 단안정 멀티바이브레이터(25)의 데이타 입력으로 공급되므로 단안정 멀티바이브레이터(25)는 클록(CLK)입력에 따라 제4도의 (바)와 같이 펄스를 출력하며, 이 펄스를 클록으로 입력받는 플립플롭(26)의 출력은 수직 동기신호(Vsync)가 없는 구간에서 제4도의 (아)와 같이 하이가되므로 수직 동기신호(Vsync)에 따른 전원 오프신호(VPO)가 하이로 출력되고, 따라서 오아 게이트(31)의 출력인 서스펜드 신호(SUS)도 하이가 된다.
이후에 다시 수직 동기신호(Vsync)가 입력되면 플립플롭(15)에서 클록에 동기되어 출력되는 수직 동기신호에 의해 단안정 멀티바이브레이터(27)가 펄스를 출력하게 되고, 이 펄스신호가 반전기(28)와 앤드 게이트(29)를 거쳐 플립플롭(26)을 리세트시키므로 전원 오프신호(VPO)와 서스펜드 신호(SUS)는 다시 로우가 될 수 있다.
그러므로, 수평 동기신호(Hsnyc)나 수직 동기신호(Vsync)중 하나의 신호만 입력될 때는 각각의 전원 오프신호(HPO)(VPO)중 하나의 신호가 하이로 출력되기 때문에 오아 게이트(31)의 출력인 서스펜드 신호(SUS)가 하이가 되고, 앤드 게이트(30)의 출력인 전원 오프 신호(PO)는 로우가 된다.
그러나, 수평 동기신호(Hsnyc) 및 수직 동기신호(Vsync)가 모두 입력되지 않게되면 상기한 바와 같이 전원 오프신호(HPO) 및 전원 오프신호(VPO)가 모두 하이신호로 출력되므로 서스펜드 신호(SUS)는 하이가 되고, 앤드 게이트(30)의 출력인 전원 오프신호(PO) 또한 하이 신호로 출력된다.
이와 같이 출력되는 서스펜드 신호(SUS)와 전원 오프신호(PO)는 후단의 시스템(CPU)으로 입력되어 저소비 전력 제어 동작 수행에 사용되는 것이다.
한편, 도면 제5도는 상기한 본 발명의 절전기능 자동 감지 장치의 실시예로서, 이 실시예에서는 상기 카운터(21)를 4진 카운터(21a)로 구성하여 이 카운터(21a)의 출력(Q3)을 상기 카운터(3)(4)의 클록으로 공급하도록 하고, 수평 동기신호(Hsnyc)와 단안정 멀티바이브레이션(10)의 출력을 카운터(17)(18)의 클록으로 공급하는 오아 게이트(21b)로 구성하였으며, 상기 제2도에서와 동일 구성 요소에 대하여는 동일 부호로 표기하여 중복되는 설명은 생략한다.
제5도의 실시예 회로에서 카운터(21a)는 클록(CLK)을 카운트하여 상기한 제2도의 회로에서처럼 카운터(3)(4)의 클록으로 공급하고, 오아 게이트(21b)는 수평 동기신호(Hsnyc)가 있을 경우에 수평 동기신호(Hsnyc)를 카운터(17)(18)의 클록으로 공급하여 상기 제2도에서처럼 카운트할 수 있게 하고, 수평 동기신호(Hsnyc)가 없을 경우에는 단안정 멀티바이브레이터(10)에서 펄스가 출력되므로 이 펄스를 카운터(17)(18)의 클록으로 공급함으로써 카운터(17)(18)가 동작할 수 있도록 한 것이며, 카운트값을 6진 이상 저장할 수 있게 된다.
이상에서 설명한 바와 같이 본 발명의 절전기능 자동 감지 장치에 의하면 디지탈 회로를 이용해서 구성되고 동기 신호의 2주기 이내에서 동기신호의 유무를 판단하기 때문에 과도현상이 배제되고, 따라서 절전 제어 동작에 높은 신뢰성을 확보할 수 있으며, 논리소만으로 구성되기 때문에 회로 구성을 간편하게 집적회로로 설계할 수 있는 장점이 있다.

Claims (10)

  1. 수평 동기신호(Hsync)를 클록(CLK)과 동기시켜 반전 및 비반전된 신호를 출력하는 수평 동기신호 입력부(100)와, 상기 수평 동기신호 입력부(100)를 통해 입력된 신호를 카운트하여 수평 동기신호(Hsync)의 입력 여부를 검출하는 수평 동기신호 검출부(200)와, 상기 수평 동기신호 검출부(200)의 출력을 입력받아 수평 동기신호의 입력 여부에 따라 수평 동기신호에 따른 수평 전원 제어신호(HPO)를 출력하는 수평 검출신호 출력부(300)와, 수직 동기신호(Vsync)를 클록(CLK)과 동기시켜 출력하는 수직 동기신호 입력부(400)와, 상기 수직 동기신호 입력부(400)를 통해 입력된 신호를 카운트하여 수직 동기신호(Vsync)의 입력 여부를 검출하는 수직 동기신호 검출부(500)와, 상기 수직 동기신호 검출부(500)의 출력을 입력받아 수직 동기신호의 입력 여부에 따라 수직 동기신호에 따른 수직 전원제어신호(VPO)를 출력하는 수직 검출신호 출력부(600)와, 상기 수평 검출신호 출력부(300)의 출력과 상기 수직검출신호 출력부(600)의 출력을 입력받아 수평 동기신호(Hsync) 또는 수직 동기신호(Vsync)의 입력 유무에 따른 전원 오프신호(PO) 및 서스펜드 신호(SUS)를 출력하는 제어신호 출력부(700)와, 클럭(CLK)을 카운트하여 상기 수평 동기신호 검출부(200) 및 수직 동기신호 검출부(500)의 클록으로 공급하는 클록 공급부(800)로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  2. 제1항에 있어서, 상기 수평 동기신호(100)는, 수평 동기신호(Hsnyc)를 클록(CLK)과 동기시켜 출력하는 플립플롭(1)과, 상기 플립플롭(1)에서 동기된 수평 동기신호(Hsnyc)에 의해 토글 동작하여 반전 및 비반전 펄스를 출력하는 플립플롭(2)으로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  3. 제1항에 있어서, 상기 수평 동기신호 검출부(200)는, 상기 수평 동기신호 입력부(100)에서 출력된 반전신호에 의해서 리세트되고 리세트가 해제된 구간에서 카운트를 실행하는 카운터(3)와, 상기 수평 동기신호 입력부(100)에서 출력된 반전신호로 상기 카운터(3)를 리세트시키는 앤드 게이트(4)와, 상기 수평 동기신호 입력부(100)에서 출력된 비반전 신호에 의해서 리세트되고, 리세트가 해제된 구간에서 카운트를 실행하는 카운터(5)와, 상기 수평 동기신호 입력부(100)에서 출력된 비반전 신호로 상기 카운터(5)를 리세트시키는 앤드 게이트(6)와, 상기 카운터(3)(5)의 출력신호를 조합하여 수평 동기신호(Hsnyc)의 유무를 검출하는 앤드 게이트(7)(8) 및 오아 게이트(9)로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  4. 제1항에 있어서, 상기 수평 검출신호 출력부(300)는, 상기 수평 동기신호 검출부(200)의 출력에 의해 펄스를 발생하는 단안정 멀티바이브레이터(10)와, 상기 단안정 멀티바이브레이터(10)의 출력을 클록으로 입력받아 수평 동기신호(Hsnyc)에 의해 전원 오프신호(HPO)를 발생하는 플립플롭(11)과, 상기 수평 동기신호 입력부(100)에서 클록과 동기되어 출력되는 수평 동기신호에 의해 펄스를 발생하는 단안정 멀티바이브레이터(12)와, 상기 단안정 멀티바이브레이터(12)의 출력으로 상기 플립플롭(11)을 리세트시키는 반전기(13) 및 앤드 게이트(14)로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  5. 제1항에 있어서, 상기 수직 동기신호 입력부(400)는, 수직 동기신호(Vsync)를 클록(CLK)과 동기시키는 플립플롭(15)과, 상기 플립플롭(15)에서 동기된 수직 동기신호(Vsync)에 의해 토글 동작하여 반전 및 비반전 신호를 출력하는 플립플롭(16)으로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  6. 제1항에 있어서, 상기 수직 동기신호 검출부(500)는, 상기 수직 동기신호 입력부(400)에서 출력된 반전신호에 의해서 리세트되고 리세트가 해제된 구간에서 카운트를 실행하는 카운터(17)와, 상기 수직 동기신호 입력부(400)에서 출력된 반전신호로 상기 카운터(17)를 리세트시키는 앤드 게이트(19)와, 상기 수직 동기신호 입력부(400)에서 출력된 비반전 신호에 의해서 리세트되고, 리세트가 해제된 구간에서 카운트를 실행하는 카운터(18)와, 상기 상기 수직 동기신호 입력부(400)에서 출력된 비반전 신호로 상기 카운터(18)를 리세트시키는 앤드 게이트(20)와, 상기 카운터(17)(18)의 출력신호를 조합하여 수직 동기신호(Vsync)의 유무를 검출하는 앤드 게이트(22)(23) 및 오아 게이트(24)로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  7. 제1항에 있어서, 상기 수직 검출신호 출력부(600)는, 상기 수직 동기신호 검출부(500)의 출력에 의해 펄스를 발생하는 단안정 멀티바이브레이터(25)와, 상기 단안정 멀티바이브레이터(25)의 출력을 클록으로 입력받아 수직 동기신호(Vsync)에 의해 전원 오프신호(VPO)를 발생하는 플립플롭(26)과, 상기 수직 동기신호 입력부(400)에서 클록과 동기되어 출력되는 수직 동기신호에 의해 펄스를 발생하는 단안정 멀티바이브레이터(27)와, 상기 단안정 멀티바이브레이터(27)의 출력으로 상기 플립플롭(26)을 리세트하는 반전기(28) 및 앤드 게이트(29)로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  8. 제1항에 있어서, 상기 제어신호 출력부(700)는, 상기 수평 검출신호 출력부(300)에서 출력되는 전원 오프신호(HPO) 및 상기 수직 검출신호 출력부(600)에서 출력되는 전원 오프신호(VPO)를 논리곱하여 전원 오프신호(PO)를 출력하는 앤드 게이트(30)와, 상기 수평 검출신호 출력부(300)에서 출력되는 전원 오프신호(HPO) 및 상기 수직 검출신호 출력부(600)에서 출력되는 전원 오프신호(VPO)를 논리합하여 서스펜드 신호(SUS)를 출력하는 오아 게이트(31)로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  9. 제1항에 있어서, 상기 클록 공급부(800)는, 클록(CLK)을 10진 카운트하여 카운트된 값(Q3)으로 상기 수평 동기신호 검출부(200)의 클록을 공급하며, 카운트된 값(Q9)으로 상기 수직 동기신호 검출부(500)의 클록을 공급하는 10진 카운터(21)로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
  10. 제1항에 있어서, 상기 클록 공급부(800)는, 클록(CLK)을 4진 카운트하여 카운트된 값(Q3)으로 상기 수평 동기신호 검출부(200)의 클록을 공급하는 4진 카운터(21a)와, 상기 수평 동기신호(Hsnyc)가 입력될 때는 상기 수평 동기신호(Hsnyc)를, 상기 수평 동기신호(Hsnyc)가 입력되지 않을때는 이를 검출한 상기 수평 검출신호 출력부(11)의 출력신호를 수직 동기신호 검출부(500)의 클록으로 각각 공급하는 오아 게이트(21b)로 구성함을 특징으로 하는 절전기능 자동 감지 장치.
KR1019940031938A 1994-11-30 1994-11-30 절전기능 자동 감지 장치 KR970008512B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019940031938A KR970008512B1 (ko) 1994-11-30 1994-11-30 절전기능 자동 감지 장치
CA002163798A CA2163798C (en) 1994-11-30 1995-11-24 Control device for power saving
US08/563,984 US5550885A (en) 1994-11-30 1995-11-29 Control device for power saving
AU39146/95A AU682985B2 (en) 1994-11-30 1995-11-29 Control device for power saving
GB9524547A GB2295702B (en) 1994-11-30 1995-11-30 Control device for power conservation
DE19544771A DE19544771C2 (de) 1994-11-30 1995-11-30 Stromspar-Steuervorrichtung
CN95117549A CN1130614C (zh) 1994-11-30 1995-11-30 节能控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031938A KR970008512B1 (ko) 1994-11-30 1994-11-30 절전기능 자동 감지 장치

Publications (2)

Publication Number Publication Date
KR960018840A KR960018840A (ko) 1996-06-17
KR970008512B1 true KR970008512B1 (ko) 1997-05-24

Family

ID=19399619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940031938A KR970008512B1 (ko) 1994-11-30 1994-11-30 절전기능 자동 감지 장치

Country Status (7)

Country Link
US (1) US5550885A (ko)
KR (1) KR970008512B1 (ko)
CN (1) CN1130614C (ko)
AU (1) AU682985B2 (ko)
CA (1) CA2163798C (ko)
DE (1) DE19544771C2 (ko)
GB (1) GB2295702B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647363B1 (ko) * 2000-01-26 2006-11-17 엘지전자 주식회사 전력 소모를 줄인 디지털 비디오 디코더
US6898720B2 (en) * 2002-12-24 2005-05-24 Sunrise Telecom Incorporated Scalable extensible network test architecture
JP2005144814A (ja) * 2003-11-13 2005-06-09 Sharp Corp 画像形成装置
CN100410672C (zh) * 2004-06-16 2008-08-13 瑞昱半导体股份有限公司 信号输出装置及其操作方法
JP5734454B2 (ja) * 2010-12-16 2015-06-17 ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ タイムアウト値を算出する方法及びコンピュータ実装システム
CN105869575B (zh) * 2011-05-17 2018-09-21 伊格尼斯创新公司 操作显示器的方法
CN104299587B (zh) * 2014-10-22 2016-05-04 重庆京东方光电科技有限公司 显示装置的驱动方法和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994719A (en) * 1990-04-30 1991-02-19 Rca Licensing Corporation Voltage regulator with active turnoff
JPH0564424A (ja) * 1991-08-28 1993-03-12 Sharp Corp 半導体装置の電圧降下回路
EP0549165A2 (en) * 1991-12-23 1993-06-30 National Semiconductor Corporation Power conserving integrated circuit
US5389952A (en) * 1992-12-02 1995-02-14 Cordata Inc. Low-power-consumption monitor standby system
US5335168A (en) * 1993-01-13 1994-08-02 Compaq Computer Corporation Computer system with power-down mode for monitor
US5375245A (en) * 1993-02-22 1994-12-20 Tandberg Data A/S Apparatus for automatically reducing the power consumption of a CRT computer monitor
US5548763A (en) * 1993-07-26 1996-08-20 International Business Machines Corporation Desk top computer system having multi-level power management

Also Published As

Publication number Publication date
AU682985B2 (en) 1997-10-23
DE19544771A1 (de) 1996-06-05
CN1130614C (zh) 2003-12-10
CA2163798C (en) 1998-06-30
DE19544771C2 (de) 1999-02-04
GB9524547D0 (en) 1996-01-31
US5550885A (en) 1996-08-27
AU3914695A (en) 1996-06-20
GB2295702A (en) 1996-06-05
GB2295702B (en) 1999-09-22
KR960018840A (ko) 1996-06-17
CA2163798A1 (en) 1996-05-31
CN1151044A (zh) 1997-06-04

Similar Documents

Publication Publication Date Title
EP0592165A2 (en) Pulse generation/sensing arrangement for use in a microprocessor system
KR970008512B1 (ko) 절전기능 자동 감지 장치
CN114546083B (zh) 一种复位同步器电路及其时钟门控方法
US7167996B2 (en) Micro controller unit
JPH10322174A (ja) 周波数逓倍回路
JP4111636B2 (ja) 周期補正分周回路及びこれを用いた周期補正型発振回路
KR0149304B1 (ko) 비디오 신호의 수직동기신호 생성장치
JP2964704B2 (ja) クロック停止回路
KR100328849B1 (ko) 액정표시소자의모드선택회로
TWI796881B (zh) 喚醒電路及處理電路
JP4122128B2 (ja) エッジ検出回路
KR100365406B1 (ko) 액정 디스플레이 컨트롤러의 자동 리셋 회로
KR100266627B1 (ko) 파워다운회로
JPS5936231B2 (ja) 停電検出装置付電子時計
KR0148528B1 (ko) 마이크로 제어기
KR100203407B1 (ko) 리세트 신호 필터링 회로
JPH0429248B2 (ko)
KR910008243Y1 (ko) 리세트 회로
JP2723741B2 (ja) 半導体集積回路のクロック発生回路
JP2548784B2 (ja) 周期信号発生装置
CN112165320A (zh) 一种低功耗的数字上电复位电路及集成电路芯片
JP2001156858A (ja) データ信号取込み回路
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
JPS5921718U (ja) パルス数監視回路
JPH02231812A (ja) 入力回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee