TWI796881B

TWI796881B - 喚醒電路及處理電路

Info

Publication number: TWI796881B
Application number: TW110147694A
Authority: TW
Inventors: 陳寬祐
Original assignee: 新唐科技股份有限公司
Priority date: 2021-12-20
Filing date: 2021-12-20
Publication date: 2023-03-21
Also published as: CN116339481A; TW202326355A

Abstract

一種喚醒電路，用以產生一喚醒信號以及一中斷信號，並包括一偵測電路、一第一邏輯電路、一同步電路、一正反器以及一第二邏輯電路。在一喚醒事件發生並且一第一設定信號被致能時，偵測電路致能一偵測信號。當偵測信號及一下電信號被致能時，第一邏輯電路致能該喚醒信號。同步電路根據偵測信號，產生一同步信號。同步信號的邊緣對齊一操作時脈的邊緣。當同步信號被致能時，正反器致能一輸出信號。當輸出信號及一第二設定信號被致能時，第二邏輯電路致能該中斷信號。

Description

喚醒電路及處理電路

本發明係有關於一種喚醒電路，特別是有關於一種在喚醒事件發生時，致能一喚醒信號的喚醒電路。

隨著科技的進步，電子裝置的種類及功能愈來愈多。大部分的電子裝置內建一充電電池，用以供電予電子裝置內部的元件。為了減少電池的電量消耗，當使用者一段時間未使用電子裝置時，電子裝置可能自動進入一省電模式。然而，當電子裝置由一正常模式切換至一省電模式的交接時間點，如果發生一喚醒事件，電子裝置可能無法即時偵測到喚醒事件。

本發明之一實施例提供一種喚醒電路，用以產生一喚醒信號以及一中斷信號，並包括一偵測電路、一第一邏輯電路、一同步電路、一正反器以及一第二邏輯電路。在一喚醒事件發生並且一第一設定信號被致能時，偵測電路致能一偵測信號。當偵測信號及一下電信號被致能時，第一邏輯電路致能該喚醒信號。同步電路根據偵測信號，產生一同步信號。同步信號的邊緣對齊一操作時脈的邊緣。當同步信號被致能時，正反器致能一輸出信號。當輸出信號及一第二設定信號被致能時，第二邏輯電路致能該中斷信號。

本發明之另一實施例提供一種處理電路，包括一操作系統以及一喚醒電路。喚醒電路用以提供一喚醒信號以及一中斷信號予操作系統。喚醒電路包括一偵測電路、一第一邏輯電路、一同步電路、一正反器以及一第二邏輯電路。在一喚醒事件發生並且一第一設定信號被致能時，偵測電路致能一偵測信號。當偵測信號及一下電信號被致能時，第一邏輯電路致能喚醒信號，用以喚醒操作系統。同步電路根據偵測信號，產生一同步信號。同步信號的邊緣對齊一操作時脈的邊緣。當同步信號被致能時，正反器致能一第一輸出信號。當第一輸出信號及一第二設定信號被致能時，第二邏輯電路致能中斷信號。

為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出實施例，並配合所附圖式，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。另外，實施例中圖式標號之部分重覆，係為了簡化說明，並非意指不同實施例之間的關聯性。

第1圖為本發明之處理電路的示意圖。處理電路100包括一喚醒電路110及一操作系統120。喚醒電路110偵測是否發生一喚醒事件。在發生一喚醒事件發生時，喚醒電路110致能一喚醒信號WKUP。在其它實施例中，在致能喚醒信號WKUP後，喚醒電路110更致能一中斷信號INT。在此例中，喚醒電路110可能根據操作系統120所提供的一時脈信號CKO，產生中斷信號INT。因此，中斷信號INT的邊緣(如上升邊緣)對齊時脈信號CKO的邊緣(如上升邊緣或下降邊緣)。

本發明並不限定喚醒事件的種類。在一可能實施例中，當一特定按鍵(未顯示)被按下時，表示發生喚醒事件。在此例中，當特定按鍵未被按下時，表示未發生喚醒事件。在另一可能實施例中，當一特定元件(未顯示)完成動作時，表示發生喚醒事件。然而，當該特定元件尚未完成動作時，表示未發生喚醒事件。舉例而言，當一計數器完成一計數操作時，表示發生喚醒事件。在此例中，當該計數器尚未完成該計數操作時，表示未發生喚醒事件。

本發明並不限定喚醒電路110如何偵測是否發生一喚醒事件。在一可能實施例中，喚醒電路110係根據觸發信號sig的位準，判斷是否發生一喚醒事件。舉例而言，當觸發信號sig的位準不符合一預設值，表示未發生喚醒事件。因此，喚醒電路110不致能喚醒信號WKUP。然而，當觸發信號sig的位準符合一預設值，表示發生喚醒事件。喚醒電路110致能喚醒信號WKUP。

在一些實施例中，觸發信號sig的位準與一特定按鍵的狀態有關。舉例而言，當該特定按鍵未被按下時，觸發信號sig的位準不等於一預設值。然而，當該按鍵被按下時，觸發信號sig的位準等於一預設值。在其它實施例中，觸發信號sig的位準與一特定元件的輸出信號有關。舉例而言，當特定元件完成動作時，特定元件可能致能一完成信號。當特定元件尚未完成動作時，特定元件不致能一完成信號。在此例中，完成信號作為觸發信號sig。

在其它實施例中，喚醒電路110更依據一設定信號wken，決定是否致能喚醒信號WKUP。在此例中，使用者可能透過軟體或硬體架構，設定設定信號wken的位準。當設定信號wken被設定成一第一特定位準(如低位準)時，表示使用者不希望喚醒操作系統120。因此，即使發生一喚醒事件，喚醒電路110不致能喚醒信號WKUP。然而，當設定信號wken不等於第一特定位準時，表示使用者希望在喚醒事件發生時喚醒操作系統120。因此，當一喚醒事件發生時，喚醒電路110致能喚醒信號WKUP。

在另一可能實施例中，喚醒電路110依據一設定信號INTEN，決定是否致能中斷信號INT。在此例中，使用者可能透過軟體或硬體架構，設定中斷信號INT的位準。舉例而言，當設定信號INTEN被設定成一第二特定位準(如低位準)時，即使喚醒電路110致能喚醒信號WKUP，喚醒電路110並不致能中斷信號INT。然而，當設定信號INTEN不等於第二特定位準時，表示使用者希望喚醒電路110在致能喚醒信號WKUP後，致能中斷信號INT。因此，在喚醒事件發生時，喚醒電路110先致能喚醒信號WKUP後，再致能中斷信號INT。

在一些實施例中，喚醒電路110根據一清除信號Sw_clr，清除先前記錄的喚醒事件。在此例中，當清除信號Sw_clr等於一第三特定位準(如高位準)時，喚醒電路110重置喚醒信號WKUP。此時，喚醒信號WKUP等於一初始值，如一低位準。當清除信號Sw_clr不等於第三特定位準時，喚醒電路110根據觸發信號sig的位準，決定是否致能喚醒信號WKUP。在一可能實施例中，當喚醒電路110致能喚醒信號WKUP時，喚醒信號WKUP等於一高位準。在此例中，當喚醒電路110未致能喚醒信號WKUP時，喚醒信號WKUP等於一低位準。

在其它實施例中，喚醒電路110根據一下電信號PWR_DN，決定是否致能喚醒信號WKUP。舉例而言，當操作系統120的操作電壓等於一目標值時，表示操作系統120為一上電狀態(power up)。當操作系統120的操作電壓低於一臨界值時，表示操作系統120為一下電狀態(power down)。在此例中，下電信號PWR_DN表示操作系統120是否為下電狀態。在一可能實施例中，當下電信號PWR_DN等於一第四特定位準(如低位準)時，表示操作系統120為上電狀態。此時，即使發生一喚醒事件，喚醒電路110不致能喚醒信號WKUP及中斷信號INT。然而，當下電信號PWR_DN不等於第四特定位準時，表示操作系統120為下電狀態。此時，喚醒電路110根據觸發信號sig的位準，致能喚醒信號WKUP及中斷信號INT。

操作系統120接收喚醒信號WKUP及中斷信號INT。在執行一下電指令後，操作系統120可能離開正常模式，並進入一省電模式。在正常模式與省電模式的切換交界處，如果發生一喚醒事件，操作系統120可能無法偵測到喚醒事件。因此，藉由喚醒電路110偵測喚醒事件是否發生，便可確保不會漏掉任何喚醒事件。在本實施例中，喚醒電路110並未根據任何時脈信號，偵測喚醒事件。由於喚醒電路110係以非同步方式偵測喚醒事件，故不論操作系統120正式進入省電模式或是在正常模式與省電模式的切換交界處，喚醒電路110不會漏掉任何喚醒事件，並在喚醒事件發生時，即時喚醒操作系統120。在操作系統120被喚醒後，操作系統120根據中斷信號INT執行中斷程序。

本發明並不限定操作系統120的架構。在一可能實施例中，操作系統120包括一電源管理電路121。電源管理電路121接收喚醒信號WKUP。當電源管理電路121操作於一第一正常模式時，電源管理電路121提供一操作電壓PW1。此時，操作電壓PW1等於一第一目標值。當電源管理電路121進入一第一睡眠模式時，電源管理電路121減少操作電壓PW1。此時，操作電壓PW1低於第一目標值。在第一睡眠模式下，當喚醒信號WKUP被致能時，電源管理電路121離開第一睡眠模式並進入第一正常模式。在其它實施例中，當電源管理電路121進入第一睡眠模式時，電源管理電路121可能停止提供操作電壓PW1。

本發明並不限定電源管理電路121的架構。電源管理電路121可能具有複數電源供應電路，用以提供複數操作電壓。在其它實施例中，當電源管理電路121進入第一睡眠模式並完成操作電壓PW1的調降操作後，下電信號PWR_DN被致能。

在其它實施例中，操作系統120更包括一中央處理器(CPU)122。中央處理器122接收操作電壓PW1及中斷信號INT。當操作電壓PW1等於一第一目標值時，中央處理器122操作於一第二正常模式。當操作電壓PW1低於一第一臨界值時，中央處理器122離開第二正常模式並進入一第二睡眠模式。在第二睡眠模式下，中央處理器122可能停止運作。然而，當操作電壓PW1回升到第一目標值時，中央處理器122離開第二睡眠模式並進入第二正常模式。在第二正常模式下，當中斷信號INT被致能時，中央處理器122執行相對應的中斷程序。

在一些實施例中，中央處理器122直接接收喚醒信號WKUP。在此例中，中央處理器122根據喚醒信號WKUP，控制電源管理電路121。舉例而言，當中央處理器122執行一省電指令時，中央處理器122可能命令電源管理電路121進入第一睡眠模式。此時，電源管理電路121減少操作電壓PW1。當操作電壓PW1低於第一臨界值時，中央處理器122進入第二睡眠模式。當喚醒信號WKUP被致能，中央處理器122喚醒電源管理電路121。因此，電源管理電路121離開第一睡眠模式並進入第一正常模式。此時，電源管理電路121增加操作電壓PW1。當操作電壓PW1達第一目標值時，中央處理器122離開第二睡眠模式並進入第二正常模式。在第二正常模式下，當中斷信號INT被致能時，中央處理器122執行相對應的中斷程序。

在其它實施例中，操作系統120更包括一時脈產生電路123。時脈產生電路123產生時脈信號CKO。在此例中，電源管理電路121提供操作電壓PW2予時脈產生電路123。當操作電壓PW2等於一第二目標值時，時脈產生電路123操作於一第三正常模式。在第三正常模式下，時脈產生電路123提供的時脈信號CKO具有一第一頻率。然而，當電源管理電路121進入第一睡眠模式時，電源管理電路121減少操作電壓PW2。因此，時脈產生電路123減少時脈信號CKO，並進入一第三睡眠模式。此時，時脈信號CKO具有一第二頻率。第二頻率低於第一頻率。在其它實施例中，在第三睡眠模式下，時脈產生電路123停止提供時脈信號CKO。當電源管理電路121進入第一正常模式時，由於電源管理電路121提升操作電壓PW2。因此，時脈產生電路123離開第三睡眠模式，並進入第三正常模式。在第三正常模式下，時脈產生電路123提升時脈信號CKO的頻率，使得時脈信號CKO的頻率等於第一頻率。

在一些實施例中，時脈產生電路123直接接收喚醒信號WKUP。在此例中，當喚醒信號WKUP被致能時，時脈產生電路123離開第三睡眠模式，並進入第三正常模式。在其它實施例中，時脈產生電路123提供一時脈信號(未顯示)予電源管理電路121。在此例中，電源管理電路121可能根據時脈產生電路123所提供的時脈信號，調整操作電壓PW1及PW2之至少一者。

第2圖為本發明之喚醒電路的一示意圖。喚醒電路200包括偵測電路205、210、一同步電路220、一正反器230、邏輯電路240及250。偵測電路205用以偵測是否發生一喚醒事件，並根據偵測結果控制觸發信號sig的位準。舉例而言，當一喚醒事件發生時，偵測電路205設定觸發信號sig的位準等於一預設值(如高位準)。當一喚醒事件未發生時，偵測電路205設定觸發信號sig的位準不等於一預設值。此時，偵測電路205可能設定觸發信號sig的位準等於一低位準。在一可能實施例中，喚醒事件係為一特定按鍵被按下，或是一特定元件完成本身的操作。

在一些實施例中，偵測電路205係根據一操作時脈的頻率，判斷是否發生一喚醒事件。舉例而言，當該操作時脈的頻率等於一預設頻率時，表示發生一喚醒事件。因此，偵測電路205設定觸發信號sig的位準等於一預設值。當該操作時脈的頻率不等於該預設頻率時，表示未發生喚醒事件。因此，偵測電路205設定觸發信號sig的位準不等於預設值。

偵測電路210根據觸發信號sig的位準，致能偵測信號SD。舉例而言，當觸發信號sig的位準不符合一預設值時，表示未發生喚醒事件。因此，偵測電路210不偵測信號SD。然而，當觸發信號sig的位準符合一預設值時，表示發生喚醒事件。因此，偵測電路210根據設定信號wken，決定是否偵測信號SD。在此例中，當設定信號wken等於第一特定位準(如低位準)時，即使觸發信號sig的位準符合一預設值，偵測電路210不偵測信號SD。此時，偵測電路210可能設定偵測信號SD為一低位準。然而，當設定信號wken不等於第一特定位準並且觸發信號sig的位準符合一預設值時，偵測電路210致能偵測信號SD。此時，偵測電路210可能設定偵測信號SD為一高位準。

邏輯電路240根據偵測信號SD及下電信號PWR_DN，致能喚醒信號WKUP。舉例而言，當偵測信號SD及下電信號PWR_DN被致能時，邏輯電路240致能喚醒信號WKUP。當偵測信號SD或下電信號PWR_DN未被致能時，邏輯電路240不致能喚醒信號WKUP。本發明並不限定邏輯電路240的架構。在一可能實施例中，邏輯電路240係為一及閘(AND gate)。

同步電路220根據偵測信號SD，產生一同步信號SS。在一可能實施例中，同步信號SS的上升邊緣對齊操作時脈CKO的邊緣(如上升邊緣或下降邊緣)。在本實施例中，由於中斷信號INT係提供予中央處理器122，故同步電路220根據中央處理器122的操作時脈CKO，處理偵測信號SD，使得處理後的偵測信號SD(即同步信號SS) 的邊緣對齊操作時脈CKO的邊緣。

當同步信號SS被致能時，正反器230致能一輸出信號SO1。在其它實施例中，正反器230更接收清除信號Sw_clr。當清除信號Sw_clr等於第三特定位準(如高位準)時，正反器230重置輸出信號SO1。此時，輸出信號SO1可能等於一低位準。當清除信號Sw_clr不等於第三特定位準時，正反器230根據同步信號SS，決定是否致能輸出信號SO1。舉例而言，當同步信號SS為高位準時，正反器230致能輸出信號SO1。此時，輸出信號SO1可能為高位準。

邏輯電路250根據輸出信號SO1及設定信號INTEN，致能中斷信號INT。舉例而言，當輸出信號SO1及設定信號INTEN被致能時，邏輯電路250致能中斷信號INT。然而，當輸出信號SO1或是設定信號INTEN未被致能時，邏輯電路250不致能中斷信號INT。本發明並不限定邏輯電路250的架構。在一可能實施例中，邏輯電路250係為一及閘。

第3圖為本發明之喚醒電路的另一示意圖。第3圖相似第2圖，不同之處在於，第3圖的喚醒電路300多了一邏輯電路360。由於第3圖的偵測電路305、310、同步電路320、正反器330、邏輯電路340及350的特性相似於第2圖的偵測電路205、210、同步電路220、正反器230、邏輯電路240及250的特性，故不再贅述。

在本實施例中，邏輯電路360用以產生一輸入信號SI予同步電路320。在此例中，當觸發信號sig的位準符合一預設值或是偵測信號SD被致能時，邏輯電路360致能輸入信號SI。此時，輸入信號SI可能為高位準。當觸發信號sig的位準不符合預設值並且偵測信號SD未被致能時，邏輯電路360不致能輸入信號SI。此時，輸入信號SI可能為低位準。同步電路320處理輸入信號SI，用以產生同步信號SS。在此例中，同步信號SS的邊緣對齊操作時脈CKO的邊緣。本發明並不限定邏輯電路360的架構。在一可能實施例中，邏輯電路360係為一或閘(OR gate)。

第4圖為本發明之喚醒電路的另一示意圖。在本實施例中，喚醒電路包括偵測電路405A、405B、410A、410B、同步電路420A、420B、正反器430A、430B、邏輯電路440、450、460A、460B、470及480。偵測電路405A偵測一第一喚醒事件是否發生。在一可能實施例中，偵測電路405A偵測一輸入輸出墊(input output pad)的電壓位準。當輸入輸出墊的電壓位準不等於一特定位準時，表示發生第一喚醒事件。因此，偵測電路405A設定觸發信號siga的位準等於一預設值。然而，當輸入輸出墊的電壓位準等於特定位準時，表示第一喚醒事件未發生。因此，偵測電路405A設定觸發信號siga的位準不等於預設值。

邏輯電路460A根據觸發信號siga及偵測信號SDA，產生一輸入信號SIA。同步電路420A同步化輸入信號SIA與操作時脈CKO，用以產生一同步信號SSA。正反器430A根據同步信號SSA，產生一輸出信號SO1A。正反器430A根據清除信號Sw_clr，設定輸出信號SO1A的位準。由於邏輯電路460A、同步電路420A及正反器430A的特性與第3圖的邏輯電路360、同步電路320及正反器330的特性相似，故不再贅述。

偵測電路405B偵測一第二喚醒事件是否發生。在一可能實施例中，偵測電路405B偵測操作時脈CKO的頻率。在此例中，當操作時脈的頻率等於一預設頻率時，表示發生一第二喚醒事件。因此，偵測電路405B設定觸發信號sigb的位準等於一預設值。當操作時脈的頻率不等於一預設頻率時，表示未發生第二喚醒事件。因此，偵測電路405B設定觸發信號sigb的位準不等於預設值。

邏輯電路460B根據觸發信號sigb及偵測信號SDB，產生一輸入信號SIB。同步電路420B同步化輸入信號SIB與操作時脈CKO，用以產生一同步信號SSB。正反器430B根據同步信號SSB，產生一輸出信號SO1B。正反器430B根據清除信號Sw_clr，設定輸出信號SO1B的位準。由於邏輯電路460B、同步電路420B及正反器430B的特性與第3圖的邏輯電路360、同步電路320及正反器330的特性相似，故不再贅述。

邏輯電路470接收偵測信號SDA及SDB。當偵測信號SDA及SDB之一者被致能時，邏輯電路470致能輸出信號SO2A。當偵測信號SDA及SDB均未被致能時，邏輯電路470不致能輸出信號SO2A。本發明並不限定邏輯電路470的種類。在一可能實施例中，邏輯電路470係為一或閘。

邏輯電路480接收輸出信號SO1A及SO1B。當輸出信號SO1A及SO1B之一者被致能時，邏輯電路480致能輸出信號SO2B。當輸出信號SO1A及SO1B均未被致能時，邏輯電路480不致能輸出信號SO2B。本發明並不限定邏輯電路480的種類。在一可能實施例中，邏輯電路480係為一或閘。

邏輯電路440根據輸出信號SO2A及下電信號PWR_DN，致能喚醒信號WKUP。邏輯電路450根據輸出信號SO2B及設定信號INTEN，致能中斷信號INT。由於邏輯電路440及450的特性與第2圖的邏輯電路240及250的特性相似，故不再贅述。

在本實施例中，偵測電路405A與405B偵測不同的喚醒事件。當偵測電路405A與405B所偵測的任一喚醒事件發生時，喚醒電路400致能喚醒信號WKUP以及中斷信號INT。本發明並不限定喚醒事件的數量。在其它實施例中，喚醒電路400偵測更多的喚醒事件。

第5圖為本發明之偵測電路的示意圖。偵測電路500包括一多工器510、一開關電路520、一正反器530以及一邏輯電路540。多工器510具有輸入端IN1及IN2。輸入端IN1耦接正反器530的輸出端Q。輸入端IN2接收一預設位準VL。在本實施例中，預設位準VL係為一低位準。多工器510根據清除信號Sw_clr，將輸入端IN1或IN2的信號輸出予正反器530。舉例而言，當清除信號Sw_clr被致能時，多工器510輸出輸入端IN2的信號。當清除信號Sw_clr未被致能時，多工器510輸出輸入端IN1的信號。

開關電路520接收一時脈信號clk，並耦接正反器530的時脈端CK。當清除信號Sw_clr被致能時，開關電路520輸出時脈信號clk至時脈端CK。當清除信號Sw_clr未被致能時，開關電路520停止輸出時脈信號clk至時脈端CK。在一可能實施例中，開關電路520係為一積體時脈閘控電路(integrated clock gating；ICG)。

在本實施例中，正反器530係為一D型正反器。正反器530具有一輸入端D、一輸出端Q、一時脈端CK以及一設定端SET。正反器530的輸入端D耦接多工器510的輸出端。正反器530的輸出端Q耦接多工器510的輸入端IN1。正反器530的時脈端CK耦接開關電路520的輸出端，用以接收時脈信號clk。正反器530的設定端SET接收觸發信號sig。

當觸發信號sig被致能時，正反器530的輸出端Q的電壓位準等於設定端SET的電壓位準。當開關電路520輸出時脈信號clk時，正反器530的輸出端Q的電壓位準等於輸入端D的電壓位準。此時，輸入端D的電壓位準等於預設位準VL。

邏輯電路540耦接正反器530的輸出端Q，並接收設定信號wken，用以產生偵測信號SD。當觸發信號sig及設定信號wken被致能時，邏輯電路540致能偵測信號SD。當觸發信號sig及設定信號wken之一者未被致能時，邏輯電路540不致能偵測信號SD。在一可能實施例中，邏輯電路540係為一及閘。

由於正反器530的設定端SET接收觸發信號sig，故不論外部的操作系統(如120)操作於一正常模式、一省電模式(睡眠模式)、或是在正常模式與省電模式的交界處，只要發生一喚醒事件，喚醒電路均可即時得知，並根據設定信號(如wken、INTEN)，決定是否致能喚醒信號WKUP。在其它實施例中，中斷信號INT被致能的時間晚於喚醒信號WKUP，故可確保操作系統不會漏掉中斷信號INT。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件，但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來說，本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:處理電路 110、200、300、400:喚醒電路 120:操作系統 121:電源管理電路 122:中央處理器 123:時脈產生電路 WKUP:喚醒信號 INT:中斷信號 CKO:時脈信號 sig:觸發信號 wken:設定信號 INTEN:設定信號 Sw_clr:清除信號 PWR_DN:下電信號 PW1、PW2:操作電壓 205、210、305、310、405A、405B、410A、410B、500:偵測電路 220、320、420A、420B:同步電路 230、330、430A、430B、530:正反器 240、250、340、350、360、440、450、460A、460B、470、480、540:邏輯電路 SD、SDA、SDB:偵測信號 SS、SSA、SSB:同步信號 SO1、SO1A、SO1B、SO2A、SO2B:輸出信號 clk:時脈信號 SI、SIA、SIB:輸入信號 510:多工器 520:開關電路 VL:預設位準

第1圖為本發明之處理電路的示意圖。第2圖為本發明之喚醒電路的一示意圖。第3圖為本發明之喚醒電路的另一示意圖。第4圖為本發明之喚醒電路的另一示意圖。第5圖為本發明之偵測電路的示意圖。

200:喚醒電路

205、210:偵測電路

220:同步電路

230:正反器

240、250:邏輯電路

SD:偵測信號

SS:同步信號

SO1:輸出信號

WKUP:喚醒信號

INT:中斷信號

CKO:時脈信號

sig:觸發信號

wken:設定信號

INTEN:設定信號

Sw_clr:清除信號

PWR_DN:下電信號

clk:時脈信號

Claims

一種喚醒電路，包括：一偵測電路，偵測一喚醒事件是否發生以及一第一設定信號是否被致能，當該喚醒事件發生並且該第一設定信號被致能時，致能一偵測信號；一第一邏輯電路，當該偵測信號及一下電信號被致能時，致能一喚醒信號；一同步電路，根據該偵測信號，致能一同步信號，其中該同步信號的邊緣對齊一操作時脈的邊緣；一第一正反器，當該同步信號被致能時，致能一第一輸出信號；以及一第二邏輯電路，當該第一輸出信號及一第二設定信號被致能時，致能一中斷信號。
如請求項1之喚醒電路，其中該第一邏輯電路及該第二邏輯電路係為一及閘。
如請求項1之喚醒電路，其中當一清除信號被致能時，該偵測電路不致能該偵測信號，使得該第一邏輯電路不致能該喚醒信號。
如請求項3之喚醒電路，其中當該清除信號被致能時，該第一正反器不致能該第一輸出信號，使得第二邏輯電路不致能該中斷信號。
如請求項3之喚醒電路，更包括：一第三邏輯電路，用以產生一輸入信號予該同步電路，其中當該喚醒事件發生或是該偵測信號被致能時，該第三邏輯電路致能該輸入信號，其中該同步電路處理該輸入信號，用以產生該同步信號。
如請求項5之喚醒電路，其中該偵測電路包括：一第二正反器，具有一輸入端、一輸出端、一設定端及一時脈端，該設定端接收一觸發信號；一開關電路，接收一時脈信號，當該清除信號被致能時，輸出該時脈信號至該時脈端；一多工器，耦接該輸入端，當該清除信號被致能時，輸出一預設位準至該輸入端，當該清除信號未被致能時，傳送該輸出端的電壓至該輸入端；以及一第四邏輯電路，耦接該輸出端，並接收該第一設定信號，用以產生該偵測信號。
一種處理電路，包括：一操作系統；以及一喚醒電路，用以提供一喚醒信號以及一中斷信號予該操作系統，並包括：一偵測電路，偵測一喚醒事件是否發生以及一第一設定信號是否被致能，在該喚醒事件發生並且該第一設定信號被致能時，致能一偵測信號；一第一邏輯電路，當該偵測信號及一下電信號被致能時，致能該喚醒信號，用以喚醒該操作系統；一同步電路，根據該偵測信號，致能一同步信號，其中該同步信號的邊緣對齊一操作時脈的邊緣；一第一正反器，當該同步信號被致能時，致能一第一輸出信號；以及一第二邏輯電路，當該第一輸出信號及一第二設定信號被致能時，致能該中斷信號。
如請求項7之處理電路，其中當一清除信號被致能時，該偵測電路不致能該偵測信號，使得該第一邏輯電路不致能該喚醒信號。
如請求項8之處理電路，更包括：一第三邏輯電路，用以產生一輸入信號予該同步電路，其中當該喚醒事件發生或是該偵測信號被致能時，該第三邏輯電路致能該輸入信號，其中該同步電路處理該輸入信號，用以產生該同步信號。
如請求項9之處理電路，其中該偵測電路包括：一第二正反器，具有一輸入端、一輸出端、一設定端及一時脈端，該設定端接收一觸發信號；一開關電路，接收一時脈信號，當該清除信號被致能時，輸出該時脈信號至該時脈端；一多工器，耦接該輸入端，當該清除信號被致能時，輸出一預設位準至該輸入端，當該清除信號未被致能時，傳送該輸出端的電壓至該輸入端；以及一第四邏輯電路，耦接該輸出端，並接收該第一設定信號，用以產生該偵測信號。