TWI740764B - 信號產生電路及操作系統 - Google Patents
信號產生電路及操作系統 Download PDFInfo
- Publication number
- TWI740764B TWI740764B TW109147061A TW109147061A TWI740764B TW I740764 B TWI740764 B TW I740764B TW 109147061 A TW109147061 A TW 109147061A TW 109147061 A TW109147061 A TW 109147061A TW I740764 B TWI740764 B TW I740764B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- wake
- circuit
- event
- detection
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Power Sources (AREA)
- Electronic Switches (AREA)
Abstract
一種信號產生電路,用以喚醒一特定電路,並包括一偵測電路、一延遲電路以及一判斷電路。偵測電路用以偵測是否發生一喚醒事件,並產生一偵測信號。延遲電路延遲偵測信號,用以產生一延遲信號。判斷電路根據延遲信號以及一電源關閉信號,判斷喚醒事件是否合法。當喚醒事件合法時,判斷電路致能一喚醒信號,用以喚醒特定電路。當喚醒事件不合法時,判斷電路重置偵測電路。
Description
本發明係有關於一種信號產生電路,特別是有關於一種用以產生一喚醒信號的信號產生電路。
隨著科技的進步,可攜式電子裝置的種類及功能愈多。由於可攜式電子裝置的電力係由電池所提供,而電池的電力有限,故當可攜式電子裝置長時間未使用時,電子裝置離開正常模式並進入一省電模式。當一喚醒事件發生時,電子裝置離開省電模式,重新進入正常模式。然而,當電子裝置無法即時監控到喚醒事件的發生時,可能造成電子裝置誤動作。
本發明之一實施例提供一種信號產生電路,用以喚醒一特定電路,並包括一偵測電路、一延遲電路以及一判斷電路。偵測電路用以偵測是否發生一喚醒事件,並產生一偵測信號。延遲電路延遲偵測信號,用以產生一延遲信號。判斷電路根據延遲信號以及一電源關閉信號,判斷喚醒事件是否合法。當喚醒事件合法時,判斷電路致能一喚醒信號,用以喚醒特定電路。當喚醒事件不合法時,判斷電路重置偵測電路。
本發明另提供一種操作系統,包括一處理電路、一特定電路以及一信號產生電路。處理電路在執行一待機指令後,致能一電源關閉信號。特定電路根據電源關閉信號,進入一待機模式。信號產生電路用以喚醒特定電路,並包括一偵測電路、一延遲電路以及一判斷電路。偵測電路偵測是否發生一喚醒事件,並產生一偵測信號。延遲電路延遲偵測信號,用以產生一延遲信號。判斷電路根據延遲信號以及電源關閉信號,判斷喚醒事件是否合法。當喚醒事件合法時,判斷電路致能一喚醒信號,用以喚醒特定電路。當喚醒事件不合法時,判斷電路重置偵測電路。
為讓本發明之目的、特徵和優點能更明顯易懂,下文特舉出實施例,並配合所附圖式,做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中,實施例中的各元件之配置係為說明之用,並非用以限制本發明。另外,實施例中圖式標號之部分重覆,係為了簡化說明,並非意指不同實施例之間的關聯性。
第1圖為本發明之信號產生電路的示意圖。如圖所示,信號產生電路100包括一偵測電路102、一延遲電路104以及一判斷電路106。偵測電路102用以偵測是否發生一喚醒事件EVN。當喚醒事件EVN發生時,偵測電路102致能一偵測信號wake_det。當偵測電路102未偵測到一脈衝信號時,偵測電路102不致能偵測信號wake_det。在一可能實施例中,喚醒事件EVN係為一脈衝信號。在此例中,當偵測電路102偵測到一脈衝信號時,偵測電路102致能偵測信號wake_det。此時,偵測信號wake_det為一特定位準,如一高位準或一低位準。當偵測電路102未偵測到脈衝信號時,偵測電路102不致能偵測信號wake_det。此時,偵測信號wake_det不為特定位準。
在其它實施例中,偵測電路102更記錄喚醒事件EVN。因此,一旦發生喚醒事件EVN,偵測電路102持續致能偵測信號wake_det,直到一清除信號CLR被致能。當清除信號CLR被致能時,表示喚醒事件EVN非預期。因此,偵測電路102停止致能偵測信號wake_det。在另一實施例中,當偵測電路102接收到一時脈信號regclk時,表示一外部電路已離開一待機模式並進入一正常模式。此時,由於信偵測電路102不需再偵測喚醒事件EVN是否發生,故偵測電路102清除所記錄的喚醒事件EVN。
本發明並不限定偵測電路102如何儲存喚醒事件EVN。在一可能實施例中,偵測電路102具有一暫存器(未顯示)。該暫存器事先儲存數值0。當喚醒事件EVN發生時,偵測電路102改變暫存器的數值,由0變成1。當喚醒事件EVN未發生時,偵測電路102不改變暫存器的數值0。在此例中,偵測電路102根據暫存器的數值,決定是否致能偵測信號wake_det。舉例而言,當暫存器具有數值1時,偵測電路102致能偵測信號wake_det。當暫存器具有數值0時,偵測電路102不致能偵測信號wake_det。在其它實施例中,當清除信號CLR被致能時,偵測電路102設定暫存器儲存數值0。在一些實施例中,當偵測電路102接收到時脈信號regclk時,偵測電路102也會將暫存器的數值設定為0。
延遲電路104延遲偵測信號wake_det,用以產生一延遲信號wake_det_dly。本發明並不限定延遲電路104的架構。在一可能實施例中,延遲電路104具有一可調延遲時間。在此例中,使用者可能提供一控制信號(未顯示)予延遲電路104,用以調整延遲電路104的延遲時間。
判斷電路106根據延遲信號wake_det_dly以及一電源關閉信號PR_DN,判斷喚醒事件EVN是否合法。當喚醒事件EVN合法時,判斷電路106致能一喚醒信號Swake,用以喚醒一特定電路(未顯示)。當喚醒事件EVN不合法時,判斷電路106不喚醒特定電路。此時,判斷電路106可能致能清除信號CLR,用以重置偵測電路102。
在一可能實施例中,判斷電路106係偵測延遲信號wake_det_dly及電源關閉信號PR_DN的位準。當延遲信號wake_det_dly的位準等於電源關閉信號PR_DN的位準時,表示喚醒事件EVN合法。因此,判斷電路106致能喚醒信號Swake。當延遲信號wake_det_dly的位準不等於電源關閉信號PR_DN的位準時,表示喚醒事件EVN不合法。因此,判斷電路106不致能喚醒信號Swake,並致能清除信號CLR。
本發明並不限定判斷電路106的架構。在本實施例中,判斷電路106包括邏輯閘108、110以及一事件狀態暫存器(event status register)112。邏輯閘108根據延遲信號wake_det_dly及電源關閉信號PR_DN,決定是否致能一設定信號SET。在一可能實施例中,當延遲信號wake_det_dly及電源關閉信號PR_DN為一特定位準(如高位準)時,邏輯閘110致能設定信號SET。在此例中,當延遲信號wake_det_dly及電源關閉信號PR_DN之至少一者不為特定位準時,邏輯閘110不致能設定信號SET。本發明並不限定邏輯閘110的種類。在本實施例中,邏輯閘110係為一及閘(AND gate)。
事件狀態暫存器112根據設定信號SET,致能喚醒信號Swake。在本實施例中,當設定信號SET被致能時,事件狀態暫存器112致能喚醒信號Swake。在此例中,當設定信號SET不被致能時,事件狀態暫存器112不致能喚醒信號Swake。在一可能實施例中,事件狀態暫存器112直接將設定信號SET作為喚醒信號Swake。
本發明並不限定事件狀態暫存器112的種類。在一可能實施例中,事件狀態暫存器112係為一D型正反器。D型正反器的一設定端接收設定信號SET。D型正反器的一輸出端用以提供喚醒信號Swake。在此例中,喚醒信號Swake等於設定信號SET。因此,當喚醒信號Swake被致能時,設定信號SET也被致能。當喚醒信號Swake不被致能時,設定信號SET也不被致能。在其它實施例中,D型正反器的一輸入端接收一輸入信號IN,D型正反器的一時脈端接收一時脈信號clk。在此例中,輸入信號IN可能維持在一低位準。當D型正反器接收到時脈信號clk時,D型正反器將輸入信號IN作為喚醒信號Swake,用以不致能喚醒信號Swake。
邏輯閘108根據喚醒信號Swake及喚醒事件EVN,決定是否致能清除信號CLR。舉例而言,當喚醒事件EVN合法時,事件狀態暫存器112致能喚醒信號Swake。因此,邏輯閘108不致能清除信號CLR,使得偵測電路102繼續致能偵測信號wake_det。然而,當喚醒事件EVN不合法時,事件狀態暫存器112不致能喚醒信號Swake。此時,由於喚醒事件EVN已消失(因喚醒事件EVN係為一短暫的脈衝),故邏輯閘108致能清除信號CLR,使得偵測電路102停止致能偵測信號wake_det。本發明並不限定邏輯閘108的種類。在一可能實施例中,邏輯閘108係為一反或閘(NOR gate)。
第2圖為本發明之電源關閉信號PR_DN的示意圖。如圖所示,在時間點202,軟體發出一等待中斷指令wfi。因此,時間點204,電源關閉信號PR_DN被致能,如由一低位準變化至一高位準。由於電路延遲所造成的影響,電源關閉信號PR_DN被致能的時間點204與等待中斷指令wfi被發出的時間點202之間具有一時間差206。
在一可能實施例中,延遲電路104所產生的延遲信號wake_det_dly與偵測信號wake_det之間的時間差等於時間差206。在此例中,當中斷指令wfi被發出時,電源關閉信號PR_DN要隔一段時間(即時間差206)才會被致能。因此,設定人員事先取得時間差206,再根據時間差206,調整延遲電路104的一延遲參數,使得延遲信號wake_det_dly落後偵測信號wake_det,並且落後的時間等於時間差206。
在本實施例中,信號產生電路100除了在時間點204後,判斷喚醒事件EVN是否發生,信號產生電路100更在時間點204前,便開始喚醒事件EVN是否發生。當喚醒事件EVN於時間點202之前發生時,偵測電路102致能偵測信號wake_det。延遲電路104延遲偵測信號wake_det。因此,延遲信號wake_det_dly可能落在時間點202與204之間。此時,由於電源關閉信號PR_DN尚未被致能,故喚醒事件EVN被認定為不合法。因此,信號產生電路100忽略時間點202之前的喚醒事件EVN。當喚醒事件EVN發生於時間點202與204之間時,延遲電路104所產生的延遲信號wake_det_dly落於時間點204之後。此時,由於電源關閉信號PR_DN已被致能,故喚醒事件EVN被認定為合法。因此,信號產生電路100致能喚醒信號Swake。
第3圖為本發明之信號產生電路的一應用示意圖。在一可能實施例中,信號產生電路係應用於一操作系統300中。操作系統300包括處理電路302、304、信號產生電路306、中斷源308、310及312。處理電路302執行一程式碼。當處理電路302執行一待機指令,如一等待中斷(wait for interrupt;WFI)指令時,處理電路302致能電源關閉信號(power down)PR_DN。本發明並不限定處理電路302的架構。在一可能實施例中,處理電路302係為一中央處理器(CPU)。
處理電路304根據被致能的電源關閉信號PR_DN,進入一待機模式。此時,處理電路304可能暫停產生一控制信號SC1。因此,處理電路302也進入一待機模式。當一喚醒信號Swake被致能時,處理電路304離開待機模式並進入一正常模式。在正常模式下,處理電路304重新提供控制信號SC1。因此,處理電路302也進入正常模式。在其它實施例中,當處理電路304進入待機模式時,處理電路302維持於一正常模式中。本發明並不限定處理電路304的架構。在一些實施例中,處理電路304可能是一時脈產生器。在此例中,控制信號SC1係為一時脈信號,用以控制處理電路302的操作速度。
信號產生電路306用以致能喚醒信號Swake。在本實施例中,信號產生電路306耦接中斷源308、310及312,用以監控中斷源308、310及312是否產生喚醒事件E1~E3。當喚醒事件E1~E3之任一者發生時,信號產生電路306致能喚醒信號Swake。以中斷源308為例,當中斷源308完成一特定動作時,中斷源308產生喚醒事件E1。因此,信號產生電路306致能喚醒信號Swake,用以喚醒處理電路304。本發明並不限定中斷源的數量。在其它實施例中,信號產生電路306耦接更多或更少的中斷源。
信號產生電路306的架構與第1圖的信號產生電路100的架構相似,故不再贅述。另外,第1圖所顯示的信號產生電路100係用以監控單一中斷源是否產生一喚醒事件。在第3圖中,由於信號產生電路306監控三中斷源,故信號產生電路306內部具有三組信號產生電路100,分別監控中斷源308、310及312。
在一些實施例中,信號產生電路306根據一外部信號(未顯示),致能相對應的信號產生電路100。只有被致能的信號產生電路100才監控相對應的中斷源,而未被致能的信號產生電路100不監控中斷源。舉例而言,假設,信號產生電路306具有一第一信號產生電路、一第二信號產生電路以及一第三信號產生電路。第一信號產生電路耦接中斷源308。第二信號產生電路耦接中斷源310。第三信號產生電路耦接中斷源312。在此例中,當第一信號產生電路被致能並且第二及第三信號產生電路未被致能時,如果中斷源308、310及312分別產生喚醒事件E1~E3時,只有喚醒事件E1有能力致能喚醒信號Swake。此時,即使喚醒事件E2及E3發生,第二及第三信號產生電路並不會致能喚醒信號Swake。然而,如果第一至第三信號產生電路均被致能,只要喚醒事件E1~E3之任一者合法,相對應的信號產生電路便致能喚醒信號Swake。
另外,本發明並不限定中斷源308、310及312的種類。中斷源308、310及312之一者的種類可能相同於中斷源308、310及312之另一者的種類。在一可能實施例中,中斷源308、310及312之每一者符合一網際網路協定(internet protocol)。
在其它實施例中,當處理電路304進入正常模式時,處理電路304提供一控制信號SC2予信號產生電路306。因此,信號產生電路306暫停監控喚醒事件E1~E3是否發生。此時,即使喚醒事件E1~E3發生,信號產生電路306並不會致能喚醒信號Swake。在一可能實施例中,控制信號SC2可能包括第1圖的時脈信號clk及regclk。然而,當處理電路304進入待機模式時,處理電路304停止控制信號SC2予信號產生電路306。因此,信號產生電路306開始監控喚醒事件E1~E3是否發生。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。雖然“第一”、“第二”等術語可用於描述各種元件,但這些元件不應受這些術語的限制。這些術語只是用以區分一個元件和另一個元件。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾。舉例來說,本發明實施例所述之系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、306:信號產生電路
102:偵測電路
104:延遲電路
106:判斷電路
108、110:邏輯閘
112:事件狀態暫存器
202、204:時間點
206:時間差
300:操作系統
302、304:處理電路
308、310、312:中斷源
EVN、E1~E3:喚醒事件
wake_det:偵測信號
CLR:清除信號
regclk:時脈信號
wake_det_dly:延遲信號
PR_DN:電源關閉信號
SET:設定信號
Swake:喚醒信號
IN:輸入信號
clk:時脈信號
wfi:等待中斷指令
SC1、SC2:控制信號
第1圖為本發明之信號產生電路的示意圖。
第2圖為本發明之電源關閉信號的示意圖。
第3圖為本發明之信號產生電路的一應用示意圖。
100:信號產生電路
102:偵測電路
104:延遲電路
106:判斷電路
108、110:邏輯閘
112:事件狀態暫存器
EVN:喚醒事件
wake_det:偵測信號
CLR:清除信號
regclk:時脈信號
wake_det_dly:延遲信號
PR_DN:電源關閉信號
SET:設定信號
Swake:喚醒信號
IN:輸入信號
clk:時脈信號
Claims (10)
- 一種信號產生電路,用以喚醒一特定電路,並包括: 一偵測電路,偵測是否發生一喚醒事件,並產生一偵測信號; 一延遲電路,延遲該偵測信號,用以產生一延遲信號;以及 一判斷電路,根據該延遲信號以及一電源關閉信號,判斷該喚醒事件是否合法; 其中當該喚醒事件合法時,該判斷電路致能一喚醒信號,用以喚醒該特定電路,當該喚醒事件不合法時,該判斷電路重置該偵測電路。
- 如請求項1之信號產生電路,其中當該喚醒事件發生時,該偵測電路儲存該喚醒事件,並致能該偵測信號,當該喚醒事件未發生時,該偵測電路不致能該偵測信號。
- 如請求項2之信號產生電路,其中當該喚醒事件不合法時,該判斷電路清除該偵測電路所儲存的該喚醒事件。
- 如請求項2之信號產生電路,其中當該延遲信號的位準等於該電源關閉信號的位準時,表示該喚醒事件合法,當該延遲信號的位準不等於該電源關閉信號的位準時,表示該喚醒事件不合法。
- 如請求項2之信號產生電路,其中該判斷電路包括: 一第一邏輯閘,根據該延遲信號及該電源關閉信號,決定是否致能一設定信號; 一事件狀態暫存器,根據該設定信號,致能該喚醒信號;以及 一第二邏輯閘,根據該喚醒信號及該喚醒事件,決定是否致能一清除信號; 其中當該清除信號被致能時,該偵測電路清除所儲存的該喚醒事件。
- 如請求項5之信號產生電路,其中: 當該延遲信號及該電源關閉信號為一特定位準時,該第一邏輯閘致能該設定信號,使得該事件狀態暫存器致能該喚醒信號;以及 當該延遲信號及該電源關閉信號之至少一者不為該特定位準時,該第一邏輯閘不致能該設定信號,使得該事件狀態暫存器不致能該喚醒信號。
- 如請求項5之信號產生電路,其中當該事件狀態暫存器致能該喚醒信號時,該第二邏輯閘不致能該清除信號,當該事件狀態暫存器不致能該喚醒信號並且該喚醒事件消失時,該第二邏輯閘致能該清除信號。
- 如請求項5之信號產生電路,其中該事件狀態暫存器包括: 一D型正反器,具有一輸入端、一輸出端、一時脈端以及一設定端,該設定端接收該設定信號,該輸出端提供該喚醒信號,該輸入端接收一輸入信號; 其中當該特定電路被喚醒後,該時脈端接收一第一時脈信號,使得該D型正反器將該輸入信號作為該喚醒信號,當該設定信號被致能時,該D型正反器致能該喚醒信號。
- 一種操作系統,包括: 一處理電路,在執行一待機指令後,致能一電源關閉信號; 一特定電路,根據該電源關閉信號,進入一待機模式;以及 一信號產生電路,用以喚醒該特定電路,並包括: 一偵測電路,偵測是否發生一喚醒事件,並產生一偵測信號; 一延遲電路,延遲該偵測信號,用以產生一延遲信號;以及 一判斷電路,根據該延遲信號以及該電源關閉信號,判斷該喚醒事件是否合法; 其中當該喚醒事件合法時,該判斷電路致能一喚醒信號,用以喚醒該特定電路,當該喚醒事件不合法時,該判斷電路重置該偵測電路。
- 如請求項9之操作系統,其中該偵測電路更接收一第二時脈信號,當該特定電路被喚醒後,該偵測電路根據該第二時脈信號,清除所儲存的該喚醒事件。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109147061A TWI740764B (zh) | 2020-12-31 | 2020-12-31 | 信號產生電路及操作系統 |
CN202111581628.1A CN114696809A (zh) | 2020-12-31 | 2021-12-22 | 信号产生电路及操作系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109147061A TWI740764B (zh) | 2020-12-31 | 2020-12-31 | 信號產生電路及操作系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI740764B true TWI740764B (zh) | 2021-09-21 |
TW202228393A TW202228393A (zh) | 2022-07-16 |
Family
ID=78778103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109147061A TWI740764B (zh) | 2020-12-31 | 2020-12-31 | 信號產生電路及操作系統 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114696809A (zh) |
TW (1) | TWI740764B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030014677A1 (en) * | 1999-06-28 | 2003-01-16 | Apple Computer, Inc. | Apparatus and method for awakening bus circuitry from a low power state |
WO2012012211A2 (en) * | 2010-07-21 | 2012-01-26 | Intel Corporation | A method and apparatus for fast wake-up of analog biases |
US9170632B2 (en) * | 2010-06-25 | 2015-10-27 | Hewlett-Packard Development Company, L.P. | Providing wakeup logic to awaken an electronic device from a lower power mode |
-
2020
- 2020-12-31 TW TW109147061A patent/TWI740764B/zh active
-
2021
- 2021-12-22 CN CN202111581628.1A patent/CN114696809A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030014677A1 (en) * | 1999-06-28 | 2003-01-16 | Apple Computer, Inc. | Apparatus and method for awakening bus circuitry from a low power state |
US9170632B2 (en) * | 2010-06-25 | 2015-10-27 | Hewlett-Packard Development Company, L.P. | Providing wakeup logic to awaken an electronic device from a lower power mode |
WO2012012211A2 (en) * | 2010-07-21 | 2012-01-26 | Intel Corporation | A method and apparatus for fast wake-up of analog biases |
Also Published As
Publication number | Publication date |
---|---|
TW202228393A (zh) | 2022-07-16 |
CN114696809A (zh) | 2022-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5848281A (en) | Method and apparatus for powder management in a multifunction controller with an embedded microprocessor | |
US7392413B2 (en) | Changing of operating voltage in semiconductor integrated circuit | |
EP2324407B1 (en) | Circuit having a low power mode | |
US20130027413A1 (en) | System and method for entering and exiting sleep mode in a graphics subsystem | |
US7639764B2 (en) | Method and apparatus for synchronizing data between different clock domains in a memory controller | |
WO2015014162A1 (zh) | 一种soc芯片的mcu唤醒装置和方法 | |
JPH07200092A (ja) | コンピュータシステムおよびその電力管理装置 | |
TWI475364B (zh) | 電腦裝置及其即時時脈信號的重置方法 | |
TWI581092B (zh) | 記憶體裝置及其節能控制方法 | |
TWI740764B (zh) | 信號產生電路及操作系統 | |
TW201325136A (zh) | 具有特殊遮罩遠端喚醒功能之通用序列匯流排裝置 | |
US6996732B2 (en) | Method of and apparatus for achieving “watch dog” functions in microcontrollers and microcomputers and the like, required to shut down for extended periods of time for energy-conservation purposes | |
US9007112B2 (en) | Low power SRPG cell | |
TWI796881B (zh) | 喚醒電路及處理電路 | |
US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
TWI749979B (zh) | 控制電路及操作系統 | |
TWI395096B (zh) | 電源管理方法及其相關晶片組及電腦系統 | |
TWI782841B (zh) | 用於透過脈波調變信號進行控制的電路系統的事件偵測控制器與方法 | |
TWI783163B (zh) | 電源調控裝置、電腦系統及其相關電源調控方法 | |
TWI838878B (zh) | 喚醒電路以及喚醒方法 | |
JPH0756774A (ja) | ウォッチドッグタイマ | |
TW202414160A (zh) | 喚醒電路以及喚醒方法 | |
US20170371396A1 (en) | Microcontroller power reduction system and method | |
AU2013100559A4 (en) | Circuit having a low power mode | |
CN116009678A (zh) | 一种时钟切换方法及切换电路 |