TWI475364B - 電腦裝置及其即時時脈信號的重置方法 - Google Patents

電腦裝置及其即時時脈信號的重置方法 Download PDF

Info

Publication number
TWI475364B
TWI475364B TW100137693A TW100137693A TWI475364B TW I475364 B TWI475364 B TW I475364B TW 100137693 A TW100137693 A TW 100137693A TW 100137693 A TW100137693 A TW 100137693A TW I475364 B TWI475364 B TW I475364B
Authority
TW
Taiwan
Prior art keywords
signal
computer device
instant clock
reset
clock signal
Prior art date
Application number
TW100137693A
Other languages
English (en)
Other versions
TW201317752A (zh
Inventor
Chun Lin Cheng
Yun Chieh Sung
Kai Chieh Hsu
Yu Wei Tsao
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW100137693A priority Critical patent/TWI475364B/zh
Priority to CN201110333611.4A priority patent/CN103064486B/zh
Priority to US13/326,344 priority patent/US8850175B2/en
Publication of TW201317752A publication Critical patent/TW201317752A/zh
Application granted granted Critical
Publication of TWI475364B publication Critical patent/TWI475364B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Electric Clocks (AREA)
  • Power Sources (AREA)

Description

電腦裝置及其即時時脈信號的重置方法
本發明是有關於一種電腦裝置，且特別是有關於一種電腦裝置的即時時脈信號的重置方法。
在現今的技術領域中，電腦裝置的主機板在製造過程中，英特爾(Intel)公司的南橋晶片內部的暫存器的系統預設值會有機率性的被修改。舉例來說，南橋晶片中位址RCBA+3F00的暫存器中在操作狀態所儲存的系統預設值為0X10B，而在異常狀態下，南橋晶片中位址RCBA+3F00的暫存器所儲存的系統預設值會被變更為0X00B。這個暫存器的系統預設值的變更，會影響到所屬電腦裝置的睡眠功能以及關機的功能。
針對上述的問題，英特爾公司建議在主機板生產後，針對即時時脈信號進行重置或對CMOS電池進行放電，以恢復系統預設值。在習知的技術領域中，要對即時時脈信號進行重置必須透過人工使即時時脈重置信號的信號線與接地電壓短路，或是移除CMOS電池一段時間。這兩種作法，都對工廠的生產造成不便且無法確實的執行即時時脈信號的重置動作，無法有效率的進行電腦裝置的生產動作。
本發明提供一種電腦裝置及其即時時脈信號(Real Time Clock,RTC)的重置方法，可簡單且有效的重置電腦裝置的即時時脈信號。
本發明提出一種電腦裝置的即時時脈信號的重置方法，其步驟包括：首先，判斷電腦裝置是否處於S5休眠狀態，以及判斷多個預設按鍵是否被同時按壓以產生判斷結果；接著，依據判斷結果來拉低恢復重置信號，並藉以使操作電壓被對應拉低；在操作電壓被對應拉低後的一個預設延遲時間之後，拉低S5休眠狀態致能信號；並且，在S5休眠狀態致能信號被拉低後，產生即時時脈重置信號以重置即時時脈信號。
在本發明之一實施例中，上述之“在該S5休眠狀態致能信號被拉低後，產生該即時時脈重置信號以重置該即時時脈信號”的步驟包括：提供致能電壓至開關的一端，並提供控制信號至開關的控制端以導通開關，以使開關的另一端產生即時時脈重置信號。
在本發明之一實施例中，上述之致能電壓以及控制信號由該電腦裝置的鍵盤控制器所提供。
在本發明之一實施例中，上述之開關由電晶體所建構。
在本發明之一實施例中，上述之電晶體具有閘極、源極以及汲極，其閘極為開關的控制端，而電晶體的源極以及汲極的其中之一接收致能電壓，電晶體的源極以及汲極的另一產生即時時脈重置信號。
在本發明之一實施例中，上述之“判斷該電腦裝置是否處於S5休眠狀態，並判斷預設按鍵是否被同時按壓以產生判斷結果”的步驟中更包括：判斷電腦裝置的電源鈕是否被按壓。
在本發明之一實施例中，上述之“判斷電腦裝置是否處於S5休眠狀態，並判斷預設按鍵是否被同時按壓以產生判斷結果”的步驟中更包括：判斷電腦裝置是否僅被提供交流電源。
在本發明之一實施例中，其中更包括：當判斷結果為否時，且電腦裝置處於操作狀態時，提供寫入介面以對電腦裝置的內嵌控制器寫入即時時脈信號重置指令，並使內嵌控制器依據即時時脈信號重置指令以產生即時時脈重置信號以重置即時時脈信號。
在本發明之一實施例中，其中上述之“提供寫入介面以對電腦裝置的內嵌控制器寫入即時時脈信號重置指令”的步驟包括：藉由寫入介面透過南橋晶片對內嵌控制器的記憶體進行寫入指令的寫入動作；並藉由該寫入介面透過南橋晶片對內嵌控制器寫入所要寫入的記憶體的寫入位址；接著，藉由寫入介面透過南橋晶片對內嵌控制器寫入即時時脈信號重置指令；再將即時時脈信號重置指令寫入記憶體的寫入位址中，並藉以設定即時時脈重置信號。
本發明提出一種電腦裝置，包括內嵌控制器以及開關。內嵌控制器用以判斷電腦裝置是否處於S5休眠狀態，並判斷多個預設按鍵是否被同時按壓以產生判斷結果。內嵌控制器依據判斷結果來拉低恢復重置信號，並藉以使操作電壓被對應拉低。並且，內嵌控制器在操作電壓被對應拉低的預設延遲時間後，拉低S5休眠狀態致能信號。內嵌控制器並對應該S5休眠狀態致能信號被拉低而產生致能電壓以及控制信號。開關耦接內嵌控制器，其第一端接收致能電壓，其控制端接收控制信號，開關依據控制信號以在其第二端產生即時時脈重置信號。
基於上述，本發明藉由簡單的預設按鍵的組合的按壓動作，就可以簡單的執行即時時脈信號的重置動作，有效提升電腦裝置檢修的執行的效率以及準確性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明一實施例的電腦裝置的即時時脈信號的重置方法的流程圖。其中的步驟包括：判斷電腦裝置的電源按鈕是否被按壓(S110)，以及，判斷電腦裝置是否處於S5休眠狀態中(S120)，並且，判斷電腦裝置的多個預設按鍵是否被同時按壓(S130)。並依據步驟S110~S130來產生判斷結果。具體一點來說明，就是若電腦裝置的電源按鈕被按壓，並且電腦裝置是有效的進入S5休眠狀態的狀態下，若是預設按鍵多個又同時被按壓的情況下，則對應產生用以指示要進行電腦裝置的即時時脈信號的重置動作的判斷結果。
在此請注意，上述所謂的S5休眠狀態中被定義在先進架構電源介面(Advanced Configuration and Power Interface,ACPI)標準中。其中，先進架構電源介面中定義了S0操作狀態以及S1~S5等五種休眠狀態。
相對的，若是偵測出電腦裝置未有效進入S5休眠狀態，或是多個預設按鍵被同時按壓未有效發生的至少其中一個情況下，所產生的判斷結果則指示不需要進行電腦裝置的即時時脈信號的重置動作。
請注意，關於預設按鍵的設定，舉例來說，預設按鍵的數目可以是四個，這四個預設按鍵可以分別是鍵盤上的任三個按鍵以及電腦裝置的電源開關。當然，上述四個預設按鍵的設定僅只是一個範例，設計者可以自行設定不同的預設按鍵數目以及預設按鍵組合。
另外，若要確定即時時脈信號的重置動作是在電腦裝置沒有接收直流電源下所進行的，還可以透過判斷該電腦裝置是否僅被提供交流電源的步驟來完成。若電腦裝置僅接收例如電池所提供的直流電源時，則不產生指示進行電腦裝置的即時時脈信號的重置動作的判斷結果。
在獲得指示要進行電腦裝置的即時時脈信號的重置動作的判斷結果後，本實施例則執行拉低恢復重置信號(Resume Reset,RSMRST#)的動作，並透過恢復重置信號的被拉低，電腦裝置的操作電壓也對應被拉低(S140)。在此請注意，此處所提的電腦裝置的操作電壓，例如是電腦裝置中所使用的直流電壓(=3.3伏特(Volts,V))。
接下來，在電腦裝置的操作電壓對應被拉低後的一個預定延遲時間後，則執行拉低S5休眠狀態致能信號的動作(S150)。請注意，因應英特爾所制定的電源時序規格書中所規定的，即時時脈信號必須在S5休眠狀態下的電源關閉後才能執行，因此，本實施例先行拉低S5休眠狀態致能信號以符合規格書的規定。另外，更由於即時時脈信號重置動作必須在確保電腦裝置在S0操作狀態時所累積的電荷都釋放完畢後才能執行，因此，在操作電壓對應被拉低至S5休眠狀態致能信號被拉低間需要有一個預定延遲時間的時間差，而這個預定延遲時間不能小於500毫秒(ms)。
接著，在S5休眠狀態致能信號被持續拉低的狀態下，則產生即時時脈重置信號來完成即時時脈信號的重置動作(S160)。舉例來說明，在S5休眠狀態致能信號被持續拉低的狀態下，本實施例可以透過連接於傳送即時時脈重置信號的信號線的開關(未繪示)來產生用以重置即時時脈信號的即時時脈重置信號。
具體一點來說明，透過提供致能電壓至開關未連接傳送即時時脈重置信號的信號線的一端，並提供控制信號至開關的控制端以導通開關。如此一來，這個致能電壓會被傳送開關連接傳送即時時脈重置信號的信號線的端點上，以產生等於致能電壓(例如0電壓準位)的即時時脈重置信號。換句話說，透過等於0電壓準位的即時時脈重置信號。就可以有效重置即時時脈信號。
附帶一提的，上述的各個步驟可以透過電腦裝置的內嵌控制器來執行。
以下請參照圖2A以及圖2B，圖2A以及圖2B分別繪示本發明實施例的動作波形圖以及本發明實施例的開關的示意圖。在圖2A的繪示中，在時間點TS時，電腦裝置中，內嵌控制器依據步驟S110~S130所偵測出的判斷結果指示要進行即時時脈信號的重置動作，內嵌控制器則在時間點T1拉低恢復重置信號RSMRST#。並在同一時間點，電腦裝置的操作電壓3D3V_S0也對應恢復重置信號RSMRST#被拉低而被拉低。接著，在恢復重置信號RSMRST#被拉低的預設延遲時間Td後，內嵌控制器拉低S5休眠狀態致能信號S5_ENABLE。在圖2A的繪示中，S5休眠狀態致能信號S5_ENABLE會被持續拉低一段時間區間TINT。附帶一提的，本實施例的時間區間TINT設定為1秒。並且，在時間區間TINT內，內嵌控制器提供低準位的致能電壓RTCRST_KBC#以及高準位的控制信號RTCRST_ON至開關。
以下請同時參照圖2A以及圖2B，開關210依據所接收的高準位的控制信號RTCRST_ON而導通，並傳送低準位的致能電壓RTCRST_KBC#至開關210的端點A1上，以產生等於致能電壓RTCRST_KBC#的即時時脈重置信號RTCRST#，並透過這個低準位的即時時脈重置信號RTCRST#來執行即時時脈信號的重置動作。
值得注意的是，在開關210被斷開的情況下，端點A1會因為其所耦接的一個拉高電路220，而使即時時脈重置信號RTCRST#被拉高至等於電源RTC_PWR的電壓準位而呈現高準位的狀態。
以下請參照圖3，圖3繪示本發明另一實施例的即時時脈信號的重置方法的流程圖。其中，當電腦裝置不是處於S5休眠狀態，而是處於S0操作狀態時，則可以透過提供寫入介面以對電腦裝置的內嵌控制器寫入即時時脈信號重置指令，並使內嵌控制器依據即時時脈信號重置指令以產生即時時脈重置信號以重置即時時脈信號。
具體一點來說明，首先，藉由寫入介面透過南橋晶片將寫入指令寫入至內嵌控制器的記憶體(S310)；並且，藉由寫入介面透過南橋晶片對內嵌控制器寫入所要寫入的記憶體的寫入位址(S320)；再藉由寫入介面透過南橋晶片對內嵌控制器寫入即時時脈信號重置指令(S330)；並將即時時脈信號重置指令寫入記憶體的寫入位址中，並藉以設定即時時脈重置信號(S340)。
請注意，在完成即時時脈信號重置指令寫入記憶體的寫入位址的動作後，本實施例則可以透過圖1繪示的步驟S140~S160來完成即時時脈重置信號的電壓值的設定。而關於步驟S140~S160的動作細節，在前述的實施例已有詳細的介紹，以下不多贅述。
請參照圖4，圖4繪示本發明實施例的電腦裝置400的示意圖。電腦裝置400包括內嵌控制器410、開關420、平台控制集線器430以及拉高電路450。內嵌控制器410用以判斷電腦裝置400是否處於S5休眠狀態，並判斷預設按鍵是否被同時按壓以產生判斷結果。內嵌控制器410依據判斷結果來拉低恢復重置信號，並藉以使操作電壓被對應拉低。並且，內嵌控制器410在操作電壓被對應拉低的預設延遲時間後，拉低S5休眠狀態致能信號，內嵌控制器並對應S5休眠狀態致能信號被拉低而產生致能電壓RTCRST_KBC#以及控制信號RTCRST_ON。拉高電路450耦接至平台控制集線器430與開關420的耦接端點上，用以在開關420斷開時，使即時時脈重置信號RTCRST#拉高至等於電源RTC_PWR的電壓準位。
開關420由電晶體M1所建構，電晶體M1的閘極接收控制信號RTCRST_ON，其源極接收致能電壓RTCRST_KBC#，其汲極則產生即時時脈重置信號RTCRST#。另外，即時時脈重置信號RTCRST#則被傳送至平台控制集線器430。
請注意，內嵌控制器410可以是鍵盤控制器，而控制信號RTCRST_ON以及致能電壓RTCRST_KBC#可以透過鍵盤控制器上的通用功能輸入輸出(general purpose input output,GPIO)介面來產生。
綜上所述，本發明所提出的即時時脈信號的重置方法，可以藉由簡單的預設按鍵的組合的按壓，並搭配開關的導通與否，來有效執行即時時脈信號的重置動作。有效提升電腦裝置生產過程的效率以及產品的準確性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S110~S160、S310~S340．．．即時時脈信號的重置方法的步驟
210、420．．．開關
400．．．電腦裝置
410．．．內嵌控制器
430．．．平台控制集線器
220、450．．．拉高電路
T1．．．時間點
3D3V_S0．．．操作電壓
RSMRST#．．．恢復重置信號
Td．．．預設延遲時間
S5_ENABLE‧‧‧S5休眠狀態致能信號
TINT‧‧‧時間區間
RTCRST_KBC#‧‧‧致能電壓
RTCRST_ON‧‧‧控制信號
A1‧‧‧端點
RTCRST#‧‧‧即時時脈重置信號
M1‧‧‧電晶體
RTC_PWR‧‧‧電源
圖1繪示本發明一實施例的電腦裝置的即時時脈信號的重置方法的流程圖。
圖2A繪示本發明實施例的動作波形圖。
圖2B繪示本發明實施例的開關的示意圖。
圖3繪示本發明另一實施例的即時時脈信號的重置方法的流程圖。
圖4繪示本發明實施例的電腦裝置400的示意圖。
S110~S160．．．即時時脈信號的重置方法的步驟

Claims (13)

  1. 一種電腦裝置的即時時脈信號的重置方法，包括：判斷該電腦裝置是否處於先進架構電源介面定義的一S5休眠狀態，以及判斷多數個預設按鍵是否被同時按壓以產生一判斷結果；依據該判斷結果來拉低一恢復重置信號，並藉以使一操作電壓被對應拉低；在該操作電壓被對應拉低的一預設延遲時間後，拉低一S5休眠狀態致能信號；以及在該S5休眠狀態致能信號被拉低後，產生一即時時脈重置信號以重置該即時時脈信號。
  2. 如申請專利範圍第1項所述之即時時脈信號的重置方法，其中“在該S5休眠狀態致能信號被拉低後，產生該即時時脈重置信號以重置該即時時脈信號”的步驟包括：提供一致能電壓至一開關的一端，並提供一控制信號至該開關的控制端以導通該開關，以使該開關的另一端產生該即時時脈重置信號。
  3. 如申請專利範圍第2項所述之即時時脈信號的重置方法，其中該致能電壓以及該控制信號由該電腦裝置的鍵盤控制器所提供。
  4. 如申請專利範圍第2項所述之即時時脈信號的重置方法，其中該開關由一電晶體所建構。
  5. 如申請專利範圍第4項所述之即時時脈信號的重置方法，其中該電晶體具有閘極、源極以及汲極，其閘極 為該開關的控制端，而該電晶體的源極以及汲極的其中之一接收該致能電壓，該電晶體的源極以及汲極的另一產生該即時時脈重置信號。
  6. 如申請專利範圍第1項所述之即時時脈信號的重置方法，其中該“判斷該電腦裝置是否處於該S5休眠狀態，並判斷該些預設按鍵是否被同時按壓以產生該判斷結果”的步驟中更包括：判斷該電腦裝置的電源鈕是否被按壓。
  7. 如申請專利範圍第6項所述之即時時脈信號的重置方法，其中該“判斷該電腦裝置是否處於該S5休眠狀態，並判斷該些預設按鍵是否被同時按壓以產生該判斷結果”的步驟中更包括：判斷該電腦裝置是否僅被提供一交流電源。
  8. 如申請專利範圍第1項所述之即時時脈信號的重置方法，其中該“判斷該電腦裝置是否處於該S5休眠狀態，並判斷該些預設按鍵是否被同時按壓以產生該判斷結果”的步驟中更包括：判斷該電腦裝置是否僅被提供一交流電源。
  9. 如申請專利範圍第1之即時時脈信號的重置方法，其中更包括：當該判斷結果為否時，且該電腦裝置處於操作狀態時，提供一寫入介面以對該電腦裝置的一內嵌控制器寫入一即時時脈信號重置指令，並使該內嵌控制器依據該即時時脈信號重置指令以產生一即時時脈重置信號以重置該即 時時脈信號。
  10. 如申請專利範圍第9之即時時脈信號的重置方法，其中“提供該寫入介面以對該電腦裝置的該內嵌控制器寫入該即時時脈信號重置指令”的步驟包括：藉由該寫入介面透過一南橋晶片對該內嵌控制器的一記憶體寫入一寫入指令；藉由該寫入介面透過該南橋晶片對該內嵌控制器寫入所要寫入的該記憶體的一寫入位址；藉由該寫入介面透過該南橋晶片對該內嵌控制器寫入該即時時脈信號重置指令；以及將該即時時脈信號重置指令寫入該記憶體的該寫入位址中，並藉以設定該即時時脈重置信號。
  11. 一種電腦裝置，包括：一內嵌控制器，用以判斷該電腦裝置是否處於先進架構電源介面定義的一S5休眠狀態，並判斷多數個預設按鍵是否被同時按壓以產生一判斷結果，該內嵌控制器依據該判斷結果來拉低一恢復重置信號，並藉以使一操作電壓被對應拉低，並且，該內嵌控制器在該操作電壓被對應拉低的一預設延遲時間後，拉低一S5休眠狀態致能信號，該內嵌控制器並對應該S5休眠狀態致能信號被拉低而產生一致能電壓以及一控制信號；以及一開關，耦接該內嵌控制器，其第一端接收該致能電壓，其控制端接收該控制信號，該開關依據該控制信號以在其第二端產生該即時時脈重置信號。
  12. 如申請專利範圍第11項所述之電腦裝置，其中該內嵌控制器為一鍵盤控制器。
  13. 如申請專利範圍第11項所述之電腦裝置，其中該開關為一電晶體，該電晶體具有閘極、源極以及汲極，該電晶體的閘極接收該控制信號，該電晶體的源極接收該致能電壓，在該電晶體依據該控制信號導通時，該電晶體的汲極產生等於該致能電壓的該即時時脈重置信號。
TW100137693A 2011-10-18 2011-10-18 電腦裝置及其即時時脈信號的重置方法 TWI475364B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100137693A TWI475364B (zh) 2011-10-18 2011-10-18 電腦裝置及其即時時脈信號的重置方法
CN201110333611.4A CN103064486B (zh) 2011-10-18 2011-10-28 计算机装置及其即时时钟信号的重置方法
US13/326,344 US8850175B2 (en) 2011-10-18 2011-12-15 Computer apparatus and resetting method for real time clock thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100137693A TWI475364B (zh) 2011-10-18 2011-10-18 電腦裝置及其即時時脈信號的重置方法

Publications (2)

Publication Number Publication Date
TW201317752A TW201317752A (zh) 2013-05-01
TWI475364B true TWI475364B (zh) 2015-03-01

Family

ID=48086819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100137693A TWI475364B (zh) 2011-10-18 2011-10-18 電腦裝置及其即時時脈信號的重置方法

Country Status (3)

Country Link
US (1) US8850175B2 (zh)
CN (1) CN103064486B (zh)
TW (1) TWI475364B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467360B (zh) * 2012-03-22 2015-01-01 Pegatron Corp 開關電路模組、電腦系統及其控制電腦系統重置之方法
US10712918B2 (en) 2014-02-13 2020-07-14 Samsung Electronics Co., Ltd. User terminal device and displaying method thereof
CN108089649B (zh) * 2016-11-22 2020-02-14 英业达(重庆)有限公司 电子装置及检测方法
TWI619957B (zh) * 2016-12-02 2018-04-01 英業達股份有限公司 電子裝置及檢測方法
CN106708237B (zh) * 2017-01-19 2019-11-12 合肥联宝信息技术有限公司 断电保护方法、装置及计算机
US10466753B2 (en) 2017-08-10 2019-11-05 Dell Products, L.P. Resetting system registers powered by independent power source
CN109857234B (zh) * 2018-12-28 2021-10-19 曙光信息产业(北京)有限公司 刀片服务器的实时时钟的在线复位装置
US11340991B2 (en) 2020-02-11 2022-05-24 Dell Products L.P. Time keeping system and method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900090B2 (en) * 2009-02-13 2011-03-01 Oracle America, Inc. Systems and methods for memory retention across resets

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030159076A1 (en) * 1996-07-19 2003-08-21 Compaq Information Technologies Group, L.P. Keyboard controller providing power management for a portable computer system
US6253319B1 (en) * 1998-10-22 2001-06-26 Compaq Computer Corporation Method and apparatus for restoring a computer to a clear CMOS configuration
CN2735426Y (zh) * 2004-07-15 2005-10-19 联想(北京)有限公司 可清除cmos设置的实时时钟供电电路
US20070093975A1 (en) * 2005-10-20 2007-04-26 Hoogenboom Christopher L Link establishment in a system for monitoring the structural integrity of a building
CN100535834C (zh) * 2006-01-13 2009-09-02 英业达股份有限公司 计算机平台恢复供电后系统电源状态重置处理方法及系统
US20080244301A1 (en) * 2007-03-27 2008-10-02 Mediatek Inc. Real-time clock correction methods and apparatus
CN101393471A (zh) * 2007-09-21 2009-03-25 乐金电子（昆山）电脑有限公司 嵌入式控制装置的恢复方法及装置
US8171322B2 (en) * 2008-06-06 2012-05-01 Apple Inc. Portable electronic devices with power management capabilities
CN101576764B (zh) * 2008-10-10 2011-06-22 鸿富锦精密工业（深圳）有限公司 Cmos数据清除电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900090B2 (en) * 2009-02-13 2011-03-01 Oracle America, Inc. Systems and methods for memory retention across resets

Also Published As

Publication number Publication date
US20130097452A1 (en) 2013-04-18
TW201317752A (zh) 2013-05-01
CN103064486B (zh) 2016-02-17
US8850175B2 (en) 2014-09-30
CN103064486A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
TWI475364B (zh) 電腦裝置及其即時時脈信號的重置方法
US7987389B2 (en) System and method for testing sleep and wake functions of computer
TWI621010B (zh) 積體電路裝置及產生電力追蹤之方法
CN113703557B (zh) 一种cmos信息的清除方法、电子设备及清除芯片
TWI437419B (zh) 電腦系統及其睡眠控制方法
CN100521433C (zh) 过热保护电路与系统电路板
CN108446139A (zh) 一种fpga芯片的唤醒方法及装置
CN110703892A (zh) 基于usb c型接口的ec复位电路以及电子设备
TWI493831B (zh) 通用序列匯流排充電裝置及管理方法
JP2003054091A5 (zh)
TWI515550B (zh) 晶片裝置及其電子系統
TWI528156B (zh) 具有喚醒電路的計算機系統
TW201428471A (zh) 具有電源控制功能之電子裝置
CN104049982A (zh) 服务器控制系统及方法
TWI482090B (zh) 可經由通用序列匯流排裝置開機的系統及其方法
CN104270149B (zh) 一种模数转换器的自适应校正启动电路
TWI408544B (zh) 電子裝置及其電源控制模組
JP2015156196A (ja) マイクロコンピュータ
CN210488494U (zh) 基于usb c型接口的ec复位电路以及电子设备
TW201447590A (zh) 周邊裝置及其控制方法
TW201820144A (zh) 主機板及其電腦系統
TW201814453A (zh) 觸控電子裝置、觸控處理裝置與其觸控處理方法
TWI668631B (zh) 電腦裝置以及啟動方法
TWI383291B (zh) 電腦系統、電源控制系統及其方法
TWI421688B (zh) 電子裝置的重置電路