DE19544771A1 - Stromspar-Steuervorrichtung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Steuervorrichtung zum Strom sparen für elektrische und elektronische Geräte, wie bei­ spielsweise Personal Computer, Drucker usw., das ein Abstell­ signal oder ein Strom-AUS-Signal erzeugt, um durch Ermitteln eines Horizontalsynchronisiersignals und eines Vertikalsynchro­ nisiersignals Strom zu sparen, das in den Geräten erzeugt wird.

Beim Stromsparen handelt es sich um eine Funktion elektrischer oder elektronischer Geräte, wie beispielsweise Personal Compu­ ter, Drucker usw., die einen unnötigen Stromverbrauch verhin­ dern kann, indem das Gerät automatisch in eine Stromsparbe­ triebsart versetzt wird, wenn es für eine vorbestimmte Zeit nicht benutzt wird. Die Stromsparbetriebsart kann in eine Ab­ stellbetriebsart zum Bereitstellen einer Stromversorgung für einen minimalen Grundbetrieb des Geräts und in eine Strom-AUS-Be­ triebsart zum Unterbrechen der Stromversorgung unterteilt werden. In einem Personal Computer stellt ein Prozessor für eine Stromsparsteuervorrichtung ein Horizontalsynchronisiersi­ gnal und ein Vertikalsynchronisiersignal zur Verfügung, die einem Monitor in einer Normalbetriebsart Zuge führt werden, wenn für eine vorbestimmte Zeit kein Schlüsselsignal eingegeben wird. Daraufhin ermittelt die Stromsparvorrichtung die Synchro­ nisiersignale und stellt in Kombination der Synchronisier­ signale für eine zentrale Prozessoreinheit (CPU) ein Abstell­ signal bereit, das der CPU befiehlt, in die Abstellbetriebsart überzugehen, oder ein Strom-AUS-Signal, das der CPU befiehlt, in die Strom-AUS-Betriebsart überzugehen.

Fig. 1 Zeigt ein schematisches Schaltungsdiagramm einer her­ kömmlichen Stromsparvorrichtung. Wie in Fig. 1 gezeigt, ist die herkömmliche Vorrichtung mit einer Diode D1 zum Klemmfeststel­ len eines eingegebenen Horizontalsynchronisiersignals Hsync versehen, Transistoren Q1 und Q2, die durch das horizontale Synchronisiersignal Hsync, das durch die Diode D1 eingegeben wird, umgekehrt bZw. entgegengesetzt ein- oder ausgeschaltet werden, eine Diode D6 zum Klemmfeststellen eines eingegebenen Vertikalsynchronisiersignals Vsync, Transistoren Q4 und Q5, die durch das Vertikalsynchronisiersignal Vsync, das durch die Diode D6 eingegeben wird, entgegengesetzt ein- oder ausge­ schaltet werden, Dioden D2 bis D5 und Kondensatoren C2, C3 und C5 zum Gleichrichten und Glätten der Ausgangssignale der Tran­ sistoren Q1, Q2, Q4 und Q5 und Ausgangstransistoren Q3, Q6 bis Q8, die so gesteuert werden, daß sie gemäß den gleichgerichte­ ten und geglätteten Ausgangssignalen ein- oder ausgeschaltet werden, um ein Abstellsignal SUS oder ein Strom-AUS-Signal PO bereitzustellen.

Die Bezugsziffern C1 und C4 bezeichnen Kopplungskondensatoren, R1 bis R11 bezeichnen Widerstände und B+ bezeichnet eine Strom­ versorgung.

Der Betrieb der herkömmlichen Stromsparsteuervorrichtung mit dem vorstehend angeführten Aufbau wird nunmehr erläutert.

Wenn, wie in Fig. 1 gezeigt, sowohl das Horizontalsynchroni­ siersignal Hsync wie das Vertikalsynchronisiersignal Vsync ein­ gegeben werden, wird das eingegebene horizontale Synchronisier­ signal Hsync durch den Kondensator C1 und die Diode D1 klemm­ festgestellt, und das klemmfestgestellte Synchronisiersignal wird an die Transistoren Q1 und Q2 durch den Beschleunigungs­ kondensator C6 und den Widerstand R1 angelegt, um die Transi­ storen Q1 und Q2 zu betätigen. Das Ausgangssignal des Transi­ stors Q12 wird durch die Dioden D2 und D3 und die Kondensatoren C2 und C3 zu einem Gleichstrom(DC)signal gleichgerichtet, und dieses DC-Signal wird an die Transistoren Q3 und Q7 angelegt. Der Transistor Q3 wird durch die durch die Diode D2 und den Kondensator C2 gleichgerichtete Spannung eingeschaltet, während der Transistor Q7 durch die Spannung eingeschaltet wird, die durch die Diode D3 und den Kondensator C3 gleichgerichtet ist. Wenn der Transistor Q7 eingeschaltet wird, wird der Transistor Q8 ausgeschaltet.

Zwischenzeitlich wird das eingegebene Vertikalsynchronisier­ signals Vsync durch den Kondensator C4 und die Diode D6 klemm­ festgestellt, und das klemmfestgestellte Synchronisiersignal wird an die Transistoren Q4 und Q5 durch den Widerstand R6 an­ gelegt, um die Transistoren Q4 und Q5 zu betätigen. Das Aus­ gangssignal des Transistors Q5 wird durch die Dioden D4 und D5 und die Kondensatoren C3 und C5 gleichgerichtet, und das gleichgerichtete DC-Signal wird an die Transistoren Q6 und Q7 angelegt. Der Transistor Q6 wird durch die DC-Spannung einge­ schaltet, die durch die Diode D5 und den Kondensator C5 gleich­ gerichtet ist, wodurch das Abstellsignal SUS dazu veranlaßt wird, klein bzw. niedrig zu werden. Ebenso wird der Transistor Q7 durch die DC-Spannung eingeschaltet, die durch die Diode D4 und den Kondensator C3 und die durch die Diode D3 gleichgerich­ tete Spannung eingeschaltet, wozu das Strom-AUS-Signal PO dazu veranlaßt wird, niedrig zu werden. In diesem Fall befindet sich das System in der Normalbetriebsart.

Im Fall, daß das Horizontalsynchronisiersignal Hsync eingegeben wird, das Vertikalsynchronisiersignal Vsync jedoch nicht einge­ geben wird, bleibt der Transistor Q6 ausgeschaltet, was dazu führt, daß der Transistor Q3 ausgeschaltet und der Transistor Q7 eingeschaltet wird. Demnach wird das Abstellsignal SUS hoch bzw. groß, während das Strom-AUS-Signal Po niedrig wird, wo­ durch das System dazu veranlaßt wird, in die Abstellbetriebsart überzugehen. Im Gegensatz dazu, werden in dem Fall, daß das Horizontalsynchronisiersignal Hsync nicht eingegeben, das Ver­ tikalsynchronsiersignal Vsync jedoch eingegeben wird, die Tran­ sistoren Q4, Q5 und Q7 sämtliche eingeschaltet, die Transisto­ ren Q3 und Q6 hingegen werden ausgeschaltet. Demnach wird das Abstellsignal SUS hoch, während das Strom-AUS-Signal Po niedrig wird, wodurch das System dazu veranlaßt wird, in die Abstell­ betriebsart überzugehen.

In dem Fall, daß weder das Horizontalsynchronisiersignal Hsync noch das Vertikalsynchronisiersignal Vsync eingegeben wird, werden die Transistoren Q1 bis Q3 und Q7 ausgeschaltet, und die Transistoren Q4 bis Q6 werden aufgrund des Nichtvorhandenseins der Horizontal- und Vertikalsynchronisiersignale Hsync und Vsync ausgeschaltet. Da der Transistor Q7 ausgeschaltet ist, wird der Transistor Q8 eingeschaltet und dadurch wird das Ab­ stellsignal SUS niedrig, während das Strom-AUS-Signal PO hoch wird, wozu das System dazu veranlaßt wird, in die Strom-AUS-Be­ triebsart überzugehen.

Die in Fig. 1 gezeigte herkömmliche Stromsparsteuervorrichtung hat jedoch den Nachteil, daß sie eine minderwertige Übergangs­ funktionscharakteristik hat, weil sie als Analogschaltung auf­ gebaut ist. Der anfängliche Betrieb der Steuervorrichtung wird aufgrund der Kapazität der in der Schaltung verwendeten Konden­ satoren unstabil. Dies führt dazu, daß die Stromsparzuverläs­ sigkeit abnimmt und die Integration bzw. Integrationsfähigkeit der Schaltung schwierig ist.

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Stromsparsteuervorrichtung zu schaffen, die eine Integration der Schaltung ermöglicht und die Übergangsfunktionscharakteri­ stik durch Aufbauen der Vorrichtung mit einer Digitalschaltung verbessert.

Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteran­ sprüchen angegeben.

Demnach schafft die Erfindung eine Stromsparsteuervorrichtung mit:
einer Horizontalsynchronisiersignal-Eingabeeinrichtung zum Bereitstellen eines mit einem Systemtaktsignal synchronisierten Horizontalsynchronisiersignals,
einer Horizontalsynchronisiersignal-Ermittlungseinrichtung zum Ermitteln, ob das Horizontalsynchronisiersignal eingegeben wurde oder nicht, durch Zählen eines Ausgangssignals von der Horizontalsynchronisiersignal-Eingabeeinrichtung,
einer Horizontalermittlungssignal-Ausgabeeinrichtung zum Ausge­ ben eines Horizontalstrom-AUS-Signals in Übereinstimmung mit einem Ausgangssignal der Horizontalsynchronisiersignal-Ermitt­ lungseinrichtung,
einer Vertikalsynchronisiersignal-Eingabevorrichtung zum Be­ reitstellen eines mit dem Systemtaktsignal synchronisierten Vertikalsynchronisiersignals,
einer Vertikalsynchronisiersignal-Ermittlungseinrichtung zum Ermitteln, ob das Vertikalsynchronisiersignal eingegeben wurde oder nicht, durch Zählen eines Ausgangssignals der Vertikalsyn­ chronisiersignal-Eingabeeinrichtung,
einer Vertikalermittlungssignal-Ausgabeeinrichtung zum Ausgeben eines Vertikalstrom-AUS-Signals in Übereinstimmung mit einem Ausgangssignal der Vertikalsynchronisiersignal-Ermittlungsein­ richtung,
einer Steuersignalausgabeeinrichtung zum Ausgeben eines System­ strom-AUS-Signals oder eines Abschaltsignals für eine Abschalt­ betriebsart in Übereinstimmung mit dem Horizontalstrom-AUS-Si­ gnal von der Horizontalermittlungssignal-Ausgabeeinrichtung und dem Vertikalstrom-AUS-Signal von der Vertikalermittlungssignal-Aus­ gabeeinrichtung, und
einer Takterzeugungseinrichtung zum Bereitstellen des System­ taktsignals für die Horizontalsynchronisiersignal-Ermittlungs­ einrichtung und die Vertikalsynchronisiersignal-Ermittlungsein­ richtung.

Nachfolgend wird die Erfindung anhand der Zeichnung beispiel­ haft näher erläutert; es zeigen:

Fig. 1 ein schematisches Schaltungsdiagramm einer herkömmli­ chen Stromsparsteuervorrichtung,

Fig. 2 ein schematisches Schaltungsdiagramm einer Stromspar­ steuervorrichtung gemäß einer Ausführungsform der vor­ liegenden Erfindung,

Fig. 3A bis 3I Wellenformdiagramme, die mit dem Horizontalsyn­ chronisiersignal an verschiedenen Punkten in Fig. 2 verbunden sind,

Fig. 4A bis 4I Wellenformdiagramme, die mit dem Vertikalsyn­ chronisiersignal an verschiedenen Punkten in Fig. 2
verbunden sind, und

Fig. 5 ein schematisches Schaltungsdiagramm der Steuersparvor­ richtung gemäß einer weiteren Ausführungsform der vor­ liegenden Erfindung.

Fig. 2 zeigt eine Schaltung der Stromsparsteuervorrichtung ge­ mäß einer Ausführungsform der vorliegenden Erfindung. Die Steuervorrichtung umfaßt einen Horizontalsynchronisiersignal- Eingangs- bzw. -Eingabeabschnitt 100 zum Synchronisieren eines eingegebenen Horizontalsynchronisiersignals Hsync mit einem Systemtaktsignal CLK und zum Ausgeben des synchronisierten Horizontalsynchronisiersignals, einen Horizontalsynchronisier­ signal-Ermittlungsabschnitt 200 zum Ermitteln, ob das Horizon­ talsynchronisiersignal Hsync eingegeben wurde oder nicht durch Zählen des Ausgangs bzw. Ausgangssignals des Horizontalsyn­ chronisiersignal-Eingabeabschnitts 100 und einen Horizontal­ ermittlungssignal-Ausgabeabschnitt 300 zum Ausgeben eines Hori­ zontalstrom-AUS-Signals HPO in Übereinstimmung mit dem Horizon­ talsynchronisiersignal Hsync, das vom Horizontalsynchronisier­ signal-Ermittlungsabschnitt 200 ausgegeben wird.

Die Steuervorrichtung umfaßt außerdem einen Vertikalsynchroni­ siersignal-Eingabeabschnitt 400 zum Synchronisieren eines ein­ gegebenen Vertikalsynchronisiersignals Vsync mit dem System­ taktsignal CLK und zum Ausgeben des synchronisierten Vertikal­ synchronisiersignals, einen Vertikalsynchronisiersignal-Ermitt­ lungsabschnitt 500 zum Ermitteln, ob das Vertikalsynchronisier­ signal Vsync eingegeben wurde oder nicht, durch Zählen des Aus­ gangssignals des Vertikalsynchronisiersignal-Eingabeabschnitts 400, und einen Vertikalermittlungssignal-Ausgabeabschnitt 600 zum Ausgeben eines Vertikalstrom-AUS-Signals VPO in Überein­ stimmung mit dem Vertikalsynchronisiersignal Vsync, das vom Vertikalsynchronisiersignal-Ermittlungsabschnitt 500 ausgegeben wird.

Die Steuervorrichtung umfaßt außerdem einen Steuersignalaus­ gabeabschnitt 700 zum Ausgeben eines Systemstrom-AUS-Signals PO oder eines Unterbrechungssignals SOS in Übereinstimmung mit dem Horizontalstrom-AUS-Signal HPO und dem Vertikalstrom-AUS-Signal VPO, und einen Takterzeugungsabschnitt 800 zum Erzeugen und Bereitstellen des Systemtaktsignals für den Horizontalsynchro­ nisiersignal-Ermittlungsabschnitt 200 und den Vertikalsynchro­ nisiersignal-Ermittlungsabschnitt 500.

Der Horizontalsynchronisiersignal-Eingabeabschnitt 100 umfaßt ein Flip-Flop 1 zum Synchronisieren des Horizontalsynchroni­ siersignals Hsync mit dem Systemtaktsignal CLK und ein Flip-Flop 2, das durch das durch das Flip-Flop 1 synchronisierte Horizontalsynchronisiersignal Hsync zum bistabilen Kippen ge­ bracht wird.

Der Horizontalsynchronisiersignal-Ermittlungsabschnitt 200 um­ faßt Zähler 3 und 5 zum Zählen des Systemtaktsignals CLK in einer Periode, wenn kein Rücksetzen stattfindet, wobei die Zäh­ ler durch das Ausgangssignal des Horizontalsynchronisiersignals Eingabeabschnitts 100 rückgesetzt werden, UND-Gatter 4 und 6 zum Rücksetzen der Zähler 3 und 5 in Übereinstimmung mit einem Systemrücksetzsignal RESET und dem nicht-invertierenden Aus­ gangssignal des Flip-Flops 2, das dort eingegeben wird, UND-Gatter 7 und 8 und ein ODER-Gatter 9 zum Ermitteln des eingege­ benen Horizontalsynchronisiersignals Hsync durch Kombinieren der Ausgangssignale der Zähler 3 und 5.

Der Horizontalermittlungssignal-Ausgabeabschnitt 300 umfaßt einen monostabilen Multivibrator 10, der ein Impulssignal in Übereinstimmung mit dem Ausgangssignal des ODER-Gatters 9 in dem Horizontalsynchronisiersignal-Ermittlungsabschnitt 200 be­ reitstellt, ein Flip-Flop 11, das das Impulssignal von dem monostabilen Multivibrator 10 als sein Taktsignal empfängt, und das Horizontalstrom-AUS-Signal HPO in Übereinstimmung mit dem Horizontalsynchronisiersignal Hsync ausgibt, einen monostabilen Multivibrator 12, der ein Impulssignal in Übereinstimmung mit dem Horizontalsynchronisiersignal Hsync bereitstellt, das von dem nicht-invertierenden Anschluß des Flip-Flops 1 in dem Hori­ zontalsynchronisiersignal-Eingabeabschnitt 100 ausgegeben wird, einen Inverter 13 und ein UND-Gatter 14 zum Rücksetzen des Flip-Flops 11 in Übereinstimmung mit dem Ausgangssignal des monostabilen Multivibrators 12.

Der Vertikalsynchronisiersignal-Eingabeabschnitt 400 umfaßt ein Flip-Flop 15 zum Synchronisieren des Vertikalsynchronisiersi­ gnals Vsync mit dem Systemtaktsignal CLK und ein Flip-Flop 16, das durch das durch das Flip-Flop 15 synchronisierte Verti­ kalsynchronisiersignal Vsync zum bistabilen Kippen gebracht wird.

Der Vertikalsynchronisiersignal-Ermittlungsabschnitt 500 umfaßt Zähler 17 und 18 zum Zählen des Systemtaktsignals in einer Pe­ riode, wenn sie nicht rückgesetzt werden, wobei die Zähler 17 und 18 durch das Ausgangssignal des Vertikalsynchronisiersi­ gnal-Eingabeabschnitts 400 rückgesetzt werden, UND-Gatter 19 und 20 zum Rücksetzen der Zähler 17 und 18 in Übereinstimmung mit dem Systemrücksetzsignal RESET und dem invertierenden Aus­ gangssignal des Flip-Flops 16, das dorthin eingegeben wird, UND-Gatter 22 und 23 und ein ODER-Gatter 24 zum Ermitteln des eingegebenen Vertikalsynchronisiersignals Vsync durch Kombi­ nieren der Ausgangssignale der Zähler 17 und 18.

Der Vertikalermittlungssignal-Ausgabeabschnitt 600 umfaßt einen monostabilen Multivibrator 25, der ein Impulssignal in Über­ einstimmung mit dem Ausgangssignal des ODER-Gatters 24 in dem Vertikalsynchronisiersignal-Ermittlungsabschnitt 500 bereit­ stellt, ein Flip-Flop 26, das das Impulssignal von dem monosta­ bilen Multivibrator 25 als sein Taktsignal empfängt und das Vertikalstrom-AUS-Signal VPO in Übereinstimmung mit dem Verti­ kalsynchronisiersignal Vsync ausgibt, einen monostabilen Mul­ tivibrator 27, der ein Impulssignal in Übereinstimmung mit dem Vertikalsynchronisiersignal Vsync bereitstellt, das von dem nicht-invertierenden Anschluß des Flip-Flops 15 in dem Verti­ kalsynchronisiersignal-Eingabeabschnitt 400 ausgegeben wird, einen Inverter 28 und ein UND-Gatter 29 zum Rücksetzen des Flip-Flops 26 in Übereinstimmung mit dem Ausgangssignal des monostabilen Multivibrators 27.

Der Steuersignal-Ausgabeabschnitt 700 umfaßt ein UND-Gatter 30 zum UND-Verknüpfen (gating) des Horizontalstrom-AUS-Signals HPO von dem Horizontalermittlungssignal-Ausgabeabschnitt 300 mit dem Vertikalstrom-AUS-Signal VPO von dem Vertikalermittlungs­ signal-Ausgabeabschnitt 600 und zum Ausgeben des Systemstrom- AUS-Signals PO, und ein ODER-Gatter 31 zum ODER-Verknüpfen (gating) des Horizontalstrom-AUS-Signals HPO mit dem Vertikal­ strom-AUS-Signal VPO und zum Ausgeben des Abschaltsignals SUS.

Der Takterzeugungsabschnitt 800 umfaßt einen Dezimalzähler 21, der das Dezimalzählen in Bezug auf das Systemtaktsignal CLK durchführt und liefert sein Ausgangssignal Q3 zu den Zählern 3 und 5 und sein Ausgangssignal Q9 zu den Zählern 17 und 18.

Die Arbeitsweise der Stromsparsteuervorrichtung gemäß der vor­ liegenden Erfindung mit dem vorstehend angeführten Aufbau wird nunmehr in Bezug auf die Fig. 2, 3A bis 3I, 4A bis 4I und 5 erläutert.

In dem Fall, daß sowohl das Horizontalsynchronisiersignal Hsync wie das Vertikalsynchronisiersignal Vsync eingegeben werden, wird die Steuervorrichtung initialisiert und daraufhin führt der Zähler 21 in dem Takterzeugungsabschnitt 800 das Dezi­ malzählen in Bezug auf das Systemtaktsignal durch. Das Aus­ gangssignal Q3 des Zählers 21 wird an die Zähler 3 und 5 als ihr Taktsignal geliefert, und das Ausgangssignal Q9 von dem Zähler 21 wird zu den Zählern 17 und 18 als ihr Taktsignal ge­ liefert. Dadurch können die Zähler mit einer mit dem Taktsignal synchronisierten Zeitzählung arbeiten.

Wenn das in Fig. 3I gezeigte Horizontalsynchronisiersignal Hsync in den Eingangsanschluß D des Flip-Flops 1 eingegeben wird, wird das Horizontalsynchronisiersignal Hsync mit dem Sy­ stemtaktsignal CLK synchronisiert, das durch den Inverter 32 invertiert ist, und das synchronisierte Horizontalsynchroni­ siersignal wird von dem Ausgangsanschluß Q des Flip-Flops 1 zu dem nachfolgenden Flip-Flop 2 als sein Taktsignal geliefert sowie an den monostabilen Multivibrator 12 als seine Eingangs­ daten.

Das Flip-Flop 2 wird durch das Horizontalsynchronisiersignal Hsync zum bistabilen Kippen gebracht und gibt ein in Fig. 3A gezeigtes Signal aus und ein in Fig. 3B gezeigtes invertiertes Signal. Das in Fig. 3A gezeigte Signal, das aus dem nicht-in­ vertierenden Ausgangsanschluß Q des Flip-Flops 2 ausgegeben wird, wird in den Rücksetzanschluß RS des Zählers 5 durch das UND-Gatter 6 eingegeben, um den Zähler 5 rückzusetzen, und das in Fig. 33 gezeigte invertierte Signal, das aus dem invertie­ renden Ausgangsanschluß Q_* des Flip-Flops 2 ausgegeben wird, wird in den Rücksetzanschluß des Zählers 3 durch das UND-Gatter 4 eingegeben, um den Zähler 3 rückzusetzen.

Die Zähler 3 und 5 führen den Zählbetrieb in einer Periode durch, wenn der Rücksetzzustand freigegeben ist (d. h. in einer Hochpegelperiode). Wenn zu dieser Zeit das eingegebene Horizon­ talsynchronisiersignal Hsync vorhanden ist, werden die Aus­ gangssignale der UND-Gatter 7 und 8, wie in den Fig. 3C und 3D gezeigt, niedrig gehalten, weil die Rücksetzaktivzeit der UND-Gatter 7 und 8 als kürzer ermittelt wird als die Ausgangssigna­ le Q2 und Q3 der Zähler 3 und 5. Demnach wird das Ausgangssi­ gnal des ODER-Gatters 9, wie in Fig. 3E gezeigt, niedrig.

Da das Ausgangssignal des ODER-Gatters 9 niedrig ist, ändert sich der aktuelle Zustand nicht und dadurch wird das Ausgangs­ signal des monostabilen Multivibrators 10, wie in Fig. 3F ge­ zeigt, nicht erzeugt. Demnach wird das Ausgangssignal des Flip-Flops 11, das das Ausgangssignal des monostabilen Multivibra­ tors 10 als sein Taktsignal empfängt, als sein Anfangsrück­ setzzustand niedrig gehalten, wodurch das Horizontalstrom-AUS-Signal HPO, wie in Fig. 3H gezeigt, veranlaßt wird, niedrig zu sein. Der monostabile Multivibrator 12 empfängt zu dieser Zeit das Horizontalsynchronisiersignal Hsync, das von dem Flip-Flop 1 ausgegeben wird, als seine Eingangsdaten und stellt ein Im­ pulssignal bereit. Dieses Impulssignal wird in das Flip-Flop 11 als Rückstellsignal durch den Inverter 13 und das UND-Gatter 14 eingegeben, wie in Fig. 3G gezeigt. Da jedoch das Ausgangssi­ gnal des Flip-Flops 11 bereits niedrig war, hat das Rücksetz­ signal keine Bedeutung.

Die Arbeitsweise der Steuervorrichtung in Bezug auf das einge­ gebene Vertikalsynchronisiersignal Vsync ist dieselbe wie in Bezug auf das eingegebene Horizontalsynchronisiersignal Hsync, wie vorstehend erläutert.

Wenn das in Fig. 4I gezeigte Vertikalsynchronisiersignal Vsync in den Eingangsanschluß D des Flip-Flops 15 eingegeben wird, wird das Vertikalsynchronisiersignal Vsync mit dem Systemtakt­ signal CLK synchronisiert, und das synchronisierte Vertikalsyn­ chronisiersignal wird in das nachfolgende Flip-Flop 16 als Taktsignal eingegeben, und in den monostabilen Multivibrator 27 als dessen Eingangsdaten.

Das Flip-Flop 16 wird durch das eingegebene Vertikalsynchroni­ siersignal Vsynch zum bistabilen Kippen gebracht und gibt ein in Fig. 4A gezeigtes Signal aus und ein wie in Fig. 4B gezeig­ tes invertiertes Signal. Das in Fig. 4A gezeigte Signal, das aus dem nicht-invertierenden Ausgangsanschluß Q des Flip-Flops 16 ausgegeben wird, wird in den Rücksetzanschluß RS des Zählers 17 durch das UND-Gatter 19 eingegeben, um den Zähler 17 rückzu­ setzen, während das in Fig. 4B gezeigte invertierte Signal, das aus dem invertierenden Ausgangsanschluß Q_* des Flip-Flops 16 ausgegeben wird, in den Rücksetzanschluß des Zählers 18 durch das UND-Gatter 20 eingegeben wird, um den Zähler 18 rückzu­ setzen.

Die Zähler 17 und 18 führen den Zählbetrieb in einer Periode durch, wenn der Rücksetzzustand freigegeben ist (d. h. in einer Hochpegelperiode). Wenn zu dieser Zeit das eingegebene Verti­ kalsynchronisiersignal Vsync vorhanden ist, werden die Aus­ gangssignale der UND-Gatter 22 und 23, wie in den Fig. 4C und 4D gezeigt, niedrig gehalten, weil die Rücksetzaktivzeit der UND-Gatter 22 und 23 als kürzer als die Ausgangssignale Q6 und Q7 der Zähler 17 und 18 ermittelt wird. Demnach wird das Aus­ gangssignal des ODER-Gatters 24 niedrig, wie in Fig. 4E ge­ zeigt.

Da das Ausgangssignal des ODER-Gatters niedrig ist, ändert sich der aktuelle Zustand nicht, und dadurch wird das Ausgangssignal des monostabilen Multivibrators 25 nicht erzeugt (wie in Fig. 4F gezeigt). Demnach wird das Ausgangssignal des Flip-Flops 26, welches das Ausgangssignal des monostabilen Multivibrators 25 als sein Taktsignal empfängt, niedrig gehalten, wie in seinem Anfangsrücksetzzustand, wodurch das Vertikalstrom-AUS-Signal VPO, wie in Fig. 4H gezeigt, veranlaßt wird, niedrig zu sein. Zu dieser Zeit empfängt der monostabile Multivibrator 27 das Vertikalsynchronisiersignal Vsync, das von dem Flip-Flop 15 ausgegeben wird, als seine Eingangsdaten und stellt ein Impulssignal bereit. Dieses Impulssignal wird in das Flip-Flop 26 als sein Rücksetzsignal durch den Inverter 28 und das UND-Gatter 29 eingegeben, wie in Fig. 4G gezeigt. Der Ausgang des Flip-Flops 26 ist jedoch bereits niedrig gewesen, weshalb das Rücksetzsignal keine Bedeutung hat.

Demnach werden das Horizontalstrom-AUS-Signal HPO, das von dem Flip-Flop 11 ausgegeben wird, und das Vertikalstrom-AUS-Signal VPO, das von dem Flip-Flop 26 ausgegeben wird, in das ODER-Gat­ ter 31 und das UND-Gatter 30 in dem Steuersignal-Ausgabeab­ schnitt 700 eingegeben, was dazu führt, daß sowohl das Ab­ schaltsignal SUS wie das Strom-AUS-Signal PO, die von dem Steuersignal-Ausgabeabschnitt ausgegeben werden, niedrig wer­ den.

In dem Fall, daß das Horizontalsynchronisiersignal Hsync nicht, das Vertikalsynchronisiersignal Vsync hingegen eingegeben wird, führen die Zähler 3 und 5 den Zählbetrieb mit dem vom Zähler 21 bereitgestellten Taktsignal in einer Periode durch, wenn das Rücksetzen der Zähler 3 und 5 freigegeben ist. Ansprechend auf die Ausgänge Q2 und Q3 der Zähler 3 und 5 ergeben sich die Aus­ gangssignale der UND-Gatter 7 und 8, wie in den Fig. 3C und 3D gezeigt. Demnach gibt das ODER-Gatter 9 ein in Fig. 3E gezeig­ tes Signal an den monostabilen Multivibrator 10 als dessen Daten aus.

Der monostabile Multivibrator 10 gibt ein in Fig. 3F gezeigtes Impulssignal in Übereinstimmung mit dem Systemtaktsignal CLK aus. Da das Ausgangssignal des Flip-Flops 11, das das Impuls­ signal von dem monostabilen Multivibrator 10 als sein Taktsi­ gnal empfängt, in einer Periode hoch wird, wie in Fig. 3H ge­ zeigt, wenn das Horizontalsynchronisiersignal Hsync nicht vor­ handen ist, wird das Horizontalstrom-AUS-Signal HPO hoch und dadurch wird das von dem ODER-Gatter 31 ausgegebene Abschalt­ signal SUS hoch.

Wenn daraufhin das Horizontalsynchronisiersignal Hsync eingege­ ben wird, erzeugt der monostabile Multivibrator 12 ein Impuls­ signal in Übereinstimmung mit dem Horizontalsynchronisiersi­ gnal, das von dem Flip-Flop 1 ausgegeben wird. Dieses Impuls­ signal wird an das Flip-Flop 11 durch den Inverter 13 und das UND-Gatter 14 geliefert, um das Flip-Flop 11 rückzusetzen, was dazu führt, daß das Horizontalstrom-AUS-Signal HPO und das Ab­ schaltsignal SUS erneut niedrig werden.

In dem Fall, daß das Horizontalsynchronisiersignal Hsync einge­ geben, das Vertikalsynchronisiersignal Vsync jedoch nicht ein­ gegeben wird, führen die Zähler 17 und 18 den Zählbetrieb mit dem Taktsignal von dem Ausgangsanschluß Q9 des Zählers 21 in einer Periode durch, wenn das Rücksetzen der Zähler 17 und 18 freigegeben ist, und die Ausgangssignale der UND-Gatter 22 und 23 sind in den Fig. 4C und 4D in Übereinstimmung mit den Aus­ gangssignalen Q2 und Q3 der Zähler 17 und 18 gezeigt. Demnach gibt das ODER-Gatter 24 das in Fig. 4E gezeigte Signal an den monostabilen Multivibrator 25 als dessen Eingangsdaten aus, und der monostabile Multivibrator 25 gibt das in Fig. 4F gezeigte Impulssignal in Übereinstimmung mit dem Systemtaktsignal CLK aus.

Das Ausgangssignal des Flip-Flops 26, welches das Taktsignal von dem monostabilen Multivibrator 25 als sein Taktsignal emp­ fängt, wird, wie in Fig. 4H gezeigt, in einer Periode hoch, wenn das Vertikalsynchronisiersignal Vsync nicht vorhanden ist, und dadurch wird das Vertikalstrom-AUS-Signal VPO hoch, wodurch das von dem ODER-Gatter 31 ausgegebene Abschaltsignal SUS eben­ falls hoch wird.

Wenn darauf das Vertikalsynchronisiersignal Vsync eingegeben wird, gibt der monostabile Multivibrator 27 ein Impulssignal in Übereinstimmung mit dem Vertikalsynchronisiersignal Vsync aus, das von dem Flip-Flop 15 ausgegeben wird. Dieses Impulssignal wird an das Flip-Flop 26 durch den Inverter 28 und das UND-Gat­ ter 29 geliefert, um daß Flip-Flop 26 rückzusetzen, was dazu führt, daß sowohl das Vertikalstrom-AUS-Signal VPO wie das Ab­ schaltsignal SUS erneut niedrig sein können.

Wenn zusammenfassend entweder das Horizontalsynchronisiersignal Hsync oder das Vertikalsynchronisiersignal Vsync eingegeben werden, wird jedes der beiden Strom-AUS-Signale HPO und VPO hoch, was dazu führt, daß das von dem ODER-Gatter 31 ausgege­ bene Abschaltsignal SUS hoch wird, und das von dem UND-Gatter 30 ausgegebene Systemstrom-AUS-Signal PO niedrig wird. Zwi­ schenzeitlich wird weder das Horizontalsynchronisiersignal Hsync noch das Vertikalsynchronisiersignal Vsync eingegeben, sowohl das Horizontalstrom-AUS-Signal HPO wie das Vertikal­ strom-AUS-Signal VPO werden hoch, was dazu führt, daß sowohl das Abschaltsignal SUS wie das Systemstrom-AUS-Signal PO hoch werden. Das Abschaltsignal SUS und das Systemstrom-AUS-Signal PO, die vorstehend erläutert sind, werden dem nachfolgenden Steuersystem, wie beispielsweise einer CPU, geliefert, so daß das Steuersystem das Gerät dahingehend steuert, in die Ab­ schaltbetriebsart oder die Systemstrom-AUS-Betriebsart überzu­ gehen.

Fig. 5 zeigt eine Stromsparsteuervorrichtung gemäß einer weite­ ren Ausführungsform der vorliegenden Erfindung. Gemäß der Schaltung von Fig. 5 wird der Zähler 21 in Fig. 2 durch einen 4 : 1-(teile-durch-4-)Zähler 21 ersetzt, und das Ausgangssignal Q3 dieses Zählers 21a wird den Zählern 3 und 4 als ihr Taktsi­ gnal geliefert. Außerdem ist ein ODER-Gatter 21 dem ODER-Gatter des eingegebenen Horizontalsynchronisiersignals Hsync und dem Ausgangssignal des monostabilen Multivibrators 10 hinzugefügt. Das Ausgangssignal des ODER-Gatters 21b wird den Zählern 17 und 18 als ihr Taktsignal zugeführt. Wie in Fig. 5 gezeigt, zählt der Zähler 21a das Systemtaktsignal CLK und liefert sein Aus­ gangssignal an die Zähler 3 und 5 als ihr Taktsignal, wie in Fig. 2. Das ODER-Gatter 21b liefert das Horizontalsynchroni­ siersignal Hsync an die Zähler 17 und 18 als ihr Taktsignal, wenn das Horizontalsynchronisiersignal Hsync eingegeben wird. Wenn das Horizontalsynchronisiersignal Hsync nicht eingegeben wird, liefert das ODER-Gatter 21b das Ausgangsimpulssignal des monostabilen Multivibrators 10 an die Zähler 17 und 18 als ihr Taktsignal, wodurch die Zähler 17 und 18 in die Lage versetzt werden, zu arbeiten. Die Zähler 17 und 18 können mehr als den 6 : 1-(teile-durch-6-)Zählwert speichern.

Aus dem Vorstehenden wird deutlich, daß die Stromsparsteuervor­ richtung gemäß der vorliegenden Erfindung die Vorteile hat, daß ihre Übergangsfunktionscharakteristik verbessert und ihre Steu­ erzuverlässigkeit stark erhöht wird, weil sie als Digitalschal­ tung aufgebaut ist und nicht als Analogschaltung, wie bei der herkömmlichen Vorrichtung, wobei das Vorhandensein des eingege­ benen Synchronisiersignals innerhalb der Zwei-Periodenzeit des Synchronisiersignals ermittelt wird.

Während die vorliegende Erfindung in Bezug auf ihre bevorzugten Ausführungsformen erläutert wurde, erschließen sich dem Fach­ mann verschiedene Änderungen der Ausführungsform sowie von Ein­ zelheiten und Anwendungen können vorgenommen werden, ohne vom Geist und Umfang der Erfindung abzuweichen.

Claims (10)

1. Stromsparsteuervorrichtung mit:
einer Horizontalsynchronisiersignal-Eingabeeinrichtung zum Bereitstellen eines mit einem Systemtaktsignal synchroni­ sierten Horizontalsynchronisiersignals,
einer Horizontalsynchronisiersignal-Ermittlungseinrichtung zum Ermitteln, ob das Horizontalsynchronisiersignal einge­ geben wurde oder nicht, durch Zählen eines Ausgangssignals von der Horizontalsynchronisiersignal-Eingabeeinrichtung,
einer Horizontalermittlungssignal-Ausgabeeinrichtung zum Ausgeben eines Horizontalstrom-AUS-Signals in Übereinstim­ mung mit einem Ausgangssignal der Horizontalsynchronisier­ signal-Ermittlungseinrichtung,
einer Vertikalsynchronisiersignal-Eingabevorrichtung zum Bereitstellen eines mit dem Systemtaktsignal synchronisier­ ten Vertikalsynchronisiersignals,
einer Vertikalsynchronisiersignal-Ermittlungseinrichtung zum Ermitteln, ob das Vertikalsynchronisiersignal eingege­ ben wurde oder nicht, durch Zählen eines Ausgangssignals der Vertikalsynchronisiersignal-Eingabeeinrichtung,
einer Vertikalermittlungssignal-Ausgabeeinrichtung zum Aus­ geben eines Vertikalstrom-AUS-Signals in Übereinstimmung mit einem Ausgangssignal der Vertikalsynchronisiersignal-Er­ mittlungseinrichtung,
einer Steuersignalausgabeeinrichtung zum Ausgeben eines Sy­ stemstrom-AUS-Signals oder eines Abschaltsignals für eine Abschaltbetriebsart in Übereinstimmung mit dem Horizontal­ strom-AUS-Signal von der Horizontalermittlungssignal-Aus­ gabeeinrichtung und dem Vertikalstrom-AUS-Signal von der Vertikalermittlungssignal-Ausgabeeinrichtung, und
einer Takterzeugungseinrichtung zum Bereitstellen des Sy­ stemtaktsignals für die Horizontalsynchronisiersignal-Er­ mittlungseinrichtung und die Vertikalsynchronisiersignal-Er­ mittlungseinrichtung.

2. Stromsparsteuervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Horizontalsynchronisiersignal-Eingabeein­ richtung umfaßt:
ein erstes Flip-Flop zum Synchronisieren des Horizontalsyn­ chronisiersignals mit dem Systemtaktsignal, und
ein zweites Flip-Flop, das durch das durch das erste Flip-Flop synchronisierte Horizontalsynchronisiersignal zum bi­ stabilen Kippen gebracht wird, und Bereitstellen eines in­ vertierenden Ausgangssignals und seines nicht-invertieren­ den Ausgangssignals für die Horizontalsynchronisiersignal Ermittlungseinrichtung.

3. Stromsparsteuervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Horizontalsynchronisiersignal-Ermitt­ lungseinrichtung umfaßt:
zwei Zähler zum Zählen des Systemtaktsignals in einer Pe­ riode, wenn sie nicht rückgesetzt werden, wobei die Zähler durch ein Ausgangssignal der Horizontalsynchronisiersignals Eingabeeinrichtung rückgesetzt werden,
zwei UND-Gatter zum Rücksetzen der Zähler in Übereinstim­ mung mit einem Systemrücksetzsignal und dem Ausgangssignal der Horizontalsynchronisiersignal-Eingabeeinrichtung,
zwei weitere UND-Gatter und ein ODER-Gatter zum Ermitteln des eingegebenen Horizontalsynchronisiersignals durch Kom­ binieren der Ausgangssignale der Zähler.

4. Stromsparsteuervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Horizontalermittlungs­ signal-Ausgabeeinrichtung umfaßt:
einen ersten monostabilen Multivibrator, der ansprechend auf das Ausgangssignal der Horizontalsynchronisiersignal Ermittlungseinrichtung ein Impulssignal bereitstellt,
ein Flip-Flop, das das Impulssignal von dem ersten monosta­ bilen Multivibrator als sein Taktsignal empfängt und das Horizontalstrom-AUS-Signal an das Steuersignal ansprechend auf das Horizontalsynchronisiersignal ausgibt, das von dem ersten Flip-Flop in der Horizontalsynchronisiersignal-Ein­ gabeeinrichtung ausgegeben wird, und
einen Inverter und ein UND-Gatter zum Rücksetzen des Flip-Flops in Übereinstimmung mit dem Ausgangssignal des zweiten monostabilen Multivibrators.

5. Stromsparsteuervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Vertikalsynchronisier­ signal-Eingabeeinrichtung umfaßt:
ein drittes Flip-Flop zum Synchronisieren des Vertikalsyn­ chronisiersignals mit dem Systemtaktsignal, und
ein viertes Flip-Flop, das durch das durch das dritte Flip-Flop synchronisierte Vertikalsynchronisiersignal zum bista­ bilen Kippen gebracht wird, wobei das vierte Flip-Flop sein invertierendes Ausgangssignal und sein nicht-invertierendes Ausgangssignal für die Vertikalsynchronisiersignal-Ermitt­ lungseinrichtung bereitstellt.

6. Stromsparsteuervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Vertikalsynchronisier­ signal-Ermittlungseinrichtung umfaßt:
zwei Zähler zum Zählen des Systemtaktsignals in einer Pe­ riode, wenn sie nicht rückgesetzt werden, wobei die Zähler durch ein Ausgangssignal der Vertikalsynchronisiersignal-Ein­ gabeeinrichtung rückgesetzt werden,
zwei UND-Gatter zum Rücksetzen der Zähler in Übereinstim­ mung mit dem Systemrücksetzsignal und dem Ausgangssignal der Vertikalsynchronisiersignal-Eingabeeinrichtung, und
zwei weitere UND-Gatter und ein ODER-Gatter zum Ermitteln des eingegebene Vertikalsynchronisiersignals durch Kombi­ nieren der Ausgangssignale der Zähler.

7. Stromsparsteuervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Vertikalermittlungssi­ gnal-Ausgabeeinrichtung umfaßt:
einen dritten monostabilen Multivibrator, der ein Impuls­ signal ansprechend auf das Ausgangssignal der Vertikalsyn­ chronisiersignal-Ermittlungseinrichtung bereitstellt,
ein Flip-Flop, das das Impulssignal von dem dritten mono­ stabilen Multivibrator als sein Taktsignal empfängt und das Vertikalstrom-AUS-Signal zu der Steuerausgabeeinrichtung aus gibt,
einen vierten monostabilen Multivibrator, der ein Impuls­ signal ansprechend auf das Vertikalsynchronisiersignal be­ reitstellt, das von dem dritten Flip-Flop in der Verti­ kalsynchronisiersignal-Eingabeeinrichtung ausgegeben wird, und
einen Inverter und ein UND-Gatter zum Rücksetzen des Flip-Flops in Übereinstimmung mit dem Ausgangssignal des vierten monostabilen Multivibrators.

8. Stromsparsteuervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Steuersignalausgabeein­ richtung umfaßt:
ein UND-Gatter zum UND-Verknüpfen des Horizontalstrom-AUS-Signals von der Horizontalermittlungssignal-Ausgabeeinrich­ tung mit dem Vertikalstrom-AUS-Signal von der Vertikaler­ mittlungssignal-Ausgabeeinrichtung und zum Ausgeben des Strom-AUS-Signals, und
ein ODER-Gatter zum ODER-Verknüpfen des Horizontalstrom- AUS-Signals mit dem Vertikalstrom-AUS-Signal und zum Ausge­ ben des Abschaltsignals.

9. Stromsparsteuervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Takterzeugungseinrich­ tung einen Dezimalzähler zum Durchführen eines Dezimalzäh­ lens in Bezug auf das Systemtaktsignal umfaßt und zum Be­ reitstellen seines Zählausgangssignals für die Horizon­ talsynchronisiersignal-Ermittlungseinrichtung und für die VertikalSynchronisiersignal-Ermittlungseinrichtung als ihr Taktsignal.

10. Stromsparsteuervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Takterzeugungseinrich­ tung umfaßt:
einen 4 : 1-Zähler zum Zählen des Systemtaktsignals und zum Bereitstellen seines Zählausgangs für die Horizontalsyn­ chronisiersignal-Ermittlungseinrichtung als ihr Taktsignal, und
ein ODER-Gatter zum ODER-Verknüpfen des eingegebenen Hori­ zontalsynchronisiersignals mit dem Ausgangssignal des er­ sten monostabilen Multivibrators in der Horizontalermitt­ lungssignal-Ausgabeeinrichtung und zum Bereitstellen seines Ausgangssignals für die Vertikalsynchronisiersignal-Ermitt­ lungseinrichtung als ihr Taktsignal.