DE3901636C2 - - Google Patents
Info
- Publication number
- DE3901636C2 DE3901636C2 DE3901636A DE3901636A DE3901636C2 DE 3901636 C2 DE3901636 C2 DE 3901636C2 DE 3901636 A DE3901636 A DE 3901636A DE 3901636 A DE3901636 A DE 3901636A DE 3901636 C2 DE3901636 C2 DE 3901636C2
- Authority
- DE
- Germany
- Prior art keywords
- lines
- group
- microcomputer
- switch
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/22—Static coding
- H03M11/24—Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
Description
Die Erfindung betrifft eine Dateneingabeanordnung
nach dem Oberbegriff des Patentanspruches 1.
Elektronische Geräte, wie Fernsehempfänger und Videomagnetbandgeräte,
enthalten bekanntlich eine Dateneingabevorrichtung
oder -anordnung, die eine Tastenmatrix und einen
Mikrorechner aufweist und die für die Feststellung der jeweils
betätigten Tasten einer Tastenmatrix ausgelegt ist.
Die Dateneingabeanordnung umfaßt eine Tastenmatrix und einen
Mikrorechner. Die Tastenmatrix enthält N Leitungen einer
ersten Gruppe, M Leitungen einer zweiten Gruppe sowie
M × N Tastenschalter. Die Leitungen der ersten Gruppe verlaufen
parallel zueinander. Die Leitungen der zweiten Gruppe
verlaufen ebenfalls parallel zueinander und schneiden die
Leitungen der ersten Gruppe unter einem rechten Winkel. Die
Tastenschalter sind dabei an den Schnittpunkten der jeweiligen
Leitungen von erster und zweiter Gruppe angeordnet. Der
Mikrorechner weist M Eigangsanschlüsse und N Ausgangsanschlüsse
auf. Die N Ausgangsanschlüsse sind an die
Leitungen der ersten Gruppe, die M Eingangsanschlüsse an
die Leitungen der zweiten Gruppe angeschlossen. Der Mikrorechner
gibt an den Ausgangsanschlüssen Ansteuer- oder
Treibersignale aus, die gewöhnlich einen hohen Pegel und
periodisch einen niedrigen Pegel besitzen. Der Mikrorechner
ist dabei so ausgelegt, daß er jeweils zu einem Zeitpunkt
ein niedrigpegeliges Signal aus- oder abgibt. Mit anderen
Worten: er liefert sequentiell niedrigpegelige Signale
von den Ausgangsanschlüssen zu den N Leitungen der ersten
Gruppe.
Wenn einer der Tastenschalter geschlossen oder betätigt ist,
nimmt der Mikrorechner ein niedrigpegeliges Eingangssignal
an dem mit der betreffenden Leitung der zweiten Gruppe,
die ihrerseits mit dem jeweiligen Tastenschalter verbunden
ist, verbundenen Eingangsanschluß ab; gleichzeitig liefert
der Mikrorechner ein niedrigpegeliges Ansteuer- oder
Treibersignal zu der mit diesem Schalter verbundenen Leitung
der ersten Gruppe. Der Mikrorechner kann daher durch
Erfassung, welcher Eigangsanschluß ein niedrigpegeliges
Signal empfängt, und wann er dieses Signal abnimmt, bestimmen,
welcher Tastenschalter geschlossen worden ist.
Zur Bestimmung, welcher Tastenschalter geschlossen worden
ist, benötigt der Mikrorechner M + N Anschlüsse,
d. h. M Eingangs- und N Ausgangsanschlüsse. Je größer die
Zahl der Anschlüsse eines Mikrorechners ist, um so schwieriger
ist dieser in Form eines großintegrierten oder LSI-
Schaltkreises herzustellen. Im allgemeinen benötigt ein
Mikrorechner 2 oder mehr Anschlüsse, wenn er in Kombination
mit einer Tastenmatrix mit K Tastenschaltern eingesetzt
wird.
Es gibt eine Dateneingabeanordnung, die einen Mikrorechner
mit nur einem Eingangsanschluß und N Ausgangsanschlüssen
aufweist. Dieser Mikrorechner läßt sich somit
ohne weiteres als LSI-Schaltkreis ausbilden. Er ist mit
einer Tastenmatrix kombiniert, wodurch die Dateneingabeanordnung
gebildet ist. Die Tastenmatrix umfaßt N Leitungen
einer ersten Gruppe, die parallel zueinander verlaufen,
und M Leitungen einer zweiten Gruppe, die ebenfalls parallel
zueinander verlaufen und die Leitungen der ersten Gruppe
unter einem rechten Winkel schneiden, sowie an den Schnittpunkten
der Leitungen der ersten und der zweiten Gruppe
angeordnete Tastenschalter. Die N Leitungen der ersten
Gruppe sind an die N Ausgangsanschlüsse des Mikrorechners
angeschlossen. Jeder Tastenschalter ist an der einen Seite
mit einer Leitung der ersten Gruppe verbunden. An jeder Leitung
der ersten Gruppe sind zwischen den Verbindungspunkten
der jeweiligen Leitung und der Tastenschalter Widerstände
vorgesehen. Die M Leitungen der zweiten Gruppe sind mit
dem einzigen Eingangsanschluß des Mikrorechners und mit
der einen Seite eines Widerstands verbunden, der an seiner
anderen Seite mit einer Konstantspannungsklemme verbunden
ist. An dieser Klemme liegt eine Gleichspannung an.
Die Ausgangsanschlüsse des Mikrorechners sind gewöhnlich offen.
Der Mikrorechner ist dabei so ausgelegt, daß er niedrigpegelige
Signale sequentiell, aber nicht gleichzeitig
über die Ausgangsanschlüsse abgibt. Mit anderen Worten: die
niedrigpegeligen Signale werden jeweils nacheinander zur
betreffenden Leitung der ersten Gruppe geliefert. Zudem
kann der Mikrorechner die an den Eingangsanschluß angelegte
Spannung in Digitaldaten, welche diese Spannung repräsentieren,
umwandeln.
Wenn einer der Tastenschalter betätigt oder geschlossen ist,
wird die diesen Tastenschalter identifizierende Spannung
gleichzeitig mit dem Ausgeben eines niedrigpegeligen Signals
von einem der Ausgangsanschlüsse des Mikrorechners
an dessen Eingangsanschluß angelegt. Der Mikrorechner kann
daher feststellen, welcher Tastenschalter geschlossen worden
ist, und zwar nach Maßgabe des Pegels der Eingangsspannung
und des Zeitpunkts der Ausgabe des niedrigpegeligen Signals.
Vorteilhaft an dieser Dateneingabeanordnung ist, daß der
Mikrorechner nur einen einzigen Eingangsanschluß benötigt.
Die Zahl J aller Anschlüsse, welche der Mikrorechner
aufweisen muß, bestimmt sich dabei durch:
J = 1 + {K/(I + 1)}
Darin bedeuten: K = Zahl der Tastenschalter der Tastenmatrix
und I = Zahl der an eine einzige Leitung der ersten
Gruppe angeschlossenen Widerstände.
Wenn die Tastenmatrix 32 Tastenschalter aufweist, sind
sieben Widerstände an die jeweilige Leitung der ersten
Gruppe angeschlossen. Die erforderliche Zahl J der Anschlüsse
entspricht dabei:
J = 1 + {32/(7 + 1)} = 5
Dies bedeutet, daß der Mikrorechner in diesem Fall einen
Eingangsanschluß und vier Ausgangsanschlüsse benötigt.
Obgleich der Mikrorechner dabei weniger Anschlüsse aufweist,
benötigt er eine größere Zahl von Widerständen als bei der
herkömmlichen Dateneingabeanordnung. Diese Dateneingabeanordnung
ist demzufolge letztlich genauso komplex wie die
herkömmliche Anordnung.
Im allgemeinen benötigen Dateneingabeanordnungen dieser Art
mehr als H Widerstände, wobei sich H bestimmt zu:
H = I {L/(I + 1)} + 1
Wenn beispielsweise die Tastenmatrix der Anordnung 32
Tastenschalter aufweist, müssen an die jeweilige Leitung
der ersten Gruppe sieben Widerstände angeschlossen
sein. Die Zahl H der Widerstände entspricht daher:
H = 7 {32/(7 + 1)} + 1 = 29
Wie sich aus obigen Ausführungen ergibt, muß die
herkömmliche Dateneingabeanordnung einen Mikrorechner
mit zahlreichen Anschlüssen aufweisen. Zur Herabsetzung
der erforderlichen Anschlüsse für den Mikrorechner
muß dieser eine größere Zahl von Widerständen
haben.
Aus der DE 33 40 749 A1 ist ein tragbares Datenerfassungs-
und Datenübertragungssteuergerät bekannt,
bei dem eine Vielzahl von Leitungen mit einem
Signalausgangsanschluß eines Decodierers verbunden
ist. Außerdem liegt eine Vielzahl von Signalleitungen,
die mit diesen Leitungen über Schalter verbunden
sind, an einem Signaleingangsanschluß eines Mikroprozessors.
Wenn bei diesem bekannten Gerät Signaleingabe-
und Signalausgabeoperationen mittels eines einzigen
Mikrorechners durchgeführt werden, wobei vom
Decodierer M Leitungen wegführen, während am Mikroprozessor
N Leitungen liegen, dann sind hier (M + N)
Signaleingangs- und -ausgangsanschlüsse erforderlich.
Weiterhin ist aus der US-PS 45 55 693 ein Tastenfeld
zum Eingeben von Daten in einen Rechner bekannt. Bei
diesem Tastfeld kann zwar die Anzahl der Anschlüsse
des Rechners vermindert werden. Zu beachten ist aber,
daß dann bei dem bekannten Tastfeld mit verminderter
Anzahl von Anschlüssen die Anzahl von Widerständen
beträchtlich steigt, so daß damit eine Verringerung
der Anzahl der benötigten Widerstände
nicht erreicht werden kann.
Schließlich ist aus dem DE-Buch: U. Tietze, Ch. Schenk,
"Halbleiter-Schaltungstechnik" Springer-Verlag 1978,
Seiten 569 bis 575, ein Tastenfeld bekannt, bei dem
eine Abfrage im Multiplex-Verfahren durchgeführt
wird. Dieses Tastenfeld benötigt aber eine relativ
große Anzahl von Eingangsanschlüssen und Ausgangsanschlüssen,
so daß hier die bereits eingangs erläuterten
Probleme auftreten.
Es ist Aufgabe der vorliegenden Erfindung eine Dateneingabeanordnung
zu schaffen, die einen Mikrorechner
mit einer kleinen Zahl von Anschlüssen aufweist, wobei
aber die Tastatur zum Anschluß an den Mikrorechner
nur eine geringe Anzahl von Widerständen benötigt.
Diese Aufgabe wird bei einer Dateneingabeanordnung
nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß
durch die in dessen kennzeichnendem Teil
enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben
sich aus den Patentansprüchen 2 bis 5.
Im einzelnen hat also die erfindungsgemäße Dateneingabeanordnung
hierzu eine Vielzahl von ersten
Leitungen, die sich parallel zueinander erstrecken,
eine Vielzahl von zweiten Leitungen, die parallel
zueinander verlaufen und die ersten Leitungen schneiden,
und Tastenschalter, die an den Schnittstellen
der ersten und zweiten Leitungen liegen. Die ersten
Leitungen sind an die jeweiligen Ausgangsanschlüsse
eines Mikrorechners angeschlossen, während die zweiten
Leitungen miteinander über jeweilige erste
Widerstände verbunden sind. Eine Konstantspannungsquelle
liegt an einer Seite einer Reihenschaltung
aus den ersten Widerständen mittels eines zweiten
Widerstandes. Der Verbindungspunkt dieser Reihenschaltung
mit dem zweiten Widerstand ist an einen
Eingangsanschluß des Mikrorechners angeschlossen.
Der Mikrorechner speist periodisch Impulse zu den
Ausgangsanschlüssen und bestimmt, welcher Tastenschalter
betätigt wurde, gemäß denjenigen Zeitpunkten,
in denen die Impulse zu den Ausgangsanschlüssen
gespeist sind und das Potential am Eingangsanschluß
liegt. Bei der erfindungsgemäßen Dateneingabeanordnung
entspricht daher die Anzahl der
Anschlüsse der um den Wert "1" erhöhten Summe der
ersten Leitungen, und die Anzahl der Widerstände
entspricht der Summe der Anzahl der zweiten Leitungen
zuzüglich des Wertes "1".
Die Erfindung ermöglicht damit eine Dateneingabeanordnung,
die mit einem Mikrorechner mit einer kleinen
Anzahl von Anschlüssen auskommt und die außerdem
für die Verbindung zwischen Tastatur und Mikrorechner
nur eine geringe Anzahl von Widerständen benötigt,
so daß der Aufbau der Dateneingabeanordnung
insgesamt vereinfacht ist.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung
anhand der Zeichnung näher erläutert. Es zeigt
Fig. 1 ein Schaltbild einer Dateneingabeanordnung gemäß
einer ersten Ausführungsform der Erfindung,
Fig. 2 ein Zeitsteuerdiagramm zur Darstellung der
Zeitpunkte, zu denen die Ausgangsanschlüsse
eines in die Anordnung nach Fig. 1 einbezogenen
Mikrorechners niedrigpegelige Signale abgeben,
Fig. 3 eine graphische Darstellung der zeitabhängigen
Änderungen einer Bezugsspannung bei der Anordnung
nach Fig. 1,
Fig. 4A bis 4C Ablaufdiagramme zur Erläuterung der
Arbeitsweise einer bei der Anordnung nach
Fig. 1 vorgesehenen Zentraleinheit (CPU) während
einer Periode TL 1,
Fig. 5 ein Schaltbild einer Dateneingabeanordnung gemäß
einer zweiten Ausführungsform der Erfindung
und
Fig. 6 ein Zeitsteuerdiagramm zur Darstellung der
Zeitpunkte, zu denen die Ausgangsanschlüsse
eines in die Anordnung nach Fig. 5 einbezogenen
Mikrorechners hochpegelige Signale abgeben.
Fig. 1 veranschaulicht eine erste Ausführungsform der erfindungsgemäßen
Dateneingabeanordnung mit einer Tastenmatrixschaltung
31 und einem Mikrorechner 44. Die Tastenmatrixschaltung
31 umfaßt 32 Tastenschalter bzw. vier Gruppen 31 a-31 d
von Tastenschaltern mit jeweils acht Tastenschaltern.
Insbesondere umfassen die erste Gruppe 31 a
Tastenschalter 31 a 1-31 a 8, die zweite Gruppe 31 b Tastenschalter
31 b 1-31 b 8, die dritte Gruppe 31 c Tastenschalter
31 c 1-31 c 8 und die vierte Gruppe 31 d Tastenschalter
31 d 1-31 d 8.
Die Tastenmatrixschaltung 31 enthält ferner zwei Gruppen
von Leitungen, d. h. eine erste Gruppe mit vier Leitungen
32-35 und eine zweite Gruppe mit acht Leitungen 36-43.
Die Leitungen 32-35 der ersten Gruppe verlaufen parallel
zueinander. Die Leitungen 36-43 der zweiten Gruppe verlaufen
ebenfalls parallel zueinander und schneiden die
Leitungen 32-35 unter einem rechten Winkel. Die Tastenschalter
31 a 1-31 a 8, 31 b 1-31 b 8, 31 c 1-31 c 8 und 31 d 1-
31 d 8 sind an den Schnittpunkten zwischen den Leitungen 32-
35 der ersten Gruppe und den Leitungen 36-43 der zweiten
Gruppe angeordnet. Genauer gesagt: die Tastenschalter 31 a 1-
31 a 8 der ersten Gruppe 31 a sind an der einen Seite mit
der Leitung 32 und an der anderen Seite mit den jeweiligen
Leitungen 36-43 verbunden. Auf ähnliche Weise sind die
Tastenschalter 31 b 1-31 b 8 der zweiten Gruppe 31 b an der
einen Seite mit der Leitung 33 und an der anderen Seite
mit den jeweiligen Leitungen 36-43 verbunden; die Tastenschalter
31 c 1-31 c 8 der dritten Gruppe 31 c sind an der
einen Seite an die Leitung 34 und an der anderen Seite
an die jeweiligen Leitungen 36-43 angeschlossen; die
Tastenschalter 31 d 1-31 d 8 der vierten Gruppe 31 d sind
an der einen Seite mit der Leitung 35 und an der anderen
Seite mit den jeweiligen Leitungen 36-43 verbunden.
Der Mikrorechner 44 weist vier Ausgangsanschlüsse 01-04
und einen Eingangsanschluß Iin auf. Die Leitungen 32-35
der ersten Gruppe sind mit den jeweiligen Ausgangsanschlüssen
01-04 verbunden. Zwischen die Leitungen 36-43 der
zweiten Gruppe sind unter Bildung einer Reihenschaltung
45 Widerstände R 1-R 7 geschaltet. Die eine Seite dieser
Reihenschaltung 45 ist über einen Widerstand R 8 an eine
Konstantspannungsklemme 46 angeschlossen, an welcher eine
Gleichspannung VDD anliegt. Der Anschlußpunkt der Leitung
36 der zweiten Gruppe, des Widerstands R 1 und des
Widerstands R 8 ist mit dem Eingangsanschluß Iin des Mikrorechners
44 verbunden.
Der Mikrorechner 44 umfaßt eine Zentraleinheit (CPU) 47,
zwei Ausgabe- oder Ausgangsregister 48, 49, ein Eingabe-
oder Eingangsregister 50, einen internen Bus 51, vier
Feldeffekttransistoren (FETs) Q 1-Q 4, einen Digital/
Analog- (D/A) Wandler 52 und einen Komparator 53. Die
Zentraleinheit 47 ist über den internen Bus 51 mit den
Ausgangsregistern 48 und 49 und auch mit dem Eingangsregister
50 verbunden. Das Ausgangsregister 48 ist über
die FETs Q 1-Q 4 an die jeweiligen Ausgangsanschlüsse
01-04 angeschlossen. Das Ausgangsregister 48 schaltet
einen FET Q 1, Q 2, Q 3 oder Q 4 in Abhängigkeit von von der
Zentraleinheit 47 gelieferten 4-Bit-Daten durch. Einer
der Ausgangsanschlüsse 01-04 gibt einen niedrigpegeligen
Impuls ab, wenn der an den betreffenden Ausgangsanschluß
angeschlossene FET durchgeschaltet ist. Mit
anderen Worten: die Ausgangsanschlüsse 01-04 erfüllen
eine Offen-Ausgangsfunktion (oder Funktion mit offenen
Ausgängen). Gemäß Fig. 2 sind die Ausgangsanschlüsse 01-
04 normalerweise offen bzw. durchgeschaltet, und sie liefern
sequentiell niedrigpegelige Impulse. Insbesondere liefert
zunächst der Anschluß 01 einen niedrigpegeligen Impuls, worauf
der Anschluß 02 einen niedrigpegeligen Impuls abgibt;
hierauf liefert der Anschluß 03 einen niedrigpegeligen
Impuls, bis schließlich der Anschluß 04 ebenfalls einen
niedrigpegeligen Impuls abgibt. In Fig. 2 sind mit TL 1,
TL 2, TL 3 und TL 4 Perioden oder Zeitspannen bezeichnet,
während denen die von den Ausgangsanschlüssen 01-04 abgegebenen
Signale auf dem niedrigen Pegel bleiben.
Das Ausgangsregister 49 beliefert den D/A-Wandler 52 mit
den von der Zentraleinheit 47 gelieferten digitalen Daten.
Der D/A-Wandler 52 wandelt die digitalen Daten oder Digitaldaten
in Analogdaten bzw. eine Spannung um. Diese Spannung
wird als Bezugsspannung Vref dem ersten Eingang des Komparators
53 aufgeprägt. Die am Eingangsanschluß Iin anliegende
Spannung wird an den zweiten Eingang des Komparators 53
angelegt. Der Komparator 53 vergleicht die am Eingangsanschluß
Iin anliegende Spannung mit der vom D/A-Wandler 52
abgegebenen Bezugsspannung Vref zwecks Abgabe hochpegeliger
Daten oder niedrigpegeliger Daten entsprechend dem Vergleichsergebnis.
Die das Vergleichsergebnis repräsentierenden
Daten werden im Eingangsregister 50 gespeichert. Anhand
der im Eingangsregister 50 gespeicherten Daten stellt
die Zentraleinheit 47 fest, welcher Tastenschalter geschlossen
worden ist.
Die Zentraleinheit 47 detektiert die am Eingangsanschluß
Iin anliegende Spannung während der Perioden TL 1, TL 2, TL 3
und TL 4, wenn die an den Ausgangsanschlüssen 01, 02, 03
bzw. 04 abgegebenen Impulssignale die niedrigen Pegel aufweisen.
Mit anderen Worten: die Zentraleinheit 47 inkrementiert
die im Ausgangsregister 49 gespeicherten Daten, um
damit die Bezugsspannung Vref (d. h. das Ausgangssignal des
D/A-Wandlers 49) anzuheben. Dies bedeutet, daß die Zentraleinheit
47 die Spannung Vref schrittweise vom Mindestwert
MIN (≒0) auf den Höchstwert MAX (≒VDD) erhöht oder anhebt.
Wahlweise kann die Zentraleinheit 47 auch die Bezugsspannung
Vref vom Höchstwert MAX auf den Mindestwert MIN
herabsetzen. Sooft die Bezugsspannung Vref über die am
Eingangsanschluß Iin anliegende Spannung ansteigt, d. h.
die vom Komparator 53 abgegebenen Daten von einem niedrigpegeligen
Zustand auf einen hochpegeligen Datenzustand
gehen, kann die dem Mikrorechner 44 eingespeiste Spannung
erfaßt werden. Gemäß Fig. 3 wird die Bezugsspannung
Vref siebenmal erhöht, und sie weist acht
unterschiedliche Größen oder Werte während der Periode
auf, während welcher eines der vom Mikrorechner 44 abgegebenen
Impulssignale auf dem niedrigen Pegel bleibt, d. h.
jedesmal mit 1/8 VDD. Dies ist deshalb der Fall, weil jede
Gruppe von Tastenschaltern bei der dargestellten Ausführungsform
acht Tastenschalter aufweist. Die
Zahl der unterschiedlichen Größen oder Werte, welche die
Spannung Vref aufweisen kann, ist der Zahl der jede Gruppe
bildenden Tastenschalter gleich. In Fig. 3 sind mit VK 1
-VK 8 die Spannungen bezeichnet, die am Eingangsanschluß
Iin anliegen, wenn einer der Tastenschalter einer beliebigen
Gruppe betätigt ist.
Die Widerstände R 1-R 8 besitzen solche Widerstandswerte,
daß die Spannungen VK 1-VK 8 an den Eingangsanschluß Iin
des Mikrorechners 44 angelegt werden. Die Widerstandswerte
der Widerstände R 1-R 8 bestimmen sich durch die Auflösung
des D/A-Wandlers 52. Bei der dargestellten Ausführungsform
bestimmen sich die Widerstandswerte durch Auflösung der
nachstehenden Simultangleichungen:
Um zu bestimmen, welcher der mit der Leitung 32, die ihrerseits
an den Ausgangsanschluß 01 angeschlossen ist, verbundenen
Tastenschalter, d. h. Tastenschalter 31 a 1-31 a 8 der
ersten Gruppe, geschlossen worden ist, prüft die Zentraleinheit
47 in der Periode TL 1 die an den Eingangsanschluß
Iin angelegte Spannung. Die Zentraleinheit 47 bestimmt damit,
daß der Tastenschalter, der an der einen Seite mit der
an den Ausgangsanschluß 01 angeschlossenen Leitung 32 und
an der anderen Seite mit einer der Leitungen 36-43, welche
die durch die Zentraleinheit 47 geprüfte Spannung
führen, verbunden ist, geschlossen worden ist.
Wenn insbesondere die am Eingangsanschluß Iin anliegende
Spannung kleiner ist als 1/8 VDD, bestimmt die Zentraleinheit
47, da der mit der Leitung 32 der ersten Gruppe und
der Leitung 36 der zweiten Gruppe verbundene Tastenschalter
31 a 1 geschlossen worden ist; wenn diese Spannung kleiner
ist als 2/8 VDD, bestimmt die Zentraleinheit 47, daß
der mit der Leitung 32 der ersten Gruppe und der Leitung 37
der zweiten Gruppe verbundene Tastenschalter 21 a 2 geschlossen
worden ist, usw. Wenn die genannte Spannung
kleiner ist als VDD, bestimmt die Zentraleinheit 47, daß
der mit der Leitung 32 der ersten Gruppe und der Leitung
43 der zweiten Gruppe verbundene Tastenschalter 31 a 8 geschlossen
worden ist. Die Fig. 4A bis 4C sind ein Ablaufdiagramm
zur Erläuterung der Arbeitsweise der Zentraleinheit
47 während der Periode TL 1.
Um festzustellen, welcher der an die Leitungen 33-35,
die ihrerseits mit den Ausgangsanschlüssen 02-04 verbunden
sind, angeschlossenen Tastenschalter geschlossen
worden ist, ermittelt die Zentraleinheit 47 auch den Pegel
der Spannung, die in den Perioden TL 2-TL 4 am Eingangsanschluß
Iin anliegt. Dabei arbeitet die Zentraleinheit
47 im wesentlichen auf die im Ablaufdiagramm von Fig. 4A
bis 4C erläuterte Weise. Wenn nämlich einer der Tastenschalter
31 a 1-31 a 8, 31 b 1-31 b 8, 31 c 1-31 c 8 und 31 d 1-
31 d 8 geschlossen ist, liegt eine Spannung des den betätigten
Tastenschalter identifizierenden Pegels am Eingangsanschluß
Iin an, sooft ein niedrigpegeliger Impuls von einem
der Ausgangsanschlüsse 01-04 abgegeben wird. Die Zentraleinheit
47 des Mikrorechners 44 kann somit in Abhängigkeit
vom Pegel der am Eingangsanschluß Iin anliegenden Spannung
sowie vom Zeitpunkt der Spannungsanlegung an den Eingangsanschluß
Iin feststellen, welcher Tastenschalter
geschlossen worden ist.
Bei einer Dateneingabeanordnung eines der
Fig. 1 ähnlichen Aufbaus muß der Mikrorechner J Anschlüsse
aufweisen, und es müssen H Widerstände verwendet werden. Die Werte für
J und H bestimmen sich dabei wie folgt:
J = 1 + {K/(I + 1)}
H = I + 1
H = I + 1
In obigen Gleichungen bedeuten: K = Zahl der in der Tastenmatrix
31 verwendeten Tastenschalter und I = Zahl der die
Reihenschaltung 45 bildenden Widerstände.
Bei der Ausführungsform gemäß Fig. 1 betragen K = 32 und
I = 7. Die erforderliche Zahl J der Anschlüsse und die benötigte
Zahl H der Widerstände sind daher:
J = 1 + {32/(7 + 1)} = 5
H = 7 + 1 = 8
H = 7 + 1 = 8
Die dargestellte Ausführungsform kommt somit mit lediglich
fünf Anschlüssen und nur acht Widerständen aus.
Fig. 5 veranschaulicht eine zweite Ausführungsform der erfindungsgemäßen
Dateneingabeanordnung mit einem Mikrorechner
44′, dessen Ausgangsanschlüsse normalerweise geschlossen bzw.
gesperrt sind. Diese zweite Ausführungsform entspricht
der zuerst beschriebenen Ausführungsform mit dem Unterschied,
daß Transistoren Q 1′, Q 2′, Q 3′ und Q 4′ nicht wie bei der
ersten Ausführungsform (Fig. 1) innerhalb eines Mikrorechners,
sondern außerhalb des Mikrorechners 44′ angeordnet
sind.
Bei der Dateneingabeanordnung gemäß Fig. 5 liefert der
Mikrorechner 44′ auf die in Fig. 6 gezeigte Weise sequentiell
hochpegelige Impulse über vier Ausgangsanschlüsse
01′, 02′, 03′ und 04′. Die Ausgangsanschlüsse 01′-04′
sind an die Basiselektroden von NPN-Transistoren Q 1′, Q 2′,
Q 3′ bzw. Q 4′ angeschlossen. Die Emitter dieser Transistoren
liegen an Masse. Die Kollektoren dieser Transistoren sind
jeweils an Leitungen 32-35 der ersten Gruppe angeschlossen.
Die Leitungen 32, 33, 34 und 35 können somit sequentiell
auf ein niedriges Potential, üblicherweise in ihrem
Offen- oder Durchschaltzustand, gesetzt werden.
Diese Dateneingabeanordnung arbeitet auf dieselbe Weise
wie die zuerst beschriebene Ausführungsform nach Fig. 1.
Wenn bei jeder der beschriebenen Ausführungsformen zwei
oder mehr Tastenschalter derselben Gruppe gleichzeitig betätigt
werden, wird derjenige als betätigt gewertet, über
den die niedrigste Spannung an den Eingangsanschluß Iin
des Mikrorechners angelegt wird. Mit anderen Worten: die
an die Leitung 36 angeschlossenen Tastenschalter besitzen
die höchste Priorität; die zweithöchste Priorität ist den
mit der Leitung 37 verbundenen Tastenschaltern zugewiesen;
die an die Leitung 38 angeschlossenen Tastenschalter besitzen
die dritthöchste Priorität, usw. Die niedrigste
Priorität ist den mit der Leitung 43 verbundenen Tastenschaltern
zugewiesen. Es ist somit empfehlenswert, die
hohen Prioritäten den wichtigsten Tastenschaltern zuzuweisen,
z. B. dem Tastenschalter für die Eingabe eines Stromzufuhr-
bzw. Einschaltbefehls, der auf alle Fälle richtigt
eingegeben werden muß.
Wie vorstehend im einzelnen beschrieben, wird
eine Dateneingabeanordnung geschaffen, die nur
eine vergleichsweise kleine Zahl von Anschlüssen und eine
vergleichsweise kleine Zahl von Widerständen benötigt,
auch wenn sie mit einer großen Zahl von Tastenschaltern
versehen ist. Die Dateneingabeanordnung
eignet sich zweckmäßig als Maschinenschnittstelle
mit einem Mikrorechner. Außerdem kann dabei
die Zahl der Leitungen, welche die Tastenmatrix mit dem
von dieser entfernt angeordneten Mikrorechner verbinden,
klein gehalten werden.
Claims (6)
1. Dateneingabeanordnung, umfassend:
- - eine erste Gruppe von parallel zueinander verlaufenden Leitungen (32-35),
- - eine zweite Gruppe von parallel zueinander verlaufenden und die Leitungen (32-35) der ersten Gruppe unter einem rechten Winkel schneidenden Leitungen (36-43),
- - Gruppen (31 a-31 d) von Tastenschaltern (31 a 1- 31 a 8, 31 b 1-31 b 8, 31 c 1-31 c 8, 31 d 1-31 d 8), die an den jeweiligen Schnittpunkten der Leitungen (32 -35) der ersten Gruppe und der Leitungen (36- 43) der zweiten Gruppe angeordnet sind und zur Verbindung der Leitungen (32-35) der ersten Gruppe mit den Leitungen (36-43) der zweiten Gruppe dienen,
- - eine Mikrorechnereinheit (44; 44′) zum Feststellen, welcher Tastenschalter einer der Gruppen (31 a-31 d) betätigt worden ist, und
- - eine Impulszuführeinheit zum Zuführen oder Liefern von periodischen Impulsen,
dadurch gekennzeichnet, daß
- - eine Reihenschaltung (45) aus einer ersten Gruppe von Widerständen (R 1-R 7) zwischen die Leitungen (36-43) der zweiten Gruppe geschaltet ist,
- - eine Konstantspannungsquelle (46) über einen zweiten Widerstand (R 8) an die eine Seite der Reihenschaltung (45) angeschlossen ist, und
- - die Mikrorechnereinheit (44; 44′) aufweist:
- - eine Vielzahl von Ausgangsanschlüssen (01-04, 01′-04′), die jeweils mit den Leitungen (32-35) der ersten Gruppe gekoppelt sind und deren Anzahl gleich der Anzahl der Leitungen (32-35) der ersten Gruppe ist,
- - einen mit dem Verbindungspunkt der Reihenschaltung (45) und des zweiten Widerstandes (R 8) verbundenen Eingangsanschluß (Iin),
- - die Impulszuführeinheit, die periodische Impulse zu den Ausgangsanschlüssen (01-04, 01′-04′) zu verschiedenen Zeiten speist, und
- - eine Detektoreinheit, die das Potential am Eingangsanschluß (Iin) erfaßt und bestimmt, (a) einerseits welcher Tastenschalter einer der Gruppen (31 a-31 d) betätigt worden ist, in Abhängigkeit von diesem Potential, und (b) andererseits die Zeitpunkte, in denen Impulse zu den Leitungen (32-35) der ersten Gruppe von den Ausgangsanschlüssen (01-04, 01′-04′) gespeist wurden.
2. Dateneingabeanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Impulszuführeinheit eine Niedrigpegelimpulszuführeinheit
umfaßt, um die Leitungen
(32-35) der ersten Gruppe normalerweise in
einem Offenzustand zu halten und periodisch niedrigpegelige
Impulse zu verschiedenen Zeitpunkten zu
diesen Leitungen (32-35) zu liefern.
3. Dateneingabeanordnung nach Anspruch 2, dadurch gekennzeichnet,
daß die Niedrigpegelimpulszuführeinheit
umfaßt:
eine Anzahl von mit den Leitungen (32-35) der ersten Gruppe verbundenen Schaltereinheiten (Q 1- Q 4; Q 1′-Q 4′), um diese Leitungen (32-35) normalerweise in einem Offenzustand zu halten und diese Leitungen (32-35) mit Masse zu verbinden, sowie
Schaltersteuereinheiten (47, 48), um die Schaltereinheiten (Q 1-Q 4; Q 1′-Q 4′) zu veranlassen, die Leitungen (32-35) der ersten Gruppe periodisch zu verschiedenen Zeitpunkten mit Masse zu verbinden.
eine Anzahl von mit den Leitungen (32-35) der ersten Gruppe verbundenen Schaltereinheiten (Q 1- Q 4; Q 1′-Q 4′), um diese Leitungen (32-35) normalerweise in einem Offenzustand zu halten und diese Leitungen (32-35) mit Masse zu verbinden, sowie
Schaltersteuereinheiten (47, 48), um die Schaltereinheiten (Q 1-Q 4; Q 1′-Q 4′) zu veranlassen, die Leitungen (32-35) der ersten Gruppe periodisch zu verschiedenen Zeitpunkten mit Masse zu verbinden.
4. Dateneingabeanordnung nach Anspruch 3, dadurch gekennzeichnet,
daß die Schaltereinheiten (Q 1′-Q 4′)
zwischen den Ausgangsanschlüssen (01′-04′) der
Mikrorechnereinheit (44) und den Leitungen (32-35)
der ersten Gruppe verbunden sind.
5. Dateneingabeanordnung nach Anspruch 3 oder 4, dadurch
gekennzeichnet, daß die Detektoreinheit umfaßt:
- - Potentialdiskriminiereinheiten (47, 49, 50, 52, 53) zum Diskriminieren des Potentials am Verbindungspunkt zwischen der Reihenschaltung (45) und dem zweiten Widerstand (R 8) durch Vergleichen dieses Potentials mit einer sich schrittweise ändernden Bezugsspannung und
- - eine Tastaturschalterdetektoreinheit zum Feststellen, welcher Tastenschalter einer der Gruppen (31 a-31 d) betätigt worden ist, in Abhängigkeit von dem durch die Potentialdiskriminiereinheiten (47, 49, 50, 52, 53) diskriminierten Potential sowie auch in Abhängigkeit davon, welche Leitung (32, 33, 34 oder 35) der ersten Gruppe die Schaltersteuereinheit (47, 48) über eine der Schaltereinheiten (Q 1-Q 4; Q 1′-Q 4′) mit Masse verbindet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63012008A JPH0628020B2 (ja) | 1988-01-22 | 1988-01-22 | キー入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3901636A1 DE3901636A1 (de) | 1989-08-03 |
DE3901636C2 true DE3901636C2 (de) | 1990-07-05 |
Family
ID=11793560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3901636A Granted DE3901636A1 (de) | 1988-01-22 | 1989-01-20 | Dateneingabeanordnung mit mikrorechner |
Country Status (5)
Country | Link |
---|---|
US (1) | US5057836A (de) |
JP (1) | JPH0628020B2 (de) |
KR (1) | KR920001960B1 (de) |
DE (1) | DE3901636A1 (de) |
GB (1) | GB2214339B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19652825B4 (de) * | 1996-12-05 | 2007-06-06 | Lite-On Technology Corporation | Tastenschalter |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930008505Y1 (ko) * | 1991-05-04 | 1993-12-22 | 주식회사 금성사 | 마이크로 컴퓨터의 키이신호 입력회로 |
JP2774721B2 (ja) * | 1991-12-25 | 1998-07-09 | アルプス電気株式会社 | Nキーロールオーバ回路 |
US5430443A (en) * | 1993-04-12 | 1995-07-04 | National Semiconductor Corporation | Scanned switch matrix |
US5534860A (en) * | 1994-05-02 | 1996-07-09 | Phillips; Joseph E. | Multiple key array |
US5521986A (en) * | 1994-11-30 | 1996-05-28 | American Tel-A-Systems, Inc. | Compact data input device |
KR100203745B1 (ko) * | 1996-05-27 | 1999-06-15 | 윤종용 | 에이디씨-키 패드 장치 및 그의 제어방법 |
US5900829A (en) * | 1996-07-23 | 1999-05-04 | Motorola, Inc. | Method of and apparatus for detecting key actuations |
WO1999024962A1 (en) * | 1997-11-12 | 1999-05-20 | Think Outside | System and method for detecting key actuation in a keyboard |
US6737990B1 (en) | 1998-01-23 | 2004-05-18 | Spyrus, Inc. | Key input apparatus interface |
US6424274B1 (en) | 1999-04-13 | 2002-07-23 | Legerity, Inc. | Keypad scanning with few pins |
US6784810B2 (en) | 2001-05-07 | 2004-08-31 | National Semiconductor Corporation | A/D converter with comparators and low-power detection mode for resistive matrix keyboards |
US6980135B2 (en) * | 2002-01-11 | 2005-12-27 | Alcor Micro, Corp. | Logic circuit using hardware to process keyboard scanning |
KR100442370B1 (ko) * | 2002-07-25 | 2004-07-30 | 엘지전자 주식회사 | 이동통신단말기의 키 스캔장치 및 방법 |
US7707255B2 (en) | 2003-07-01 | 2010-04-27 | Microsoft Corporation | Automatic grouping of electronic mail |
TWI277111B (en) * | 2004-01-16 | 2007-03-21 | Via Tech Inc | Apparatus and method of interruptible analog input |
US8255828B2 (en) | 2004-08-16 | 2012-08-28 | Microsoft Corporation | Command user interface for displaying selectable software functionality controls |
US7703036B2 (en) | 2004-08-16 | 2010-04-20 | Microsoft Corporation | User interface for displaying selectable software functionality controls that are relevant to a selected object |
US8146016B2 (en) | 2004-08-16 | 2012-03-27 | Microsoft Corporation | User interface for displaying a gallery of formatting options applicable to a selected object |
US8627222B2 (en) | 2005-09-12 | 2014-01-07 | Microsoft Corporation | Expanded search and find user interface |
US9727989B2 (en) | 2006-06-01 | 2017-08-08 | Microsoft Technology Licensing, Llc | Modifying and formatting a chart using pictorially provided chart elements |
DE102007005374A1 (de) * | 2007-02-02 | 2008-08-07 | Austriamicrosystems Ag | Schaltungsanordnung und Verfahren zum Betrieb einer Schaltungsanordnung |
US8866642B2 (en) * | 2007-11-23 | 2014-10-21 | Google Inc. | Uniquely identifiable keys for electronic keyboards |
US8484578B2 (en) | 2007-06-29 | 2013-07-09 | Microsoft Corporation | Communication between a document editor in-space user interface and a document editor out-space user interface |
US8762880B2 (en) | 2007-06-29 | 2014-06-24 | Microsoft Corporation | Exposing non-authoring features through document status information in an out-space user interface |
US9665850B2 (en) | 2008-06-20 | 2017-05-30 | Microsoft Technology Licensing, Llc | Synchronized conversation-centric message list and message reading pane |
US9933179B2 (en) * | 2014-05-19 | 2018-04-03 | Lennox Industries Inc. | HVAC controller having keypad input and method of operation thereof |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5597631A (en) * | 1979-01-17 | 1980-07-25 | Canon Inc | Electronic unit |
JPS56139329A (en) * | 1980-03-31 | 1981-10-30 | Misawahoomu Sougou Kenkyusho K | Construction of building by capsule structure |
JPS5829040A (ja) * | 1981-08-13 | 1983-02-21 | Toshiba Corp | キ−ボ−ド制御方式 |
JPS5862929A (ja) * | 1981-10-10 | 1983-04-14 | Rohm Co Ltd | モ−ド検出回路 |
US4429301A (en) * | 1981-10-26 | 1984-01-31 | Amp Incorporated | Means for decoding a switch array |
JPS5935226A (ja) * | 1982-08-20 | 1984-02-25 | Toshiba Corp | キ−ボ−ド入力回路 |
US4561002A (en) * | 1982-08-30 | 1985-12-24 | General Electric Company | Capacitive touch switch arrangement |
FR2535486B1 (fr) * | 1982-10-27 | 1987-08-21 | Danish Sherif | Clavier multitouches d'entree de donnees dans un ordinateur |
JPS59154533A (ja) * | 1983-02-22 | 1984-09-03 | Sharp Corp | キ−入力装置 |
DE3340749A1 (de) * | 1983-11-10 | 1985-05-23 | Udo Eckhardt | Tragbares datenerfassungs- und datenuebertragungssteuergeraet |
JPS6132128A (ja) * | 1984-07-24 | 1986-02-14 | Sharp Corp | キ−入力装置 |
JPS6146624U (ja) * | 1984-08-29 | 1986-03-28 | シャープ株式会社 | キ−入力回路 |
US4725816A (en) * | 1984-12-10 | 1988-02-16 | John Fluke Mfg. Co., Inc. | Matrix keyboard encoder circuit |
FR2581491A1 (fr) * | 1985-05-02 | 1986-11-07 | Lewiner Jacques | Perfectionnements aux ensembles electroniques d'identification des claviers capacitifs |
DE3784615T2 (de) * | 1986-10-06 | 1993-07-15 | Brother Ind Ltd | Dateneingabevorrichtung. |
DE3784829T3 (de) * | 1986-10-20 | 1997-04-17 | Matsushita Electric Ind Co Ltd | Eingangsvorrichtung mit Tasten. |
-
1988
- 1988-01-22 JP JP63012008A patent/JPH0628020B2/ja not_active Expired - Fee Related
-
1989
- 1989-01-18 GB GB8901038A patent/GB2214339B/en not_active Expired - Lifetime
- 1989-01-20 DE DE3901636A patent/DE3901636A1/de active Granted
- 1989-01-21 KR KR1019890000628A patent/KR920001960B1/ko not_active IP Right Cessation
-
1990
- 1990-08-10 US US07/565,889 patent/US5057836A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19652825B4 (de) * | 1996-12-05 | 2007-06-06 | Lite-On Technology Corporation | Tastenschalter |
Also Published As
Publication number | Publication date |
---|---|
DE3901636A1 (de) | 1989-08-03 |
JPH0628020B2 (ja) | 1994-04-13 |
JPH01187622A (ja) | 1989-07-27 |
GB2214339B (en) | 1992-01-02 |
GB8901038D0 (en) | 1989-03-15 |
KR920001960B1 (ko) | 1992-03-07 |
US5057836A (en) | 1991-10-15 |
GB2214339A (en) | 1989-08-31 |
KR890012212A (ko) | 1989-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3901636C2 (de) | ||
DE3318829C2 (de) | Ausgangsstufe einer Schnittstelle in einem Bussystem | |
DE4108709B4 (de) | Empfangskomparator | |
DE3910863C2 (de) | ||
DE3618572A1 (de) | Halbleiterspeicherelement | |
DE19722115C2 (de) | Adressierungsvorrichtung und -verfahren | |
DE69312939T2 (de) | Integrierte Schaltung mit bidirektionnellem Anschlussstift | |
DE1237177B (de) | Asynchrone Zaehleinrichtung | |
DE3233542C2 (de) | ||
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
DE1275608B (de) | Zugriffschaltung fuer Speicheranordnungen | |
DE69900141T2 (de) | Vorrichtung zur bidirektionalen Übertragung | |
DE3913216C2 (de) | ||
DE19617172C2 (de) | Integrierte Schaltungsanordnung zur Reduzierung der Stromaufnahme | |
EP0093899B1 (de) | Anordnung zur Anpassung einer Prüfeinrichtung an einen Prüfling | |
EP0978025B1 (de) | Elektronische schaltung | |
EP1361660A2 (de) | Elektronische Schaltung mit mindestens einem Eingang zum Wählen eines Zustands der elektonischen Schaltung | |
DE19860465A1 (de) | Verfahren und Vorrichtung zur Kodierung der Adressen von baugleichen Funktionseinheiten | |
EP0202684A2 (de) | Verfahren zum selektiven Ansteuern von elektrischen Schaltkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2741821C2 (de) | Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET | |
DE10026900A1 (de) | Passive CMOS-Eingangsschaltung | |
DE4221023C2 (de) | Potentialbestimmungseinrichtung zum Festlegen eines Potentials auf einer Leitung, über die von einer Zentraleinheit oder einem Außenanschluß peripheren Schaltungen Potentiale zugeführt werden können | |
EP0760502A1 (de) | Ordnungsverfahren für Zugehörigkeitsfunktionswerte linguistischer Eingangswerte in einem Fuzzy-Logic-Prozessor und Anordnung zu deren Durchführung | |
DE2111519C3 (de) | Eingabevorrichtung, insbesondere für elektronische Tischrechner | |
DE4340144A1 (de) | Anordnung zur Erfassung und Abrechnung von mittels Kopiermaschinen erzeugten Kopien |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |