JPS5862929A - モ−ド検出回路 - Google Patents
モ−ド検出回路Info
- Publication number
- JPS5862929A JPS5862929A JP56161700A JP16170081A JPS5862929A JP S5862929 A JPS5862929 A JP S5862929A JP 56161700 A JP56161700 A JP 56161700A JP 16170081 A JP16170081 A JP 16170081A JP S5862929 A JPS5862929 A JP S5862929A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- resistor
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/22—Static coding
- H03M11/24—Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はモード検出回路に係り、各種システム制御に
用いられるマイクロコンピュータによる制御の一外部設
定モードの検出回路に関する。
用いられるマイクロコンピュータによる制御の一外部設
定モードの検出回路に関する。
このモード検出回路には入力側にモードを設定するスイ
ッチを併用した抵抗ラダーが設けられ、この抵抗ラダー
は複数の抵抗を直列に接続するとともに、その接続点と
飯終端の抵抗の他端と又は基準電位点（ＧＮＤ）との間
に挿入したスイッチを択一的に操作した場合上操作され
たスイッチに対応した抵抗値変化が得られるように構成
されている。この抵抗値の変化入力はリモートコントロ
ール信号としてモード検出部（受信側）に送られ、操作
されたスイッチに対応するモードが与えられるもめ、で
ある。このようにモード設定を抵抗値炭化で行う方式は
、・複数（例えば１６モード）のモード信号を送り出す
ことができ、しかも抵−抗ラダーは入力側に電源等が不
要で簡単−に構成できるため、テレビ受像機のチャンネ
ル切り喪えやビデオチープレ゛シーダの各種モード切り
換え等を行うす七゛−トコントロール装置に使用されて
いる。
ッチを併用した抵抗ラダーが設けられ、この抵抗ラダー
は複数の抵抗を直列に接続するとともに、その接続点と
飯終端の抵抗の他端と又は基準電位点（ＧＮＤ）との間
に挿入したスイッチを択一的に操作した場合上操作され
たスイッチに対応した抵抗値変化が得られるように構成
されている。この抵抗値の変化入力はリモートコントロ
ール信号としてモード検出部（受信側）に送られ、操作
されたスイッチに対応するモードが与えられるもめ、で
ある。このようにモード設定を抵抗値炭化で行う方式は
、・複数（例えば１６モード）のモード信号を送り出す
ことができ、しかも抵−抗ラダーは入力側に電源等が不
要で簡単−に構成できるため、テレビ受像機のチャンネ
ル切り喪えやビデオチープレ゛シーダの各種モード切り
換え等を行うす七゛−トコントロール装置に使用されて
いる。
従来、前記抵抗ラダーにおけるモード対応の抵抗値の続
み出しには、直列に接続された抵抗による電圧の分圧方
法が採られている。即ち、モード検出側（受信側）で設
定された一定電圧を一定の抵抗を介して抵抗ラダーに印
加し、前記スイッチの操作で抵抗ラダーの前記電圧印加
点に現れる電圧と所定モードの基準電圧とをコンパレー
タで比較し、モードを判定する方法である。この方法で
は、抵抗ラダーの各抵抗の値を同一に構成するとモード
に対応した電圧出力が非直線的となり、またモードによ
って分解能が異なるため十分な精度が得られない欠点が
ある。また、電圧出力を一定に設定しようとすれば、抵
抗ラダーの各抵抗の値が非直線的となるものである。
み出しには、直列に接続された抵抗による電圧の分圧方
法が採られている。即ち、モード検出側（受信側）で設
定された一定電圧を一定の抵抗を介して抵抗ラダーに印
加し、前記スイッチの操作で抵抗ラダーの前記電圧印加
点に現れる電圧と所定モードの基準電圧とをコンパレー
タで比較し、モードを判定する方法である。この方法で
は、抵抗ラダーの各抵抗の値を同一に構成するとモード
に対応した電圧出力が非直線的となり、またモードによ
って分解能が異なるため十分な精度が得られない欠点が
ある。また、電圧出力を一定に設定しようとすれば、抵
抗ラダーの各抵抗の値が非直線的となるものである。
第１図は従来のモード検出回路を示している。
このモード検出回路において、トランジスタ２．４．６
、Ｂ１１０及び抵抗１２．１４．１６．１′： ８．２０．２２．２４．２６．２８．３０は４ビツトの
デジタル・アナログ（Ａ −Ｄ）変換器を構成し、各ト
ランジスタ２ないし８のベースに設けられた各入力端子
３２．３４．３６．３８には図示していないマイクロコ
ンピュータのサーチ出力部が接続される。トランジスタ
ｌＯとベースが共通に接続されるとともに、定電圧回路
４０で共通にベース電圧が設定されたトランジスタ４２
のエミッタには外部モード設定用の入力端子４４が設け
られ、この入力端子４４には前記抵抗ラダーで構成され
たキーボード即ち、モード設定回路４６が接続されてい
る。このモード設定回路４６はモード数だけ直列に接続
された複数の抵抗５０１．５０２、・・・５０ｎと、各
抵抗５０１．５０２、・・・５０ｎの接続点並びに抵抗
５０ｎの一端子に設けられたスイッチ５２１．５２２、
・・・５２ｎとから構成され、各スイッチ５２菫、５２
２、・・・５２ｎの１つを導通状態に操作すれば、その
操作されたスイッチより図中右側に位置する抵抗が短絡
されることがら、その操作に応じた抵抗値がモード設定
回路４６で与えられることになる。
、Ｂ１１０及び抵抗１２．１４．１６．１′： ８．２０．２２．２４．２６．２８．３０は４ビツトの
デジタル・アナログ（Ａ −Ｄ）変換器を構成し、各ト
ランジスタ２ないし８のベースに設けられた各入力端子
３２．３４．３６．３８には図示していないマイクロコ
ンピュータのサーチ出力部が接続される。トランジスタ
ｌＯとベースが共通に接続されるとともに、定電圧回路
４０で共通にベース電圧が設定されたトランジスタ４２
のエミッタには外部モード設定用の入力端子４４が設け
られ、この入力端子４４には前記抵抗ラダーで構成され
たキーボード即ち、モード設定回路４６が接続されてい
る。このモード設定回路４６はモード数だけ直列に接続
された複数の抵抗５０１．５０２、・・・５０ｎと、各
抵抗５０１．５０２、・・・５０ｎの接続点並びに抵抗
５０ｎの一端子に設けられたスイッチ５２１．５２２、
・・・５２ｎとから構成され、各スイッチ５２菫、５２
２、・・・５２ｎの１つを導通状態に操作すれば、その
操作されたスイッチより図中右側に位置する抵抗が短絡
されることがら、その操作に応じた抵抗値がモード設定
回路４６で与えられることになる。
端子５４には電源電圧Ｖｃｃが印加され、この端子５４
とトランジスタ４２のコレクタに設けられた外部端子５
６との間には抵抗５８が挿入され、同様に十うンジスタ
１０のコレクタ倒にも抵抗６０が挿入されている。！ｇ
ら、モード設定回路４６の操作で抵抗５８（二宛生す４
る電圧と、トランジスタ２ないし８の１又は２以Ｅの４
通状寸又は不導通状簡で抵抗６０に発生する５電圧は、
コン・ぐレータ６２で一比穀され、一致モードが検出さ
れ、その−政出力が出力端子６４より取り出される。な
お、６６は基準電位（ＧＮＤ）端子である。
とトランジスタ４２のコレクタに設けられた外部端子５
６との間には抵抗５８が挿入され、同様に十うンジスタ
１０のコレクタ倒にも抵抗６０が挿入されている。！ｇ
ら、モード設定回路４６の操作で抵抗５８（二宛生す４
る電圧と、トランジスタ２ないし８の１又は２以Ｅの４
通状寸又は不導通状簡で抵抗６０に発生する５電圧は、
コン・ぐレータ６２で一比穀され、一致モードが検出さ
れ、その−政出力が出力端子６４より取り出される。な
お、６６は基準電位（ＧＮＤ）端子である。
このような回路の場合、トランジスタ２ないし８の１又
は２以上の導通状態への移行に伴うトランジスタｌＯの
電流増加幅（よ、精度を高めるため↓二それぞれ等しく
設定し、モード設定回路４６の各抵抗５０□、５０２、
・−・５０．ｎは集積回路化する場合にそのビン数を減
らすため、直列に゛接続している場合、スイッチ５２８
．５２；、・・・５０ｎの操作に伴、’１’ ＩＩ圧の
増加幅を一定にする、ため、各抵抗５０１．５０２、・
・・５０ｎの抵抗値は端数を含、む専用にトリ°ミング
した特殊な抵抗ラダーが要求される。
は２以上の導通状態への移行に伴うトランジスタｌＯの
電流増加幅（よ、精度を高めるため↓二それぞれ等しく
設定し、モード設定回路４６の各抵抗５０□、５０２、
・−・５０．ｎは集積回路化する場合にそのビン数を減
らすため、直列に゛接続している場合、スイッチ５２８
．５２；、・・・５０ｎの操作に伴、’１’ ＩＩ圧の
増加幅を一定にする、ため、各抵抗５０１．５０２、・
・・５０ｎの抵抗値は端数を含、む専用にトリ°ミング
した特殊な抵抗ラダーが要求される。
第２図は前記モード設定回路４６の抵抗ラダー及び抵抗
５８を示している。即ち、抵抗５８の抵抗値をＲＯ１抵
抗５０８．５０２、・−−５Ｏｎの抵抗値をＲ，、Ｒ，
、・・・Ｒｎ、この抵抗ラダーに印加される電圧をＶと
すれば、スイッチ５２１−５２２、・・・５２ｒｌの操
作に伴なって端子４４に現れる電圧をそれぞれＶ ｏ
１ 、Ｖ ｏ ２、・・・Ｖａｎは、 Ｖｏ Ｈ＝、Ｒ１−Ｖ／（Ｒｏ＋Ｒ１）Ｖｏ ２− （
Ｒ１＋Ｒ２） ・Ｖ／ （Ｒｏ＋Ｒ１＋Ｒ２） Ｖｏｎ ＝ （Ｒ１＋Ｒ２＋−＋ ・ Ｒｎ）
−Ｖ／（Ｒｏ＋Ｒ１＋Ｒ２，＋−１−Ｒｎ） となる、ここで、ＲＯ＞Ｒ蕊＋Ｒ２＋・・・Ｒｎとすれ
ば、電圧出力Ｖｏは、 Ｖｏ＝ （Ｒ１＋Ｒｉ ＋ ・・’Ｒｎ） ・Ｖ／Ｒ
。
５８を示している。即ち、抵抗５８の抵抗値をＲＯ１抵
抗５０８．５０２、・−−５Ｏｎの抵抗値をＲ，、Ｒ，
、・・・Ｒｎ、この抵抗ラダーに印加される電圧をＶと
すれば、スイッチ５２１−５２２、・・・５２ｒｌの操
作に伴なって端子４４に現れる電圧をそれぞれＶ ｏ
１ 、Ｖ ｏ ２、・・・Ｖａｎは、 Ｖｏ Ｈ＝、Ｒ１−Ｖ／（Ｒｏ＋Ｒ１）Ｖｏ ２− （
Ｒ１＋Ｒ２） ・Ｖ／ （Ｒｏ＋Ｒ１＋Ｒ２） Ｖｏｎ ＝ （Ｒ１＋Ｒ２＋−＋ ・ Ｒｎ）
−Ｖ／（Ｒｏ＋Ｒ１＋Ｒ２，＋−１−Ｒｎ） となる、ここで、ＲＯ＞Ｒ蕊＋Ｒ２＋・・・Ｒｎとすれ
ば、電圧出力Ｖｏは、 Ｖｏ＝ （Ｒ１＋Ｒｉ ＋ ・・’Ｒｎ） ・Ｖ／Ｒ
。
七なり、ｎに比例した電圧値が得られる。電圧Ｖを数Ｖ
ａｌｔ程度の実用的な電圧値で、しかもＲｏ＞Ｒ，＋Ｒ
２とすると、電圧出力Ｖｏが非常に小さな値となるため
前記コンパレータ６２の精度を高く設定する必要があり
、この結果、各抵抗５０゜ないし５０ｎの値は比較的近
い値を選ばざるを得ない。このため、前記式の分母Ｒｏ
に比較して分子（Ｒ，＋Ｒ，＋・・・Ｒｏ）が無視でき
なくなり、分圧点の端子４４の電圧変化が非直線的にな
る。従って、この電圧変化を一定幅の段階的変化に設定
しようとすれば、前底より ｖｏＩ Ｖ ｏ ２ ＝ ・・・ ＝ＶＯｎ−１−
ｏｎ を満たすような抵抗値ＲＩｓ Ｒ２、・・・Ｒｎを選ぶ
必要があり、各値が端数を持つ特殊な抵抗ラダーを構成
しなければならない。
ａｌｔ程度の実用的な電圧値で、しかもＲｏ＞Ｒ，＋Ｒ
２とすると、電圧出力Ｖｏが非常に小さな値となるため
前記コンパレータ６２の精度を高く設定する必要があり
、この結果、各抵抗５０゜ないし５０ｎの値は比較的近
い値を選ばざるを得ない。このため、前記式の分母Ｒｏ
に比較して分子（Ｒ，＋Ｒ，＋・・・Ｒｏ）が無視でき
なくなり、分圧点の端子４４の電圧変化が非直線的にな
る。従って、この電圧変化を一定幅の段階的変化に設定
しようとすれば、前底より ｖｏＩ Ｖ ｏ ２ ＝ ・・・ ＝ＶＯｎ−１−
ｏｎ を満たすような抵抗値ＲＩｓ Ｒ２、・・・Ｒｎを選ぶ
必要があり、各値が端数を持つ特殊な抵抗ラダーを構成
しなければならない。
この発明の目的は、特殊な抵抗値で構成される抵抗ラダ
ーにかえて同一抵抗値で容易に構成できる抵抗ラダーで
外部モードの設定を可能にしたモード検出回路の提供に
ある。
ーにかえて同一抵抗値で容易に構成できる抵抗ラダーで
外部モードの設定を可能にしたモード検出回路の提供に
ある。
この発明は、同一の抵抗値に設定された複数の抵抗を直
列に接続するとともに各抵抗の接続点のそれぞれにスイ
ッチを接続しこれら複数のスイッチを択一的に導通状態
又は不導通状態にして前記抵抗の合成抵抗値を段階的に
変化させて取り出すことにより所定モードを設定するモ
ード設定回路と、このモード設定回路に定電流を供給し
て前記合成抵抗値に応じた電圧出力を発生させる定電流
回路と、前記定電流の通流によって前記モード設定回路
が発生する電圧を電流に変換する電圧−電流変換回路と
、スイッチング素子を含みこのスイッチング素子の導通
状態又は不導通状態を電流変化として取り出すＡ−Ｄ変
換回路の出力電流と前記電圧−電流変換回路の出方電流
とを比較し両者の一致点からモードを検出する検出器と
から構成したことを特徴とする。
列に接続するとともに各抵抗の接続点のそれぞれにスイ
ッチを接続しこれら複数のスイッチを択一的に導通状態
又は不導通状態にして前記抵抗の合成抵抗値を段階的に
変化させて取り出すことにより所定モードを設定するモ
ード設定回路と、このモード設定回路に定電流を供給し
て前記合成抵抗値に応じた電圧出力を発生させる定電流
回路と、前記定電流の通流によって前記モード設定回路
が発生する電圧を電流に変換する電圧−電流変換回路と
、スイッチング素子を含みこのスイッチング素子の導通
状態又は不導通状態を電流変化として取り出すＡ−Ｄ変
換回路の出力電流と前記電圧−電流変換回路の出方電流
とを比較し両者の一致点からモードを検出する検出器と
から構成したことを特徴とする。
以下、この発明の実施例を図面を参照して詳細に説明す
る。
る。
第３図はこの発明のモード検出回路の実施例を示してい
る。図において、ｔｓ１図に示すモード検出回路と同一
部分には同−符萼を付しである。即ち、このモード検出
回路において、スイッチング素子としてのトランジスタ
２．４．６．８．１０及び抵抗１２．１４．１６．１８
．２０．２２．２４．２６．２Ｂ、３０から成るＡ−Ｄ
変換回路７０、定電圧回路４０、モード設定回路４６、
モード検出器としてのコンパレータ６２、Ａ−Ｄｉ換回
路７０の出力電流を電圧に変換する抵抗６０並びにモー
ド設定側より与えられる電流を電圧に変換する抵抗５８
については前記モード検出回路と同様であり、このモー
ド検出回路には更に前記モード設定回路４６に定電流を
供給してモード設定による合成抵抗値に応じた電圧出力
を発生させる定電流回路７２と、定電流の通流によって
前記モード設定回路４６が発生する電圧を電流に変換す
る電圧−電流変換回路７４とが付加されている。
る。図において、ｔｓ１図に示すモード検出回路と同一
部分には同−符萼を付しである。即ち、このモード検出
回路において、スイッチング素子としてのトランジスタ
２．４．６．８．１０及び抵抗１２．１４．１６．１８
．２０．２２．２４．２６．２Ｂ、３０から成るＡ−Ｄ
変換回路７０、定電圧回路４０、モード設定回路４６、
モード検出器としてのコンパレータ６２、Ａ−Ｄｉ換回
路７０の出力電流を電圧に変換する抵抗６０並びにモー
ド設定側より与えられる電流を電圧に変換する抵抗５８
については前記モード検出回路と同様であり、このモー
ド検出回路には更に前記モード設定回路４６に定電流を
供給してモード設定による合成抵抗値に応じた電圧出力
を発生させる定電流回路７２と、定電流の通流によって
前記モード設定回路４６が発生する電圧を電流に変換す
る電圧−電流変換回路７４とが付加されている。
定電流回路７２はトランジスタ７６．７８．８０．８２
．８４、抵抗８６．８８．９０及び外部接続端子９２に
接続された抵抗９４から構成されている。また、電圧−
電流変換回路７４は演算増幅器９６、トランジスタ９８
及び抵抗１００で構成されている。そして、モード設定
回路４６を構成する抵抗ラダーの各抵抗５０１．５０２
、・・・５０ｎの抵抗値は等しくＲｏに設定されている
。なお、このモード検出回路の場合、外部に接続される
モード設定回路４６及び抵抗９４を除きｌチップのｙｃ
で構成される。
．８４、抵抗８６．８８．９０及び外部接続端子９２に
接続された抵抗９４から構成されている。また、電圧−
電流変換回路７４は演算増幅器９６、トランジスタ９８
及び抵抗１００で構成されている。そして、モード設定
回路４６を構成する抵抗ラダーの各抵抗５０１．５０２
、・・・５０ｎの抵抗値は等しくＲｏに設定されている
。なお、このモード検出回路の場合、外部に接続される
モード設定回路４６及び抵抗９４を除きｌチップのｙｃ
で構成される。
このような構成において、各トランジスタ１０．７６の
ベース電圧は共通の定電圧回路４０で安定化されている
。ここで、定電圧回路４０で与えられる電圧をＶ ｒｅ
ｇ、トランジスタフロの順方向電圧を■「１、抵抗９４
の抵抗値をＲとすれば、トランジスタ７６のコレクタ電
流１ｃは、Ｉｃ＝（Ｖｒｅｇ−Ｖｆ ｔ）／Ｒｇとなる
。抵抗値Ｒを前記抵抗値ＲｏＬこ設定すれば、このコレ
クタ電流１ｃはＩ ｃ＝ （Ｖｒｅｇ−Ｖｆ １）／Ｒ
ｏとなる。この電流はトランジスタ８０．８２．８４で
構成されているカレントミラー回路によってトランジス
タ８４のエミフタからモード設定回路４６に供給さ・れ
、抵抗５０１，５０２、・・・５０ｎで構成された抵抗
ラダーに電圧を発生させている。即ち、スイッチ５２里
、５２２、・・・５２ｎの択一的な操作によって入力端
子４４に発生する電圧の変化幅は、抵抗ラダーの各抵抗
値が一定値Ｒｏに設定されているため、抵抗値ＲＯ−に
比例して段階的に成っている。
ベース電圧は共通の定電圧回路４０で安定化されている
。ここで、定電圧回路４０で与えられる電圧をＶ ｒｅ
ｇ、トランジスタフロの順方向電圧を■「１、抵抗９４
の抵抗値をＲとすれば、トランジスタ７６のコレクタ電
流１ｃは、Ｉｃ＝（Ｖｒｅｇ−Ｖｆ ｔ）／Ｒｇとなる
。抵抗値Ｒを前記抵抗値ＲｏＬこ設定すれば、このコレ
クタ電流１ｃはＩ ｃ＝ （Ｖｒｅｇ−Ｖｆ １）／Ｒ
ｏとなる。この電流はトランジスタ８０．８２．８４で
構成されているカレントミラー回路によってトランジス
タ８４のエミフタからモード設定回路４６に供給さ・れ
、抵抗５０１，５０２、・・・５０ｎで構成された抵抗
ラダーに電圧を発生させている。即ち、スイッチ５２里
、５２２、・・・５２ｎの択一的な操作によって入力端
子４４に発生する電圧の変化幅は、抵抗ラダーの各抵抗
値が一定値Ｒｏに設定されているため、抵抗値ＲＯ−に
比例して段階的に成っている。
この電圧出力は電圧−電流変換回路７４の演算増幅器９
６の非反転端子（＋）に印加され、トランジスタ９８及
び抵抗１００で電流に変換される。
６の非反転端子（＋）に印加され、トランジスタ９８及
び抵抗１００で電流に変換される。
ここ！、抵抗１００の抵抗値を８Ｒに設定するものとす
れば、電圧−電流変換回路７４で変換される電流を１１
とすると、ｌ １ ＝ （ｍ−Ｒｏ／８Ｒ） ・ （
（Ｖｒｅｇ−Ｖｆ □）／Ｒｏ）＝ （ｍ／８Ｒ）
・ （Ｖｒｅｇ−Ｖｆｌ）となる。但し、ｍ＝１゜２、
・・・ｎであり、スイッチ５２１．５２□、・・・５２
ｎの番号に対応している。従って、トランジスタ９８の
エミッタ即ち、抵抗１００の電源側端子に現われる電圧
は、抵抗ラダーによって入力端子４４に発生する電圧と
等しく成っている。
れば、電圧−電流変換回路７４で変換される電流を１１
とすると、ｌ １ ＝ （ｍ−Ｒｏ／８Ｒ） ・ （
（Ｖｒｅｇ−Ｖｆ □）／Ｒｏ）＝ （ｍ／８Ｒ）
・ （Ｖｒｅｇ−Ｖｆｌ）となる。但し、ｍ＝１゜２、
・・・ｎであり、スイッチ５２１．５２□、・・・５２
ｎの番号に対応している。従って、トランジスタ９８の
エミッタ即ち、抵抗１００の電源側端子に現われる電圧
は、抵抗ラダーによって入力端子４４に発生する電圧と
等しく成っている。
また、Ａ−Ｄ変換回路７０において、抵抗１４００．わ
、。ｏｏ門□８８゜１／８０４ｍであるＲ１抵抗１８の
抵抗値を２Ｒ１抵抗２２の抵抗値を４Ｒ，抵抗２ｅ′の
抵抗値を抵抗１００と等しく８Ｒに設定し、トランジス
タ１０の順方向電圧をＶｆｚとすれば、トランジスタ１
０のコレクタ電流■１は、Ｉ ２− （ｍ／ ８ Ｒ）
・（Ｖｒｅｇ＝Ｖｆｚ）＋ （Ｖｒｅｇ−Ｖｆｚ）
／１６Ｒとなる。
、。ｏｏ門□８８゜１／８０４ｍであるＲ１抵抗１８の
抵抗値を２Ｒ１抵抗２２の抵抗値を４Ｒ，抵抗２ｅ′の
抵抗値を抵抗１００と等しく８Ｒに設定し、トランジス
タ１０の順方向電圧をＶｆｚとすれば、トランジスタ１
０のコレクタ電流■１は、Ｉ ２− （ｍ／ ８ Ｒ）
・（Ｖｒｅｇ＝Ｖｆｚ）＋ （Ｖｒｅｇ−Ｖｆｚ）
／１６Ｒとなる。
従って、モード設定回路４６に各抵抗５０１．５０２、
・・・５０ｎの値が等しい抵抗ラダーを使用できること
が分る。前記電流■１は抵抗５Ｂで、また前記電流Ｉ２
は抵抗６０でそれぞれ電圧に変換され、コンパレータ６
２で比較することによって一致モードの検出が行われて
いる。この検出出力はコンパレータ６２の出力端子６４
より非反転出力（低レベル出力）として取り出されるも
のである。
・・・５０ｎの値が等しい抵抗ラダーを使用できること
が分る。前記電流■１は抵抗５Ｂで、また前記電流Ｉ２
は抵抗６０でそれぞれ電圧に変換され、コンパレータ６
２で比較することによって一致モードの検出が行われて
いる。この検出出力はコンパレータ６２の出力端子６４
より非反転出力（低レベル出力）として取り出されるも
のである。
以上説明したモード設定＜ｍ＝＝１．２、・・・ｎ＝１
５）とマイクロコンビエータのサーチ出力部からのの人
力条件の関係を次頁の表に示す。この表からも明らかな
ように、モード設定口１１４６に等しい抵抗値を持つ抵
抗で構成された抵抗ラダーを用いることができることが
分る。即ち、分解（この表において、Ｔｒ２、Ｔｒ４、
Ｔｒ６、Ｔｒ８はトランジスタ２．４．６．８を示し、
ｌは対応するＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒｉの導通状
態、０はその不導通状態、Ｖｌはトランジスタ１０のエ
ミ・ツタ電圧を示しそいる。） 能を一定として精度を上げるために特殊な端数抵抗値の
抵抗を必要としていた従来のモード設定用なるので、極
めて容易に市販の抵抗で構成することができる。
５）とマイクロコンビエータのサーチ出力部からのの人
力条件の関係を次頁の表に示す。この表からも明らかな
ように、モード設定口１１４６に等しい抵抗値を持つ抵
抗で構成された抵抗ラダーを用いることができることが
分る。即ち、分解（この表において、Ｔｒ２、Ｔｒ４、
Ｔｒ６、Ｔｒ８はトランジスタ２．４．６．８を示し、
ｌは対応するＴｒ２、Ｔｒ４、Ｔｒ６、Ｔｒｉの導通状
態、０はその不導通状態、Ｖｌはトランジスタ１０のエ
ミ・ツタ電圧を示しそいる。） 能を一定として精度を上げるために特殊な端数抵抗値の
抵抗を必要としていた従来のモード設定用なるので、極
めて容易に市販の抵抗で構成することができる。
以上説明したようにこの発明によれば、特殊な抵抗値を
持つ抵抗で構成される抵抗ラダーに変えて同一抵抗値で
容易に構成できる抵抗ラダーで外部モードの設定を可能
にすることができる。
持つ抵抗で構成される抵抗ラダーに変えて同一抵抗値で
容易に構成できる抵抗ラダーで外部モードの設定を可能
にすることができる。
第１図は従来のモード検出回路を示す回路図、第２図は
モード設定回路の構成を示す回路図、第３図はこの発明
のモード検出回路の実施例を示す回路図である。 ４６・・・モード設定回路、５０１ないし５０ｎ・・・
・抵抗、５２１ないし５２ｎ・・・スイ・ノチ、７０・
・・Ａ−Ｄ変換回路、７２・・・定電流回路、７４・・
・電圧−電流変換回路。 第１図 第２図
モード設定回路の構成を示す回路図、第３図はこの発明
のモード検出回路の実施例を示す回路図である。 ４６・・・モード設定回路、５０１ないし５０ｎ・・・
・抵抗、５２１ないし５２ｎ・・・スイ・ノチ、７０・
・・Ａ−Ｄ変換回路、７２・・・定電流回路、７４・・
・電圧−電流変換回路。 第１図 第２図
Claims (1)
- 同一の抵抗値に設定された複数の抵抗を直列に接続する
とともに各抵抗の接続点のそれぞれにスイッチを接線し
これら複数のスイッチを択一的に導通状態又は不導通状
態にして前記抵抗の合成抵抗値を段階的に変化させて取
り出すことにより所定モードを設定するモード設定回路
と、このモード設定回路に定電流を供給して前記合成抵
抗値に応じた電圧出力を発生させる定電流回路と、前記
定電流の通流によって前記モード設定回路より発生する
電圧を電流に変換する電圧−電流変換回路と、スイッチ
ング素子を含みこのスイッチング素子の導通状態又は不
導通状態を電流変化として取り出すデジタル・アナログ
変換回路の出力電流と前ｉ電圧−電流変換回路の出力電
流とを比較し両者の一致点からモードを検出する検出器
とから構成したことを特徴とするモード検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161700A JPS5862929A (ja) | 1981-10-10 | 1981-10-10 | モ−ド検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56161700A JPS5862929A (ja) | 1981-10-10 | 1981-10-10 | モ−ド検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5862929A true JPS5862929A (ja) | 1983-04-14 |
Family
ID=15740198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56161700A Pending JPS5862929A (ja) | 1981-10-10 | 1981-10-10 | モ−ド検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5862929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187622A (ja) * | 1988-01-22 | 1989-07-27 | Toshiba Corp | キー入力装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52138836A (en) * | 1976-05-15 | 1977-11-19 | Kawai Musical Instr Mfg Co | Digital key signal generator |
| JPS54144132A (en) * | 1978-05-02 | 1979-11-10 | Matsushita Electric Works Ltd | Number collation switch |
| JPS55107330A (en) * | 1979-02-13 | 1980-08-18 | Advantest Corp | Digital-analog converter |
-
1981
- 1981-10-10 JP JP56161700A patent/JPS5862929A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52138836A (en) * | 1976-05-15 | 1977-11-19 | Kawai Musical Instr Mfg Co | Digital key signal generator |
| JPS54144132A (en) * | 1978-05-02 | 1979-11-10 | Matsushita Electric Works Ltd | Number collation switch |
| JPS55107330A (en) * | 1979-02-13 | 1980-08-18 | Advantest Corp | Digital-analog converter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187622A (ja) * | 1988-01-22 | 1989-07-27 | Toshiba Corp | キー入力装置 |
| JPH0628020B2 (ja) * | 1988-01-22 | 1994-04-13 | 株式会社東芝 | キー入力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542370A (en) | Cascade-comparator A/D converter | |
| JPH11214183A (ja) | 発光回路 | |
| US20010026236A1 (en) | Digital-to-analog converter | |
| US5668550A (en) | Weighted current source for a digital-to-analog converter | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| US4918450A (en) | Analog/digital converter circuit | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JPH0265514A (ja) | 差動増幅回路 | |
| JPS5862929A (ja) | モ−ド検出回路 | |
| EP0175853A2 (en) | Rectifier circuit | |
| EP1346371B1 (en) | Low voltage sample and hold circuit with voltage range compression and expansion | |
| US4929848A (en) | High accuracy reference ladder | |
| US6891437B2 (en) | Current amplifier structure | |
| US4595912A (en) | Integrated circuit for generating a terminal voltage adjustable by a digital signal | |
| US5084703A (en) | Precision digital-to-analog converter | |
| US4970412A (en) | Comparator circuit | |
| JPH0247616Y2 (ja) | ||
| JPH025324B2 (ja) | ||
| SU1259968A3 (ru) | Устройство дл преобразовани цифровых сигналов в аналоговые | |
| US4169247A (en) | Gain control circuit in combination with a differential amplifier | |
| WO2023243050A1 (ja) | スイッチングレギュレータ | |
| US4897555A (en) | Current split circuit having a digital to analog converter | |
| KR0115013Y1 (ko) | 멀티 싱크 모니터의 수직사이즈 제어회로 | |
| JPS579114A (en) | Limiter circuit | |
| JP2000002726A (ja) | 過電流検出回路 |