DE3910863C2

DE3910863C2 -

Info

Publication number: DE3910863C2
Application number: DE3910863A
Authority: DE
Inventors: Mark Samuel Snohomish Wash. Us Freeman; Brian Scott Kirkland Wash. Us Mcelhinney
Original assignee: JOHN FLUKE Manufacturing Co Inc EVERETT WASH US
Current assignee: JOHN FLUKE Manufacturing Co Inc EVERETT WASH US
Priority date: 1988-04-04
Filing date: 1989-04-04
Publication date: 1992-12-17
Also published as: US4906993A; CN1016739B; DE3910863A1; FR2629611A1; GB8827350D0; GB2216312B; CN1037042A; GB2216312A; JPH0213018A

Description

Die Erfindung betrifft ein Verfahren zur Eingabe von Daten mittels einer Digital-Tastatur, die eine Vielzahl von E/A-Leitungen und eine Vielzahl von Schalteinrichtungen aufweist, die so betätigbar sind, daß ein elektrischer Pfad zwischen zweien der E/A-Leitungen hergestellt wird, sowie ein Digital/Eingabegerät mit Tastatur zur Durchführung dieses Verfahrens.

Bei Tastaturen zur Eingabe von Daten in einen Digitalprozessor werden zum Feststellen der Betätigung eines bestimmten Tastaturschalters mehrere Techniken angewandt. Bei einem Tastatur- Typ sind alle Eingabeschalter mit einem Eingabebus verbunden, derart, daß bei Schalterbetätigung ein einziger, eindeutiger Binärwert auf den Bus ausgegeben wird. Weil alle Schalter an einen gemeinsamen Eingabebus angeschlossen sind, wird zur Vermeidung fehlerhafter Decodierung der Binärwerte durch eine eingebaute Verknüpfungsschaltung die gleichzeitige Betätigung mehrerer Schalter verhindert. Diese Technik verlangt aber, daß jeder Schalter seine eigene Codierschaltung hat, und unterstützt nicht solche Mehrfachtasteneingaben, welche die gleichzeitige Betätigung von jeweils mehr als einem Schalter erfordern.

Um eine Codierschaltung bei jedem Eingabeschalter zu vermeiden, kann jedem Schalter eine bestimmte Signalleitung zugeordnet sein. Ist aber die Zahl der Eingabeschalter größer als die verfügbare Anzahl Signalleitungen, muß der Prozessor einen getrennten Multiplexer benutzen, um Schaltergruppen nach Bedarf mit den verfügbaren Leitungen zu verbinden. Der Prozessor fragt dann die Schaltergruppen ab, indem er die Multiplexerschaltung anweist, Gruppen von Schaltereingängen sequentiell abzufragen und auf die Eingabesammelleitung des Prozessors zu geben. Zusätzlich zur externen Multiplexerschaltung erfordert diese Technik eine individuelle Verdrahtung zwischen jedem Eingabeschalter und der Multiplexerschaltung. Ferner muß der Prozessor der Multiplexerschaltung zuerst die für die Abfrage gewünschte Schaltergruppe angeben, bevor eine Schalterbetätigung festgestellt wird. Dies macht es häufig erforderlich, daß der Prozessor zum Aufbau der Bezeichnung dieselben Signalleitungen benutzt, die zur Eingabe der Daten vom Multiplexer benutzt werden.

Es besteht daher Bedarf an einer Eingabe-Tastatur mit Abfragefunktion, bei der die Zahl der Eingabeschalter größer als die Anzahl der ohne zugeordneten Multiplexer verfügbaren E/A-Leitungen ist. Ferner besteht Bedarf dafür, die Zahl der Drähte, die zum Feststellen und Identifizieren einer Schalterbetätigung erforderlich sind, so klein wie möglich zu halten, dabei individuelle Verknüpfungsschaltungen zum Codieren der Schalterbetätigung und Feststellen von Kombinationen gleichzeitiger Schaltereingaben zu vermeiden.

Aus der US-PS 42 31 024 ist ein Verfahren zur Eingabe von Daten mittels einer Digital-Tastatur bekannt, die eine Vielzahl von E/A-Leitungen und eine Vielzahl von Schalteinrichtungen aufweist, welche so betätigbar sind, daß ein elektrischer Pfad zwischen zweien der E/A-Leitungen hergestellt wird, bei dem wenigstens eine E/A-Leitung in einen Eingabezustand und wenigstens eine weitere E/A-Leitung in einen Ausgabezustand versetzt wird, und bei dem auf die im Ausgabezustand befindlichen E/A- Leitungen ein logisches Ausgangssignal aufgeschaltet wird, welches nach einer Betätigung einer Schalteinrichtung auf den im Eingabezustand befindlichen E/A-Leitungen detektiert wird und somit eine Anzeige einer Betätigung der Schalteinrichtungen ermöglicht. Dieses bekannte Verfahren erfüllt jedoch noch nicht die vorstehend geschilderten hohen Anforderungen, die an eine Digital-Tastatur mit einer hohen Anzahl von Schalteinrichtungen mit gleichzeitiger Minimierung der Anzahl von E/A-Leitungen sowie ohne Verwendung eines getrennten Multiplexers gestellt werden. Der dort offenbarte Schaltungsaufbau liest nämlich die Daten jedes Schalters einzeln oder - wie vorstehend anhand des allgemeinen Standes der Technik bereits erläutert - der Status der Schaltmatrix muß in einer entsprechenden Anzahl von Bits codiert werden. Somit benötigt dieser bekannte Schaltungsaufbau zur Beschreibung des Status einer Schaltmatrix mit zehn Schaltern beispielsweise zehn Bits oder zwei Bytes, was die Zielsetzung der vorliegenden Erfindung nicht erfüllen kann.

Aus der DE-OS 21 53 108 ist eine Schaltungsanordnung zur Eingabe von Daten an eine Anlage unter Verwendung matrixartig ausgelegter Leitungen bekannt, bei dem ein Schaltwerk vorgesehen ist, daß in Abhängigkeit einer periodischen Abtastung der Kontaktstecken zwischen den Leitungen drei stabile Zustände einnehmen kann. Ein erster Zustand repräsentiert die geschlossene Kontaktstrecke und ein zweiter Zustand repräsentiert die offene Kontaktstrecke, und der Übergang von dem zweiten in den ersten Zustand kann nur über einen dritten Zustand erreicht werden, während beim umgekehrten Übergang vom ersten zum zweiten Zustand ein Signal abgegeben wird.

Aus der US-Zeitschrift "IBM Technical Disclosure Bulletin", Vol. 27, No. 5, October 1984, Seiten 2779 und 2780, ist eine Schaltungsanordnung mit Matrixaufbau unter Verwendung eines Mikroprozessors bekannt, welche die eingangs bereits genannten Eigenschaften und Nachteile aufweist.

Ferner ist aus der DE-OS 34 44 253 ein Digital/Eingabegerät mit Tastatur in Matrixstruktur bekannt, bei der zur Erweiterung des Befehlsvorrates ohne zusätzliche Hinzunahme von weiteren Tasten an den Koppelpunkten der Matrix Tasten vorgesehen sind, die in einer Doppelfunktion sowohl Adreßtasten als Koppelpunkttasten sind.

Der Erfindung liegt die Aufgabe zugrunde, die zur Eingabe von Daten von einer Digitaltastatur ohne Multiplexerfunktion benötigten E/A-Leitungen so gering wie möglich zu halten und ein Digitaleingabegerät mit Eingabetastatur und ein Verfahren zu schaffen, bei denen das Codieren einzelner Eingabetasten auf einem E/A-Bus vermieden ist.

Diese Aufgabe wird erfindungsgemäß gelöst durch das im An spruch 1 dargestellte Verfahren und die in Anspruch 5 dargestellte Tastatur, wobei vorteilhafte Ausgestaltungen aus den jeweils anschließenden Unteransprüchen hervorgehen.

Die Vorteile der Erfindung bestehen insbesondere darin, daß gleichzeitige Mehrfachtasteneingaben festgestellt und identifiziert werden und eine mehrdeutige Eingabe mit der Tastatur erkannt wird. Hierbei wird nur eine kleinstmögliche Anzahl von E/A-Leitungen benötigt und die Notwendigkeit zum Codieren der einzelnen Eingabetasten auf eine E/A-Sammelleitung ist vermieden. Das Wesen der vorliegenden Erfindung besteht insbesondere darin, daß die binären Wertigkeiten, die verschiedenen betätigten Tasten der Tastatur zugeordnet sind, zur Feststellung einer Betätigung berechnet werden, beispielsweise durch Zuordnung einer binären Wertigkeit und eines Offsetwertes zu jeder E/A-Leitung, um dadurch eine binäre Summe zu bilden, die eine selektive Anzeige der betätigten Schalter ermöglicht. Mit dem erfindungsgemäßen Verfahren wird in vorteilhafter Weise eine Art der Abtastung und Interpretation der auf den E/A-Leitungen vorhandenen Informationen (in Form von elektrischen Signalen) offenbart, um einen einzigen binären Wert zu erzeugen. Aus der Tabelle 4 auf der Seite 12 ist ersichtlich, daß der erfindungsgemäße Schaltungsaufbau z. B. zehn Schalter mit einer Vielzahl von Schalterbetätigungen bewältigen kann und dabei einen maximalen binären Wert von 143 zur Basis 10 (10001111 zur Basis 2) erzeugt. Anhand dieses Beispiels ist erkennbar, daß die Vorteile der Erfindung u. a. in der kompakten Codierung einer Schaltmatrix liegen, die einer begrenzten Anzahl gleichzeitiger Schalterbetätigungen Rechnung trägt. Zusammenfassend beschreibt die vorliegende Erfindung ein Verfahren zur Eingabe von Daten mittels einer Tastatur mit einer Vielzahl von E/A-Leitungen und einer Vielzahl von Schalteinrichtungen, die so betätigbar sind, daß zwischen einer ersten E/A-Leitung und einer weiteren E/A- Leitung ein elektrischer Pfad hergestellt wird. Einigen E/A- Leitungen, die in einem Eingabezustand betrieben werden, wird ein binärer Wichtungswert, eine binäre Wertigkeit, zugeordnet und einigen anderen E/A-Leitungen, die in einem Ausgabezustand betrieben werden, wird ein binärer Offsetwert zugeordnet. In einem weiteren Verfahrensschritt werden ausgewählte E/A-Leitungen in den Ausgabezustand gebracht, woraufhin ein logisches Ausgangssignal auf diese E/A-Leitungen aufgeschaltet wird. Andere E/A-Leitungen werden in einem Eingabezustand betrieben, wodurch das logische Ausgangssignal auf ihnen festgestellt wird, wenn einer oder mehrere der eingangs genannten Schalteinrichtungen einen elektrischen Pfad zwischen einer E/A-Leitung im Ausgabezustand und einer E/A-Leitung im Eingabezustand hergestellt hat, was durch die Betätigung einer Schalteinrichtung geschieht. Als Ergebnis der Ausgabe und des Empfangs des logischen Ausgangssignals wird eine binäre Wertigkeit erhalten und berechnet, die der Summe folgender Werte entspricht: zum einen der binären Wertigkeit jeder E/A-Leitung, auf der das logische Ausgangssignal detektiert wurde, und zum anderen des binären Offsetwertes einer korrespondierenden E/A-Leitung, die im Ausgabezustand betrieben wird, und von der das logische Ausgangssignal empfangen wurde.

Ein anderer Vorteil der Erfindung besteht darin, daß gleichzeitige Mehrfachtasteneingaben festgestellt und identifiziert werden und eine mehrdeutige Eingabe mit der Tastatur erkannt wird.

Ein weiterer Vorteil der Erfindung ist es, daß sie ein Tastatur- Digitaleingabegerät schafft, bei dem die Eingabeschalter entprellt werden, so daß gleichzeitige Mehrfachschaltereingaben genau festgestellt werden.

Vorteilhafte Weiterbildungen zu dem erfindungsgemäßen Verfahren sind in den Unteransprüchen 2 bis 4 angegeben, und zu dem erfindungsgemäßen Digital-Eingabegerät in den Unteransprüchen 6 bis 20.

Im folgenden ist die Erfindung mit weiteren vorteilhaften Einzelheiten anhand mehrerer schematisch dargestellter Ausführungsbeispiele näher erläutert. In den Zeichnungen zeigen:

Fig. 1 eine Tastatur gemäß der Erfindung, die zur Eingabe von Daten in ein Digitalgerät geschaltet ist,

Fig. 2 einen Schaltplan für eine vollständig besetzte bevorzugte Ausführungsform eines Tastatur-Eingabegerätes gemäß der Erfindung,

Fig. 3 einen Schaltplan für eine bevorzugte Ausführungsform eines Tastatur-Eingabegerätes gemäß der Erfindung mit stromsperrenden Dioden zur Verhinderung von feh lerhafter Feststellung von Mehrfachschalterbetäti gungen, und

Fig. 4 einen Schaltplan für eine teilweise besetzte bevor zugte Ausführungsform einer Tastatur gemäß der Er findung.

Gemäß Fig. 1 umfaßt eine Tastatur 5 eine Unterlage 6, auf welcher eine zweidimensionale Gruppe von Tastaturschaltern 11-15, 22-25, 33-35, 44, 45 und 55 angeordnet ist, die bei manueller Betätigung entsprechende Signale über einen Bus 8 an ein Gerät 9, z.B. ein Prüfinstrument für elek trische Parameter, abgeben. Die Tastaturschalter 11-15, 22- 25, 33-35, 44, 45 und 55 sind miteinander so verbunden und so gesteuert, daß die Zahl der Schalter größer sein kann als die der Leiter des Busses 8.

Die Tastatur 5 umfaßt gemäß Fig. 1 bis 3 eine digitale E/A- Schaltung 10, die ein 8-Bit-Einchip-Mikropro zessor sein kann, mit dem Signal-, insbesondere E/A-Leitun gen 71 bis 75 verbunden sind. Wenngleich beim gezeigten Bei spiel fünf E/A-Leitungen vorgesehen sind, versteht es sich, daß ebensogut eine andere Anzahl Leitungen größer als zwei vorgesehen sein kann. Die E/A-Schaltung 10 bringt die E/A-Leitungen 71 bis 75 nach Bedarf in drei verschiedene Be triebszustände. In einem ersten, nämlich einem Ausgabebe triebszustand, im folgenden Ausgabezustand genannt, gibt die Schaltung 10 ein logisches Ausgangssignal, das z.B. den Schaltwert 1 haben kann, an eine beliebige E/A-Leitung ab. Im zweiten oder Eingabebetriebszustand, nachfolgend Eingabezu stand genannt, stellt die Schaltung 10 den logischen Zustand einer angeschlossenen Leitung fest, um zu ermitteln, ob ei ner der Schalter 11-15, 22-25, 33-35, 44, 45 und 55, der mit einer anderen, im Ausgabezustand gehaltenen Leitung verbun den ist, geschlossen ist. Im dritten Betriebszustand hoher Impedanz, im folgenden Impedanzzustand genannt, ist jede Leitung inaktiv gemacht. Befindet sich eine der E/A-Leitun gen im Impedanzzustand und ist nicht auf andere Weise bela stet oder angesteuert, wird sie auf einem durch eine Pull- up/pull-down-Referenzquelle 60 bestimmten Niveau gehalten, das dem Schaltwert 0 entspricht. Bei Benutzung einer positi ven Logik, bei der das Massepotential dem Schaltwert 0 und ein Referenzspannungspegel (üblicherweise +5 V) dem Schalt wert 1 entspricht, ist die Pull-up/pull-down-Referenzquelle 60 eine Quelle für Massepotential, und eine Referenzquelle 66 bildet zusammen mit jeder im Ausgabezustand gehaltenen E/A-Leitung Quellen eines Signals mit einem Referenzpegel ungleich null, z.B. von 5 V. Im umgekehrten Falle der Benut zung von negativen logischen Werten ist die Quelle 60 eine Pull-up-Referenzquelle von z.B. 5 V, und die Quelle 66 und jede in einem Ausgabezustand gehaltene E/A-Leitung werden auf einem Massepotential von 0 V gehalten.

Mit der Pull-up/pull-down-Referenzquelle 60 wirken Wider stände 61 bis 65 so zusammen, daß die zugehörigen E/A-Lei tungen 71 bis 75 auf einem Spannungspegel, der dem Schalt wert 0 entspricht, gehalten werden, wenn die E/A-Leitung im Eingabezustand arbeitet. Bei Benutzung einer positiven Logik wirken somit die Widerstände 61 bis 65 über die Massepoten tial-Quelle 60 als Pull-down-Widerstände und bei Benutzung einer negativen Logik über die Spannungsquelle 60 als Pull- up-Widerstände. Zur Vereinfachung wird nachfolgend eine po sitive Logik angenommen, bei der die Quelle 60 einen Masse potentialpegel abgibt, die Widerstände 61 bis 65 als Pull- down-Widerstände wirken und der Ausgabezustand dazu führt, daß die zugehörige E/A-Leitung ein logisches Ausgangssignal ungleich null, z.B. von 5 V, abgibt. Immer unter der Annahme einer positiven Logik, erzeugt die Referenzquelle 66 ein lo gisches Ausgangssignal mit demselben Pegel ungleich null wie eine im Ausgabezustand gehaltene E/A-Leitung, so daß dieser Signalpegel von der digitalen E/A-Schaltung 10 als Schalt wert 1 erkannt wird.

Die Eingabe mittels der Tastatur geschieht durch manuelles Betätigen der Datenschalter 11-15, 22-25, 33-35, 44, 45 und 55. Zur Verdeutlichung der Zusammenhänge geben die numeri schen Schalterbezeichnungen die Wirkung bei Betätigung des betreffenden Schalters an. Durch die Betätigung eines Schal ters, der mit zwei gleichen Ziffern, z.B. 11, 22 usw., be zeichnet ist, wird ein elektrischer Pfad zwischen der Refe renzquelle 66 und der zugehörigen E/A-Leitung 71, 72, 73, 74 oder 75 errichtet. Beispielsweise führt die Betätigung des Schalters 11 dazu, daß die E/A-Leitung 71 durch die Refe renzquelle 66 auf einen dem Schaltwert 1 entsprechenden Pe gel gebracht wird. Dagegen führt die Betätigung eines mit zwei verschiedenen Ziffern, z.B. 12, 24, 35 bezeichneten Schalters dazu, daß ein elektrischer Pfad zwischen zweien der E/A-Leitungen 71 bis 75 errichtet wird. So ist der Schalter 12 von Hand so betätigbar, daß er einen elektri schen Pfad zwischen den E/A-Leitungen 71 und 72 herstellt.

Der Vorgang der Datentastaturabfrage beim Tastatur-Digital eingabegerät gemäß Fig. 1 ist in Tabelle 1 zusammengefaßt dargestellt.

Tabelle 1

In Tabelle 1 sind die Eingabe-, Ausgabe- und Impedanzzustän de durch die Buchstaben I, O bzw. Z dargestellt. Die in der letzten Spalte angebenenen Kombinationen beziehen sich auf die möglichen Zustandskombinationen, welche für die gegebene Anzahl der im entsprechenden Schritt feststellbaren Schalter zur Verfügung stehen.

Bei dem in Tabelle 1 dargestellten Abfragealgorithmus wird die E/A-Leitung 75 nur in einem Eingabezustand betrieben, und die E/A-Leitung 74 wird sowohl in einen Eingabe- als auch in einen Ausgabezustand gebracht, jedoch nicht in den Impedanzzustand. Die letztere Feststellung ist bei der be schriebenen Ausführungsform nicht sonderlich wichtig, weil der Eingabe-Betriebszustand auch wie ein Impedanzzustand wirkt. Wenngleich der zu beschreibende Abfragealgorithmus auf der in Tabelle 1 angegebenen Abfolge gegründet ist, sind andere Abläufe ebenfalls durchführbar. Ein solcher anderer Abfrageablauf ist in Tabelle 2 angegeben.

Tabelle 2

Gemäß Tabelle 1 werden in einem ersten Schritt die E/A-Lei tungen 71 bis 75 in den Eingabezustand gebracht, um eine Da teneingabe von den Schaltern 11, 22, 33, 44 und 55 zu emp fangen und ihre Betätigung festzustellen. Die Betätigung ei nes Schalters aus dieser ersten Gruppe bewirkt, daß die zu gehörige E/A-Leitung 71, 72, 73, 74 oder 75 auf den von der Referenzquelle 66 erzeugten, dem Wert in der positiven Logik entsprechenden Schaltwert angehoben wird. Jeder der Schalter in dieser ersten Gruppe kann getrennt und gleichzeitig betä tigt und richtig festgestellt werden, wogegen die Betätigung eines nicht zu dieser Gruppe gehörenden Schalters (das sind die Schalter 12-15, 23-25, 34, 35, 45) zu einer fehlerhaften Erkennung der Schalterbetätigung führen könnte, weil ein po sitives Ausgangssignal auf mehrere verschiedene E/A-Leitun gen 71-75 parallelgeschaltet wird. Die Abfrage sollte daher gestoppt werden, wenn in diesem ersten Schritt eine Schal terbetätigung erkannt wird, um in nachfolgenden Schritten eine fehlerhafte Schaltererkennung zu vermeiden.

In einem zweiten Schritt wird die E/A-Leitung 71 in einen Ausgabezustand gebracht, derart, daß sie ein Signal mit dem Schaltwert 1 abgibt, wogegen die E/A-Leitungen 72 bis 75 im Eingabezustand gehalten sind. Die Betätigung eines Schalters aus einer zweiten Gruppe mit den Schaltern 12, 13, 14 und 15 wird nach Erfassung des Signals mit dem Schaltwert 1, wel ches von der E/A-Leitung 71 erzeugt wurde, durch die zugehö rigen E/A-Leitungen 72, 73, 74 bzw. 75 erkannt. Auch hier sind gleichzeitige Betätigungen von Schaltern innerhalb die ser zweiten Gruppe unterscheidbar, wogegen die Betätigung von nicht zu dieser Gruppe gehörenden Schaltern zu fehler haften Schaltererkennungen führen könnte. Zum Beispiel kann in diesem zweiten Schritt die Betätigung der Schalter 12 und 13 nicht von einer Betätigung des Schalters 12 und des nicht zur zweiten Gruppe gehörenden Schalters 23 unterschieden werden. Eine gleichzeitige Betätigung sollte somit auf Schalter innerhalb einer einzigen Gruppe beschränkt werden, und/oder es muß, wie nachstehend erläutert, eine Fehlerer kennung angewandt werden, um eine fehlerhafte Dateneingabe Erkennung zu vermeiden.

In einem dritten Schritt wird die E/A-Leitung 71 in den Im pedanzzustand gebracht, die E/A-Leitung 72 in den Ausgabezu stand und die E/A-Leitungen 73, 74 und 75 in den Eingabezu stand, um die Betätigung der Schalter 23, 24 und 25 zu er kennen. In ähnlicher Weise wird in einem vierten Schritt die E/A-Leitung 73 in den Ausgabezustand gebracht, um die Betä tigung der Schalter 34 und 35 zu erkennen. Schließlich wird in einem fünften Schritt die E/A-Leitung 74 im Ausgabezustand betrieben, um die Betä tigung des Schalters 45 zu erkennen. Weil die Schalter-Topo logie zu den E/A-Leitungen symmetrisch ist, ist, wie weiter oben angegeben, die Abfragerichtung, d.h. von E/A-Leitung 71 nach Leitung 75, für den Gerätebetrieb nicht kritisch. An stelle eines sequentiellen Umschaltens der E/A-Leitungen 71 bis 74 in den Ausgabezustand, könnte der Ablauf so geändert werden, daß die E/A-Leitungen von 75 nach 72 seriell in den Ausgabezustand gebracht werden. Im letztgenannten Fall ist der Ablauf der Schaltergruppenerkennung folgender: Schalter 11, 22, 33, 44 und 55; Schalter 15, 25, 35 und 45; Schalter 14, 24 und 34; Schalter 13 und 23; Schalter 12, wie in Ta belle 2 angegeben.

Die gleichzeitige Betätigung von Schaltern aus verschiedenen Schaltergruppen kann zu fehlerhaften Datenanzeigen führen. Wenn beispielsweise die Schalter 12 und 13 gleichzeitig betä tigt werden, wird dies im Schritt 2 gemäß Tabelle 1 erkannt. Geht man aber zu Schritt 3 weiter, in dem die E/A-Leitung 72 in den Ausgabezustand gebracht wird, besteht durch die Se rienkombination der Schalter 12 und 13, welche die E/A-Lei tung 71 gemeinsam haben, ein Pfad von der E/A-Leitung 72 zur E/A-Leitung 73. Diese Serienkombination von Schaltern wird fehlerhaft als die Betätigung des Schalters 23 erkannt. Um dies zu verhindern, sind vorzugsweise stromsperrende Dioden (80, 82, 84, 86; 88, 90, 92; 94, 96; 98) mit wenigstens einigen der Schalter in Reihe geschaltet, um eine Mehrfachschalterbetätigung an der Tastatur zu ermögli chen. Fig. 3 zeigt eine solche Anordnung, bei der stromsper rende Dioden 80 bis 98 die Ausbildung eines elektrischen Pfades zwischen zwei E/A-Leitungen über zwei Schalter, die eine dritte E/A-Leitung gemeinsam haben, zur Entstehung ei ner Serienschaltung verhindern.

Zwar wird durch die Hinzufügung der Dioden 80 bis 98 fehler haftes Erkennen von gültigen Mehrfachschalterbetätigungen, d.h. von Schaltern innerhalb einer einzigen Schaltergruppe, verhindert, jedoch verhindern die Dioden fehlerhafte Schal tererkennungen nicht, wenn Schalter aus verschiedenen Grup pen aktiviert werden. Wenn z.B. die Schalter 12 und 23 gleichzeitig betätigt werden, wird ein Strompfad hergestellt von der E/A-Leitung 71 zur E/A-Leitung 72 und weiter über den Schalter 23 zur E/A-Leitung 73. Daraus ergibt sich eine fehlerhafte Erkennung des Schalters 13, zusätzlich zur rich tigen Erfassung von Schalter 12 im Schritt 2. Wird die Ab frage im Schritt 3 fortgesetzt, in welchem die E/A-Leitung 72 im Ausgabezustand gehalten ist, wird die Betätigung des Schalters 23 erkannt. Weil hier Schalterbetätigungen in ver schiedenen Gruppen festgestellt werden, wird ein Fehlersig nal erzeugt, welches das Vorliegen der Bedingung einer mehr deutigen Erkennung anzeigt.

Um eine die Anzeige eines einzigen Binärwertes auslösende Betätigung zulässiger Schalterkombinationen zu ermöglichen, hat jede E/A-Leitung einen binären Wichtungswert. Z.B. haben auf der E/A-Leitung 75 empfangene Eingänge einen binären Wichtungswert von 1 (d.h. 2⁰), auf der E/A-Leitung 71 emp fangene Eingänge dagegen einen binären Wichtungswert von 16 (d.h. 2⁴), wobei die dazwischenliegenden E/A-Leitungen ent sprechend gewichtet sind, d.h. die E/A-Leitung 74 mit 2, die Leitung 73 mit 4, die Leitung 72 mit 8. Im nächsten Schritt wird jede E/A-Leitung zusätzlich mit in vorausgegangenen Schritten erkennbaren Kombinationen gewichtet. Die für jeden Schritt möglichen Kombinationen sind in der letzten Spalte der Tabellen 1 und 2 angegeben. Im Schritt 2 haben somit die E/A-Leitungen 75 bis 72 einen Offset von 32 (5 erkennbare Schalter oder 2⁵), woraus sich zugehörende Wichtungswerte von 33, 34, 36 und 40 ergeben. Im Schritt 3 sind die E/A- Leitungen um die Summe aller vorherigen Kombinationen bzw. um 48 (2⁵+2⁴) versetzt, woraus sich für die E/A-Leitungen 75, 74 und 73 entsprechende gewichtete Werte von 49, 50 und 52 ergeben. Im Schritt 4 sind die E/A-Leitungen 75 und 74 um 56 versetzt (48, wie zuvor errechnet, plus 8 für die im Schritt 3 möglichen Kombinationen) und haben folglich ge wichtete Werte von 57 und 58. Schließlich hat jeder auf der E/A-Leitung 75 empfangene Eingang im Schritt 5 den gewichte ten Wert 61. Die Betätigung der Schalter 12 bis 55 kann ge mäß dieser Codiertechnik entsprechend Tabelle 3 bestimmt werden.

Tabelle 3

Kombinationen von gleichzeitig aktivierten Tastenschaltern ergeben ebenfalls eindeutige Binärwerte entsprechend Tabelle 4.

Tabelle 4

Auch hier müssen alle Schalterkombinationen zur selben Grup pe gehören. Weil ferner der Erkennungswert von gleichzeiti gen Mehrfachschalterbetätigungen die Summe der einzelnen Tastenschalterwerte ist, kann eine Entprellung bequem er reicht werden, indem der binäre Ausgangswert gepuffert wird und der über eine beliebige Zeitspanne erhaltene Maximalwert ausgegeben oder festgehalten wird, wenn ein Binärwert un gleich null festgestellt wird.

Die maximale Zahl S der Eingabeschalter ist abhängig von der Anzahl N der verfügbaren E/A-Leitungen. Somit ist die maxi male Zahl S der Schalter gleich der Anzahl N der E/A-Leitun gen plus der Kombination von N Leitungen (Elementen), bei Auswahl von jeweils zwei (Kombination der 2. Ordnung). Dies läßt sich ausdrücken als:

Die Erfindung ist jedoch gleichermaßen auf Tastatur-Digital eingabegeräte anwendbar, die, bezogen auf die gegebene Zahl von E/A-Leitungen, nicht die maximal mögliche Zahl Tasten erfordern. Eine solche Anordnung ist in Fig. 4 dargestellt: Wenngleich fünf E/A-Leitungen zur Verfügung stehen, sind nur sieben Schalter 12 bis 15, 23 bis 25 vorgesehen. Weil diese Ausführungsform nicht vollständig mit Schaltern besetzt ist, erfordert die Vorrichtung nur eine zweistufige Abfrage. In dem einen Schritt wird die E/A-Leitung 71 in den Ausgabezu stand gebracht, wogegen die E/A-Leitungen 72 bis 75 im Ein gabezustand gehalten werden, damit die Betätigung der Schal ter 12 bis 15 erkannt wird. Im anderen Schritt wird die E/A- Leitung 72 in den Ausgabezustand gebracht, wogegen die E/A- Leitungen 73 bis 75 im Eingabezustand gehalten werden, damit die Betätigung der Schalter 23 bis 25 erkannt wird. Das Ein gabegerät gemäß Fig. 4 benutzt positive Logikpegel, wobei der Massepotentialpegel die Nichtbetätigung einer Taste oder "null" anzeigt. Das Gerät gemäß Fig. 4 benötigt ferner keine externe Referenzquelle, sondern arbeitet mit Referenzpegeln, die von den im Ausgabezustand gehaltenen E/A-Leitungen 71 und 72 erzeugt werden.

Claims

1. Verfahren zur Eingabe von Daten mittels einer Digital-Tastatur (5), die eine Vielzahl von E/A-Leitungen (71 bis 75) und eine Vielzahl von Schalteinrichtungen (Schalter 11 bis 15; 22 bis 25; 33 bis 35; 44, 45 und 55) aufweist, die so betätigbar sind, daß ein elektrischer Pfad zwischen zweien der E/A-Leitungen hergestellt wird, gekennzeichnet durch folgende Arbeitsschritte:

a) Einigen der E/A-Leitungen, die in einem Eingabezustand betrieben werden, wird ein binärer Wichtungswert zugeordnet;
b) einigen E/A-Leitungen, die in einem Ausgabezustand betrieben werden, wird ein binärer Offsetwert zugeordnet;
c) es werden ausgewählte der E/A-Leitungen in den Ausgabezustand gebracht, und es wird auf sie ein logisches Ausgangssignal ausgegeben;
d) es werden andere der E/A-Leitungen in den Eingabezustand gebracht, und das logische Ausgangssignal wird auf ihnen festgestellt; und
e) es wird in Abhängigkeit der Schritte a) bis d) eine binäre Wertigkeit berechnet, und zwar entsprechend der Summe
- e1) der binären Wichtungswerte jeder der E/A-Leitungen, auf denen das logische Ausgangssignal festgestellt wird, und
- e2) des binären Offsetwertes einer zugeordneten E/A- Leitung, die in dem Ausgabezustand betrieben wird und von der das logische Ausgangssignal erhalten wurde.

2. Verfahren nach Anspruch 1, gekennzeichnet durch folgende Arbeitsschritte:

f) Es wird eine unveränderliche Quelle für das genannte Refe renz-Ausgangssignal zur Verfügung gestellt; und
g) das genannte Referenz-Ausgangssignal wird nach Bedarf den E/A-Leitungen (71 bis 75) zugeleitet.

3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch folgenden weiteren Arbeitsschritt:

h) Es werden zusätzliche E/A-Leitungen nach Bedarf in einen Betriebszustand hoher Impedanz gebracht, nachdem sie im Ausgabezustand gehalten waren.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,

4.1) daß N E/A-Leitungen vorgesehen und in 1 bis N Reihen angeordnet sind;
4.2) daß N (N-1)/2 Schalteinrichtungen vorgesehen sind;
4.3) daß jede E/A-Leitung (i) (1iN) mit (N-i) Schaltereinrichtungen (j) (1j(N-i)) verbunden ist;
4.4) daß jede der Schalteinrichtungen selektiv einen elektrischen Pfad zwischen der E/A-Leitung (i) und einer E/A-Leitung (i+j) herstellen kann, mit folgenden Arbeitsschritten:
- a) Es wird jeder E/A-Leitung (i) der Eingabezustand- Wichtungswert 2(N-i) und der Offsetwert entsprechend der Summe von 1 bis i von 2(N-i) zugeordnet;
- b) N-1 der E/A-Leitungen werden sequentiell in dem Ausgabezustand betrieben und es wird auf diesen E/A-Leitungen ein logisches Ausgangssignal aufgeschaltet,
  während (N-(N-1)) E/A-Leitungen in einem Eingabezustand betrieben werden, wobei auf diesen E/A-Leitungen das logische Referenz-Ausgangssignal festgestellt wird; und
- c) in Abhängigkeit der Arbeitsschritte a) und b) werden die Summen der
  - c1) Eingabezustand-Wichtungswerte, die von den E/A-Leitungen stammen, auf denen das logische Ausgangssignal detektiert wurde, aufaddiert mit
  - c2) den entsprechenden Offsetwerten, die von den E/A-Leitungen stammen, auf denen das logische Ausgangssignal generiert wurde, wodurch die Betätigung einer Schalteinrichtung angezeigt wird.

5. Digital-Eingabegerät mit einer Tastatur (5) zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, gekennzeichnet durch,

5.1) eine Vielzahl von E/A-Leitungen (71 bis 75), die je nach Bedarf in einen Betriebszustand hoher Impedanz (Impedanzzustand), einen Eingabezustand zur Übermittlung eines logischen Eingangssignals, oder in einen Ausgabezustand, zur Übermittlung eines logischen Ausgangssignals bringbar sind;
5.2) eine Vielzahl von manuell betätigbaren Schalteinrichtungen (Schalter 11 bis 15, 22 bis 25, 33 bis 35, 44, 45, 55; 12 bis 15, 23 bis 25) für die Dateneingabe, die bei Betätigung jeweils einen elektrischen Pfad zwischen einer zugehörenden und einer weiteren der E/A-Leitungen (71 bis 75) herstellen;
5.3) eine Steuerschaltung (10) zum Verbringen der E/A-Leitungen (71 bis 75) einzeln nach Bedarf in den Ausgabezustand und zum Erzeugen des logischen Ausgangssignals, wobei sie wenigstens eine andere der E/A-Leitungen (71 bis 75) in den Eingabezustand bringt und das Ausgangssignal von einer im Ausgabezustand gehaltenen ausgewählten E/A-Leitung über einen betätigten Schalter (11 bis 15, 22 bis 25, 33 bis 35, 44, 45, 55; 12 bis 15, 23 bis 25) empfängt, und zum Verbringen anderer E/A-Leitungen (71 bis 75) in den Impedanzzustand, und zum Feststellen, welcher oder welche Schalter aus der Vielzahl von Schaltern (11 bis 15, 22 bis 25, 33 bis 35, 44, 45, 55; 12 bis 15, 23 bis 25) betätigt ist bzw. sind;
und dadurch, daß
5.4) jeder der E/A-Leitungen (71 bis 75) ein binärer Wichtungswert zugeordnet ist;
5.5) die Steuerschaltung (10) Einrichtungen zum Berechnen einer binären Wertigkeit aufweist, und zwar entsprechend der Summe
- 5.5.1) der binären Wichtungswerte jeder der E/A-Leitungen, auf denen das logische Ausgangssignal festgestellt wird, und
- 5.5.2) des binären Offsetwertes einer zugeordneten E/A-Leitung, die in dem Ausgabezustand betrieben wird; und
5.6) daß der Offsetwert größer ist als ein maximaler binärer Wichtungswert der E/A-Leitungen.

6. Digital-Eingabegerät nach Anspruch 5, gekennzeichnet durch folgende Merkmale:

6.1) Von der Vielzahl von E/A-Leitungen (71 bis 75) ist eine erste in den Eingabezustand zum Übermitteln eines logischen Eingangssignals bringbar, eine zweite E/A-Leitung nach Bedarf entweder in den Eingabezustand oder in den Ausgabezustand zum Übermitteln eines logischen Ausgangssignals, und die übrigen E/A-Leitungen nach Bedarf entweder in den Eingabezustand, den Ausgabezustand oder aber in den Impedanzzustand;
6.2) die Steuerschaltung (10) ist derart ausgebildet, daß sie die zweite und die übrigen E/A-Leitungen einzeln nach Bedarf in den Ausgabezustand versetzt, wobei die Steuerschaltung (10) wenigstens die erste E/A-Leitung in den Eingabezustand bringt und das logische Ausgangssignal von einer im Ausgabezustand gehaltenen E/A-Leitung über einen betätigten Schalter empfängt, und wobei sie ferner andere E/A-Leitungen in den Impedanzzustand verbringt und in Abhängigkeit der empfangenen logischen Ausgangssignale bestimmt, welcher oder welche der Schalteinrichtungen betätigt ist bzw. sind.

7. Digital-Eingabegerät nach Anspruch 6, dadurch gekennzeichnet, daß eine Quelle für ein logisches Referenzsignal vorgesehen ist; und
daß die Schalter (11 bis 15, 22 bis 25, 33 bis 35, 44, 45, 55; 12 bis 15, 23 bis 25) für die Dateneingabe zusätzliche manuell betätigbare Dateneingabe-Schalteinrichtungen zum Aufschalten des logischen Referenzsignals auf eine entsprechende E/A-Leitung umfassen.

8. Digital-Eingabegerät nach Anspruch 7, dadurch gekennzeichnet, daß eine im Ausgabezustand gehaltene E/A-Leitung aus der Viel zahl von E/A-Leitungen als Quelle für das logische Referenzsignal dient.

9. Digital-Eingabegerät nach Anspruch 6, 7 oder 8, gekennzeichnet durch folgende Merkmale:
Die Dateneingabe-Schalteinrichtungen umfassen eine Vielzahl erster Schalter, über welche jede der E/A-Leitungen (71 bis 75) mit allen übrigen E/A-Leitungen verbindbar ist, ferner zweite Schalter zum Aufgeben des logischen Referenzsignals auf entsprechende E/A-Leitungen;
die Steuerschaltung umfaßt Einrichtungen zum Verbringen der E/A-Leitungen in den Eingabezustand, damit auf ihnen ein logisches Ausgabe- und ein logisches Referenzsignal empfangen werden kann.

10. Digital-Eingabegerät nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die Vielzahl von Schalteinrichtungen für die Dateneingabe Schalter zur bedarfsweisen Herstellung elektrischer Pfade zwischen entsprechenden E/A-Leitungen und allen übrigen E/A-Leitungen umfaßt.

11. Digital-Eingabegerät nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß der Eingabezustand und der Impedanzzustand eine gemeinsame elektrische Impedanz-Charakteristik aufweisen.

12. Digital-Eingabegerät nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die Steuerschaltung (10) bei Empfang des logischen Ausgangssignals von zwei verschiedenen, im Ausgabezustand gehaltenen E/A-Leitungen ein Fehlersignal erzeugt.

13. Digital-Eingabegerät nach Anspruch 6, dadurch gekennzeichnet, daß eine Entprelleinrichtung zur Ausgabe eines maximalen Binärwertes vorgesehen ist, wobei der Binärwert einer Vielzahl der berechneten Binärwerte entspricht.

14. Digital-Eingabegerät nach einem der Ansprüche 6 bis 13, dadurch gekennzeichnet, daß die Steuerschaltung (10) jede der E/A-Leitungen (71 bis 75) sequentiell in den Ausgabezustand versetzt.

15. Digital-Eingabegerät nach einem der Ansprüche 6 bis 14, dadurch gekennzeichnet, daß die Steuerschaltung (10) alle E/A-Leitungen in den Eingabezustand bringt und jede von ihnen sequentiell in den Ausgabezustand.

16. Digital-Eingabegerät nach einem der Ansprüche 7 bis 15, dadurch gekennzeichnet, daß Einrichtungen (Dioden 80 bis 98) zum Sperren einer Stromrichtung auf den über die Schalter verlaufenden elektrischen Pfaden vorgesehen sind.

17. Digital-Eingabegerät nach Anspruch 5, dadurch gekennzeichnet,

17.1) daß eine Quelle für ein logisches Referenzsignal vorgesehen ist;
17.2) daß N E/A-Signalleitungen (71 bis 75) (N<2) vorgesehen sind;
17.3) daß die Vielzahl von Schaltern in eine erste Gruppe von N(N-1)/2 Schaltern aufgeteilt ist, von denen jeder zum Herstellen eines elektrischen Pfades zwischen einer dazugehörigen E/A-Signalleitung und einer anderen der E/A-Signalleitungen betätigbar ist und dabei einen bestimmten elektrischen Pfad über einen korrespondierenden Schalter von jeder der E/A-Signalleitungen zu allen anderen E/A-Signalleitungen legt, und in eine zweite Gruppe von N Schaltern, von denen jeder zum Aufschalten des logischen Referenzsignals auf eine entsprechende E/A-Leitung betätigbar ist; und
17.4) daß die Steuerschaltung (10) jede Betätigung von wenigstens einem aus der ersten Gruppe von Schaltern detektiert

18. Digital-Eingabegerät nach Anspruch 17, dadurch gekennzeichnet, daß die erste Gruppe (N-1) Schalter aufweist, von denen jeder auf einer Seite mit einer ersten E/A-Leitung und auf der anderen Seite mit einer von der ersten E/A-Leitung verschiedenen E/A-Leitung verbunden ist, und daß die zweite Gruppe (N-2) Schalter, von denen jeder auf einer Seite mit einer zweiten E/A-Leitung und auf der anderen Seite mit einer von der ersten und zweiten E/A-Leitung verschiedenen E/A-Leitung verbunden ist.

19. Digital-Eingabegerät nach Anspruch 18, gekennzeichnet durch folgende Merkmale:
Eine Quelle für ein logisches Referenzsignal; und
(N) dritte elektrische Schalter, von denen jeder auf einer Seite mit einer entsprechenden E/A-Leitung und auf der anderen Seite mit der Quelle für das logische Referenzsignal verbunden ist.

20. Digital-Eingabegerät nach Anspruch 8 oder 19, dadurch gekennzeichnet, daß der Eingabezustand und der Impedanzzustand eine gemeinsame elektrische Charakteristik aufweisen.