DE3901636A1 - Dateneingabeanordnung mit mikrorechner - Google Patents

Description

Die Erfindung betrifft eine Dateneingabeanordnung, die einen einfachen Aufbau aufweist und mit einer Tasten(schalter)matrix sowie einer Einheit zur einfachen Feststellung, welche Tasten der Tastenmatrix betätigt worden sind, versehen ist.

Elektronische Geräte, wie Fernsehempfänger und Video(magnet)bandgeräte, enthalten bekanntlich eine Dateneingabevorrichtung oder -anordnung, die eine Tastenmatrix und einen Mikrorechner aufweist und die für die Feststellung der jeweils betätigten Tasten einer Tastenmatrix ausgelegt ist.

Die Dateneingabeanordnung umfaßt eine Tastenmatrix und einen Mikrorechner. Die Tastenmatrix enthält N Leitungen einer ersten Gruppe, M Leitungen einer zweiten Gruppe sowie M×N Tastenschalter. Die Leitungen der ersten Gruppe verlaufen parallel zueinander. Die Leitungen der zweiten Gruppe verlaufen (ebenfalls) parallel zueinander und schneiden die Leitungen der ersten Gruppe unter einem rechten Winkel. Die Tastenschalter sind dabei an den Schnittpunkten der jeweiligen Leitungen von erster und zweiter Gruppe angeordnet. Der Mikrorechner weist M Eingangsanschlüsse (ports) und N Ausgangsanschlüsse auf. Die N Ausgangsanschlüsse sind an die Leitungen der ersten Gruppe, die M Eingangsanschlüsse an die Leitungen der zweiten Gruppe angeschlossen. Der Mikrorechner gibt an den Ausgangsanschlüssen Ansteuer- oder Treibersignale aus, die gewöhnlich einen hohen Pegel und periodisch einen niedrigen Pegel besitzen. Der Mikrorechner ist dabei so ausgelegt, daß er jeweils zu einem Zeitpunkt ein niedrigpegeliges Signal aus- oder abgibt. Mit anderen Worten: Er liefert sequentiell niedrigpegelige Signale von den Ausgangsanschlüssen zu den N Leitungen der ersten Gruppe.

Wenn einer der Tastenschalter geschlossen oder betätigt ist, nimmt der Mikrorechner ein niedrigpegeliges Eingangssignal an dem mit der (betreffenden) Leitung der zweiten Gruppe, die ihrerseits mit dem (jeweiligen) Tastenschalter verbunden ist, verbundenen Eingangsanschluß ab; gleichzeitig liefert der Mikrorechner ein niedrigpegeliges Ansteuer- oder Treibersignal zu der mit diesem Schalter verbundenen Leitung der ersten Gruppe. Der Mikrorechner kann daher durch Erfassung, welcher Eingangsanschluß ein niedrigpegeliges Signal empfängt, und wann er dieses Signal abnimmt, bestimmen, welcher Tastenschalter geschlossen worden ist.

Zur Bestimmung, welcher Tastenschalter geschlossen worden ist, benötigt der Mikrorechner M+N Anschlüsse (ports), d. h. M Eingangs- und N Ausgangsanschlüsse. Je größer die Zahl der Anschlüsse eines Mikrorechners ist, um so schwieriger ist dieser in Form eines großintegrierten oder LSI- Schaltkreises herzustellen. Im allgemeinen benötigt ein Mikrorechner 2 oder mehr Anschlüsse, wenn er in Kombination mit einer Tastenmatrix mit K Tastenschaltern eingesetzt wird.

Es ist eine Dateneingabeanordnung bekannt, die einen Mikrorechner mit nur einem Eingangsanschluß und N Ausgangsanschlüssen aufweist. Dieser Mikrorechner läßt sich somit ohne weiteres als LSI-Schaltkreis ausbilden. Er ist mit einer Tastenmatrix kombiniert, wodurch die Dateneingabeanordnung gebildet ist. Die Tastenmatrix umfaßt N Leitungen einer ersten Gruppe, die parallel zueinander verlaufen, und M Leitungen einer zweiten Gruppe, die (ebenfalls) parallel zueinander verlaufen und die Leitungen der ersten Gruppe unter einem rechten Winkel schneiden, sowie an den Schnittpunkten der Leitungen der ersten und der zweiten Gruppe angeordnete Tastenschalter. Die N Leitungen der ersten Gruppe sind an die N Ausgangsanschlüsse des Mikrorechners angeschlossen. Jeder Tastenschalter ist an der einen Seite mit einer Leitung der ersten Gruppe verbunden. An jeder Leitung der ersten Gruppe sind zwischen den Verbindungspunkten der jeweiligen Leitung und der Tastenschalter Widerstände vorgesehen. Die M Leitungen der zweiten Gruppe sind mit dem einzigen Eingangsanschluß des Mikrorechners und mit der einen Seite eines Widerstands verbunden, der an seiner anderen Seite mit einer Konstantspannungsklemme verbunden ist. An dieser Klemme liegt eine Gleichspannung an.

Die Ausgangsanschlüsse des Mikrorechners sind gewöhnlich offen. Der Mikrorechner ist dabei so ausgelegt, daß er niedrigpegelige Signale sequentiell, aber nicht gleichzeitig über die Ausgangsanschlüsse abgibt. Mit anderen Worten: Die niedrigpegeligen Signale werden jeweils nacheinander zur (betreffenden) Leitung der ersten Gruppe geliefert. Zudem kann der Mikrorechner die an den Eingangsanschluß angelegte Spannung in Digitaldaten, welche diese Spannung repräsentieren, umwandeln.

Wenn einer der Tastenschalter betätigt oder geschlossen ist, wird die diesen Tastenschalter identifizierende Spannung gleichzeitig mit dem Ausgeben eines niedrigpegeligen Signals von einem der Ausgangsanschlüsse des Mikrorechners an dessen Eingangsanschluß angelegt. Der Mikrorechner kann daher feststellen, welcher Tastenschalter geschlossen worden ist, und zwar nach Maßgabe des Pegels der Eingangsspannung und des Zeitpunkts der Ausgabe des niedrigpegeligen Signals.

Vorteilhaft an dieser Dateneingabeanordnung ist, daß der Mikrorechner nur einen einzigen Eingangsanschluß benötigt. Die Zahl J aller Anschlüsse (ports), welche der Mikrorechner aufweisen muß, bestimmt sich dabei durch:

J = 1 + {K/(I+1)}

Darin bedeuten: K = Zahl der Tastenschalter der Tastenmatrix und I = Zahl der an eine einzige Leitung der ersten Gruppe angeschlossenen Widerstände.

Wenn die Tastenmatrix 32 Tastenschalter aufweist, sind sieben Widerstände an die (jeweilige) Leitung der ersten Gruppe angeschlossen. Die erforderliche Zahl J der Anschlüsse entspricht dabei:

J = 1 + {32/(7+1)} = 5

Das bedeutet, daß der Mikrorechner in diesem Fall einen Eingangsanschluß und vier Ausgangsanschlüsse benötigt.

Obgleich der Mikrorechner dabei weniger Anschlüsse aufweist, benötigt er eine größere Zahl von Widerständen als bei der herkömmlichen Dateneingabeanordnung. Diese Dateneingabeanordnung ist demzufolge letztlich genauso komplex wie die herkömmliche Anordnung.

Im allgemeinen benötigen Dateneingabeanordnungen dieser Art mehr als H Widerstände, wobei sich H bestimmt zu:

H = I {L/(I+1)} + 1

Wenn beispielsweise die Tastenmatrix der Anordnung 32 Tastenschalter aufweist, müssen an die (jeweilige) Leitung der ersten Gruppe sieben Widerstände angeschlossen sein. Die Zahl H der Widerstände entspricht daher:

H = 7 {32/(7+1)} + 1 = 29

Wie sich aus obigen Ausführungen ergibt, muß die herkömmliche Dateneingabeanordnung einen Mikrorechner mit zahlreichen Anschlüssen aufweisen. Zur Herabsetzung der erforderlichen Anschlüsse für den Mikrorechner muß dieser eine größere Zahl von Widerständen aufweisen.

Aufgabe der Erfindung ist damit die Schaffung einer Dateneingabeanordnung mit einem Mikrorechner, der nur eine kleine Zahl von Anschlüssen und auch nur eine kleine Zahl von Widerständen benötigt und der demzufolge einen einfachen Aufbau besitzt.

Diese Aufgabe wird bei einer Dateneingabeanordnung, umfassend eine erste Gruppe von parallel zueinander verlaufenden Leitungen, eine zweite Gruppe von parallel zueinander verlaufenden und die Leitungen der ersten Gruppe unter einem rechten Winkel schneidenden Leitungen, Gruppen von Tastenschaltern, die an den (jeweiligen) Schnittpunkten der Leitungen der ersten Gruppe und der Leitungen der zweiten Gruppe angeordnet sind und zur Verbindung der Leitungen der ersten Gruppe mit den Leitungen der zweiten Gruppe dienen, sowie eine Detektoreinheit zum Erfassen oder Feststellen, welcher Tastenschalter einer der Gruppen betätigt worden ist, erfindungsgemäß dadurch gelöst, daß eine Impulszuführeinheit zum Zuführen oder Liefern von periodischen Impulsen zu den Leitungen der ersten Gruppe zu verschiedenen Zeitpunkten, eine Reihenschaltung aus einer ersten Gruppe von zwischen die Leitungen der zweiten Gruppe geschalteten Widerständen und eine über einen zweiten Widerstand an die eine Seite der Reihenschaltung angeschlossene Konstantspannungsquelle vorgesehen sind, und daß die Detektoreinheit mit der Impulszuführeinheit und dem Verbindungspunkt zwischen der Reihenschaltung und dem zweiten Widerstand verbunden ist zwecks Detektierung oder Erfassung des Potentials an diesem Verbindungspunkt und zum Bestimmen oder Feststellen, welcher Tastenschalter einer der Gruppen betätigt worden ist, in Abhängigkeit von diesem Potential und auch von den Zeitpunkten, zu denen Impulse von der Impulszuführeinheit zu den Leitungen der ersten Gruppe geliefert wurden.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Schaltbild einer Dateneingabeanordnung gemäß einer ersten Ausführungsform der Erfindung,

Fig. 2 ein Zeitsteuerdiagramm zur Darstellung der Zeitpunkte, zu denen die Ausgangsanschlüsse eines in die Anordnung nach Fig. 1 einbezogenen Mikrorechners niedrigpegelige Signale abgeben,

Fig. 3 eine graphische Darstellung der zeitabhängigen Änderungen einer Bezugsspannung bei der Anordnung nach Fig. 1,

Fig. 4A bis 4C Ablaufdiagramme zur Erläuterung der Arbeitsweise einer bei der Anordnung nach Fig. 1 vorgesehenen Zentraleinheit (CPU) während einer Periode TL 1,

Fig. 5 ein Schaltbild einer Dateneingabeanordnung gemäß einer zweiten Ausführungsform der Erfindung und

Fig. 6 ein Zeitsteuerdiagramm zur Darstellung der Zeitpunkte, zu denen die Ausgangsanschlüsse eines in die Anordnung nach Fig. 5 einbezogenen Mikrorechners hochpegelige Signale abgeben.

Fig. 1 veranschaulicht eine erste Ausführungsform der erfindungsgemäßen Dateneingabeanordnung mit einer Tastenmatrixschaltung 31 und einem Mikrorechner 44. Die Tastenmatrixschaltung 31 umfaßt 32 Tastenschalter bzw. vier Gruppen von Tastenschaltern 31 a-31 d mit jeweils acht Tastenschaltern. Insbesondere umfassen die erste Gruppe 31 a Tastenschalter 31 a1-31 a8, die zweite Gruppe 31 b Tastenschalter 31 b1-31 b8, die dritte Gruppe 31 c Tastenschalter 31 c1-31 c8 und die vierte Gruppe 31 d Tastenschalter 31 d1-31 d8.

Die Tastenmatrixschaltung 31 enthält ferner zwei Gruppen von Leitungen, d. h. eine erste Gruppe mit vier Leitungen 32-35 und eine zweite Gruppe mit acht Leitungen 36-43. Die Leitungen 32-35 der ersten Gruppe verlaufen parallel zueinander. Die Leitungen 36-43 der zweiten Gruppe verlaufen ebenfalls parallel zueinander und schneiden die Leitungen 32-35 unter einem rechten Winkel. Die Tastenschalter 31 a1-31 a8, 31 b1-31 b8, 31 c1-31 c8 und 31 d1- 31 d8 sind an den Schnittpunkten zwischen den Leitungen 32- 35 der ersten Gruppe und den Leitungen 36-43 der zweiten Gruppe angeordnet. Genauer gesagt: Die Tastenschalter 31 a1- 31 a8 der ersten Gruppe 31 a sind an der einen Seite mit der Leitung 32 und an der anderen Seite mit den jeweiligen Leitungen 36-43 verbunden. Auf ähnliche Weise sind die Tastenschalter 31 b1-31 b8 der zweiten Gruppe 31 b an der einen Seite mit der Leitung 33 und an der anderen Seite mit den jeweiligen Leitungen 36-43 verbunden; die Tastenschalter 31 c1-31 c8 der dritten Gruppe 31 c sind an der einen Seite an die Leitung 34 und an der anderen Seite an die jeweiligen Leitungen 36-43 angeschlossen; die Tastenschalter 31 d1-31 d8 der vierten Gruppe 31 d sind an der einen Seite mit der Leitung 35 und an der anderen Seite mit den jeweiligen Leitungen 36-43 verbunden.

Der Mikrorechner 44 weist vier Ausgangsanschlüsse O 1-O 4 und einen Eingangsanschluß Iin auf. Die Leitungen 32-35 der ersten Gruppe sind mit den jeweiligen Ausgangsanschlüssen O 1-O 4 verbunden. Zwischen die Leitungen 36-43 der zweiten Gruppe sind unter Bildung einer Reihenschaltung 45 Widerstände R 1-R 7 geschaltet. Die eine Seite dieser Reihenschaltung 45 ist über einen Widerstand R 8 an eine Konstantspannungsklemme 46 angeschlossen, an welcher eine Gleichspannung VDD anliegt. Der Anschlußpunkt der Leitung 36 der zweiten Gruppe, des Widerstands R 1 und des Widerstands R 8 ist mit dem Eingangsanschluß Iin des Mikrorechners 44 verbunden.

Der Mikrorechner 44 umfaßt eine Zentraleinheit (CPU) 47, zwei Ausgabe- oder Ausgangsregister 48, 49, ein Eingabe- oder Eingangsregister 50, einen internen Bus 51, vier Feldeffekttransistoren bzw. FETs Q 1-Q 4, einen Digital/ Analog- bzw. D/A-Wandler 52 und einen Komparator 53. Die Zentraleinheit 47 ist über den internen Bus 51 mit den Ausgangsregistern 48 und 49 und auch mit dem Eingangsregister 50 verbunden. Das Ausgangsregister 48 ist über die FETs Q 1-Q 4 an die jeweiligen Ausgangsanschlüsse O 1-O 4 angeschlossen. Das Ausgangsregister 48 schaltet einen FET Q 1, Q 2, Q 3 oder Q 4 in Abhängigkeit von von der Zentraleinheit 47 gelieferten 4-Bit-Daten durch. Einer der Ausgangsanschlüsse O 1-O 4 gibt einen niedrigpegeligen Impuls ab, wenn der an den betreffenden Ausgangsanschluß angeschlossene FET durchgeschaltet ist oder wird. Mit anderen Worten: die Ausgangsanschlüsse O 1-O 4 erfüllen eine Offen-Ausgangsfunktion (oder Funktion mit offenen Ausgängen). Gemäß Fig. 2 sind die Ausgangsanschlüsse O 1- O 4 normalerweise offen (durchgeschaltet, und sie liefern sequentiell niedrigpegelige Impulse). Insbesondere liefert zunächst der Anschluß O 1 einen niedrigpegeligen Impuls, worauf der Anschluß O 2 einen niedrigpegeligen Impuls abgibt; hierauf liefert der Anschluß O 1 einen niedrigpegeligen Impuls, bis schließlich der Anschluß O 4 ebenfalls einen niedrigpegeligen Impuls abgibt. In Fig. 2 sind mit TL 1, TL 2, TL 3 und TL 4 Perioden oder Zeitspannen bezeichnet, während denen die von den Ausgangsanschlüssen O 1-O 4 abgegebenen Signale auf dem niedrigen Pegel bleiben.

Das Ausgangsregister 49 beliefert den D/A-Wandler 52 mit den von der zentraleinheit 47 gelieferten digitalten Daten. Der D/A-Wandler 52 wandelt die digitalen Daten oder Digitaldaten in Analogdaten bzw. eine Spannung um. Diese Spannung wird als Bezugsspannung Vref dem ersten Eingang des Komparators 53 aufgeprägt. Die am Eingangsanschluß Iin anliegende Spannung wird an den zweiten Eingang des Komparators 53 angelegt. Der Komparator 53 vergleicht die am Eingangsanschluß Iin anliegende Spannung mit der vom D/A-Wandler 52 abgegebenen Bezugsspannung Vref zwecks Abgabe hochpegeliger Daten oder niedrigpegeliger Daten entsprechend dem Vergleichsergebnis. Die das Vergleichsergebnis repräsentierenden Daten werden im Eingangsregister 50 gespeichert. Anhand der im Eingangsregister 50 gespeicherten Daten stellt die Zentraleinheit 47 fest, welcher Tastenschalter geschlossen worden ist.

Die Zentraleinheit 47 detektiert die am Eingangsanschluß Iin anliegende Spannung während der Perioden TL 1, TL 2, TL 3 und TL 4, wenn die an den Ausgangsanschlüssen O 1, O 2, O 3 bzw. O 4 abgegebenen Impulssignale die niedrigen Pegel aufweisen. Mit anderen Worten: Die Zentraleinheit 47 inkrementiert die im Ausgangsregister 49 gespeicherten Daten, um damit die Bezugsspannung Vref (d. h. das Ausgangssignal des D/A-Wandlers 49) anzuheben. Dies bedeutet, daß die Zentraleinheit 47 die Spannung Vref schrittweise vom Mindestwert MIN (≒0) auf den Höchstwert MAX (≒VDD) erhöht oder anhebt. (Wahlweise kann die Zentraleinheit 47 die Bezugsspannung Vref vom Höchstwert MAX auf den Mindestwert MIN herabsetzen). Sooft die Bezugsspannung Vref über die am Eingangsanschluß Iin anliegende Spannung ansteigt, d. h. die vom Komparator 53 abgegebenen Daten von einem niedrigpegeligen Zustand auf einen hochpegeligen Datenzustand gehen, kann die dem Mikrorechner 44 eingespeiste Spannung detektiert oder erfaßt werden. Gemäß Fig. 3 wird die Bezugsspannung Vref siebenmal erhöht, und sie weist acht unterschiedliche Größen oder Werte während der Periode auf, während welcher eines der vom Mikrorechner 44 abgegebenen Impulssignale auf dem niedrigen Pegel bleibt, d. h. jedesmal mit 1/8 VDD. Dies ist deshalb der Fall, weil jede Gruppe von Tastenschaltern bei der dargestellten Ausführungsform acht Tastenschalter aufweist. (Erfindungsgemäß ist die Zahl der unterschiedlichen Größen oder Werte, welche die Spannung Vref aufweisen kann, der Zahl der jede Gruppe bildenden Tastenschalter gleich.) In Fig. 3 sind mit VK 1- VK 8 die Spannungen bezeichnet, die am Eingangsanschluß Iin anliegen, wenn einer der Tastenschalter einer beliebigen Gruppe betätigt ist.

Die Widerstände R 1-R 8 besitzen solche Widerstandswerte, daß die Spannungen VK 1-VK 8 an den Eingangsanschluß Iin des Mikrorechners 44 angelegt werden. Die Widerstandswerte der Widerstände R 1-R 8 bestimmen sich durch die Auflösung des D/A-Wandlers 52. Bei der dargestellten Ausführungsform bestimmen sich die Widerstandswerte durch Auflösung der nachstehenden Simultangleichungen:

Um zu bestimmen, welcher der mit der Leitung 32, die ihrerseits an den Ausgangsanschluß O 1 angeschlossen ist, verbundenen Tastenschalter, d. h. Tastenschalter 31 a1-31 a8 der ersten Gruppe, geschlossen worden ist, prüft die Zentraleinheit 47 in der Periode TL 1 die an den Eingangsanschluß Iin angelegte Spannung. Die Zentraleinheit 47 bestimmt damit, daß der Tastenschalter, der an der einen Seite mit der an den Ausgangsanschluß O 1 angeschlossenen Leitung 32 und an der anderen Seite mit einer der Leitungen 36-43, welche die durch die Zentraleinheit 47 geprüfte Spannung anlegen oder führen, verbunden ist, geschlossen worden ist. Wenn insbesondere die am Eingangsanschluß Iin anliegende Spannung kleiner ist als 1/8 VDD, bestimmt die Zentraleinheit 47, daß der mit der Leitung 32 der ersten Gruppe und der Leitung 36 der zweiten Gruppe verbundene Tastenschalter 31 a1 geschlossen worden ist; wenn diese Spannung kleiner ist als 2/8 VDD, bestimmt die Zentraleinheit 47, daß der mit der Leitung 32 der ersten Gruppe und der Leitung 37 der zweiten Gruppe verbundene Tastenschalter 31 a2 geschlossen worden ist, und so fort. Wenn die genannte Spannung kleiner ist als VDD, bestimmt die Zentraleinheit 47, daß der mit der Leitung 32 der ersten Gruppe und der Leitung 43 der zweiten Gruppe verbundene Tastenschalter 31 a8 geschlossen worden ist. Die Fig. 4A bis 4C sind ein Ablaufdiagramm zur Erläuterung der Arbeitsweise der Zentraleinheit 47 während der Periode TL 1.

Um festzustellen, welcher der an die Leitungen 33-35, die ihrerseits mit den Ausgangsanschlüssen O 2-O 4 verbunden sind, angeschlossenen Tastenschalter geschlossen worden ist, detektiert die Zentraleinheit 47 auch den Pegel der Spannung, die in den Perioden TL 2-TL 4 am Eingangsanschluß Iin anliegt. Dabei arbeitet die Zentraleinheit 47 im wesentlichen auf die im Ablaufdiagramm von Fig. 4A bis 4C erläuterte Weise. Wenn nämlich einer der Tastenschalter 31 a1-31 a8, 31 b1-31 b8, 31 c1-31 c8 und 31 d1- 31 d8 geschlossen ist, liegt eine Spannung des den betätigten Tastenschalter identifizierenden Pegels am Eingangsanschluß Iin an, sooft ein niedrigpegeliger Impuls von einem der Ausgangsanschlüsse O 1-O 4 abgegeben wird. Die Zentraleinheit 47 des Mikrorechners 44 kann somit in Abhängigkeit vom Pegel der am Eingangsanschluß Iin anliegenden Spannung sowie vom Zeitpunkt der Spannungsanlegung und den Eingangsanschluß Iin bestimmten oder feststellen, welcher Tastenschalter geschlossen worden ist.

Bei einer Dateneingabeanordnung eines der Anordnung gemäß Fig. 1 ähnlichen Aufbaus muß der Mikrorechner J Anschlüsse aufweisen, und es müssen H Widerstände verwendet werden. J und H bestimmen sich dabei wie folgt:

J = 1 + {K/(I+1)}

H = I + 1

In obigen Gleichungen bedeuten: K = Zahl der in der Tastenmatrix 31 verwendeten Tastenschalter und I = Zahl der die Reihenschaltung 45 bildenden Widerstände.

Bei der Ausführungsform gemäß Fig. 1 betragen K = 32 und I = 7. Die erforderliche Zahl J der Anschlüsse und die benötigte Zahl H der Widerstände sind daher:

J = 1 + {32/(7+1)} = 5

H = 7 + 1 = 8.

Die dargestellte Ausführungsform kommt somit mit lediglich fünf Anschlüssen und nur acht Widerständen aus.

Fig. 5 veranschaulicht eine zweite Ausführungsform der erfindungsgemäßen Dateneingabeanordnung mit einem Mikrorechner 44′, dessen Ausgangsanschlüsse normalerweise geschlossen (gesperrt) sind. Diese zweite Ausführungsform entspricht der zuerst beschriebenen Ausführungsform mit dem Unterschied, daß Transistoren Q 1′, Q 2′, Q 3′ und Q 4′ nicht wie bei der ersten Ausführungsform (Fig. 1) innerhalb eines Mikrorechners, sondern außerhalb des Mikrorechners 44′ angeordnet sind.

Bei der Dateneingabeanordnung gemäß Fig. 5 liefert der Mikrorechner 44′ auf die in Fig. 6 gezeigte Weise sequentiell hochpegelige Impulse über vier Ausgangsanschlüsse O 1′, O 2′, O 3′ und O 4′. Die Ausgangsanschlüsse O 1′-O 4′ sind an die Basiselektroden von NPN-Transistoren Q 1′, Q 2′, Q 3′ bzw. Q 4′ angeschlossen. Die Emitter dieser Transistoren liegen an Masse. Die Kollektoren dieser Transistoren sind jeweils an Leitungen 32-35 der ersten Gruppe angeschlossen. Die Leitungen 32, 33, 34 und 35 können somit sequentiell auf ein niedriges Potential, üblicherweise in ihrem Offen- oder Durchschaltzustand (open state), gesetzt werden. Diese Dateneingabeanordnung arbeitet auf dieselbe Weise wie die zuerst beschriebene Ausführungsform nach Fig. 1.

Wenn bei jeder der beschriebenen Ausführungsformen zwei oder mehr Tastenschalter derselben Gruppe gleichzeitig betätigt werden, wird derjenige als betätigt gewertet, über den die niedrigste Spannung an den Eingangsanschluß Iin des Mikrorechners angelegt wird. Mit anderen Worten: Die an die Leitung 36 angeschlossenen Tastenschalter besitzen die höchste Priorität; die zweithöchste Priorität ist den mit der Leitung 37 verbundenen Tastenschaltern zugewiesen; die an die Leitung 38 angeschlossenen Tastenschalter besitzen die dritthöchste Priorität, und so fort. Die niedrigste Priorität ist den mit der Leitung 43 verbundenen Tastenschaltern zugewiesen. Es ist somit empfehlenswert, die hohen Prioritäten den wichtigsten Tastenschaltern zuzuweisen, z. B. dem Tastenschalter für die Eingabe eines Stromzufuhr- bzw. Einschaltbefehls, der auf alle Fälle richtig eingegeben werden muß.

Wie vorstehend im einzelnen beschrieben, wird bei der Erfindung eine Dateneingabeanordnung geschaffen, die nur eine vergleichsweise kleine Zahl von Anschlüssen und eine vergleichsweise kleine Zahl von Widerständen benötigt, auch wenn sie mit einer großen Zahl von Tastenschaltern bzw. Drucktasten versehen ist. Die erfindungsgemäße Dateneingabeanordnung eignet sich zweckmäßig als Maschinenschnittstelle mit einem Mikrorechner. Außerdem kann dabei die Zahl der Leitungen, welche die Tastenmatrix mit dem von dieser entfernt angeordneten Mikrorechner verbinden, klein gehalten werden.

Claims (6)

1. Dateneingabeanordnung, umfassend eine erste Gruppe von parallel zueinander verlaufenden Leitungen (32, 33, 34, 35), eine zweite Gruppe von parallel zueinander verlaufenden und die Leitungen (32-35) der ersten Gruppe unter einem rechten Winkel schneidenden Leitungen (36, 37, 38, 39, 40, 41, 42, 43), Gruppen (31 a-31 d) von Tastenschaltern (31 a1-31 a8, 31 b1-31 b8, 31 c1-31 c8, 31 d1- 31 d8), die an den (jeweilien) Schnittpunkten der Leitungen (32-35) der ersten Gruppe und der Leitungen (36-43) der zweiten Gruppe angeordnet sind und zur Verbindung der Leitungen (32-35) der ersten Gruppe mit den Leitungen (36-43) der zweiten Gruppe dienen, sowie eine Detektoreinheit zum Erfassen oder Feststellen, welcher Tastenschalter einer der Gruppen (31 a-31 d) betätigt worden ist, dadurch gekennzeichnet, daß
eine Impulszuführeinheit zum Zuführen oder Liefern von periodischen Impulsen zu den Leitungen (32-35) der ersten Gruppe zu verschiedenen Zeitpunkten,
eine Reihenschaltung (45) aus einer ersten Gruppe von zwischen die Leitungen (36-43) der zweiten Gruppe geschalteten Widerständen (R 1-R 7) und
eine über einen zweiten Widerstand (R 8) an die eine Seite der Reihenschaltung (45) angeschlossene Konstantspannungsquelle (46) vorgesehen sind und daß
die Detektoreinheit mit der Impulszuführeinheit und dem Verbindungspunkt zwischen der Reihenschaltung (45) und dem zweiten Widerstand (R 8) verbunden ist zwecks Detektierung oder Erfassens des Potentials an diesem Verbindungspunkt und zum Bestimmen oder Feststellen, welcher Tastenschalter einer der Gruppen (31 a-31 d) betätigt worden ist, in Abhängigkeit von diesem Potential und auch von den Zeitpunkten, zu denen Impulse von der Impulszuführeinheit zu den Leitungen (32-35) der ersten Gruppe geliefert wurden.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Impulszuführeinheit eine Niedrigpegelimpulszuführeinheit umfaßt, um die Leitungen (32-35) der ersten Gruppe normalerweise in einem Offenzustand (oder Durchschaltzustand) zu halten und periodisch niedrigpegelige Impulse zu verschiedenen Zeitpunkten zu diesen Leitungen (32- 35) zu liefern.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Niedrigpegelimpulszuführeinheit umfaßt:
eine Anzahl von mit den Leitungen (32-35) der ersten Gruppe verbundenen Schaltereinheiten (Q 1-Q 4; Q 1′-Q 4′), um diese Leitungen (32-35) normalerweise in einem Offenzustand zu halten und diese Leitungen (32-35) mit Masse zu verbinden, sowie
Schaltersteuereinheiten (47, 48), um die Schaltereinheiten (Q 1-Q 4; Q 1′-Q 4′) zu veranlassen, die Leitungen (32-35) der ersten Gruppe periodisch zu verschiedenen Zeitpunkten mit Masse zu verbinden.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß Schaltereinheiten (Q 1-Q 4), die Schaltsteuereinheiten (47, 48) und die Detektoreinheit als einziger großintegrierter Schaltkreis (44) ausgebildet sind.

5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Schaltsteuereinheiten (47, 48) und die Detektoreinheit als einziger großintegrierter Schaltkreis (44′) ausgebildet sind.

6. Anordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Detektoreinheit umfaßt:
Potentialdiskriminiereinheiten (47, 49, 50, 52, 53) zum Diskriminieren des Potentials am Verbindungspunkt zwischen der Reihenschaltung (45) und dem zweiten Widerstand (R 8) durch Vergleichen dieses Potentials mit einer sich schritt- oder stufenweise ändernden Bezugsspannung und
eine Tasten(schalter)detektoreinheit zum Detektieren oder Feststellen, welcher Tastenschalter einer der Gruppen (31 a-31 d) betätigt worden ist, in Abhängigkeit von dem durch die Potentialdiskriminiereinheiten (47, 49, 50, 52, 53) diskriminierten Potential sowie auch in Abhängigkeit davon, welche Leitung (32, 33, 34 oder 35) der ersten Gruppe die Schaltersteuereinheit (47, 48) über eine der Schaltereinheiten (Q 1-Q 4; Q 1′-Q 4′) mit Masse verbindet.