KR960702212A - 교차형 디지탈 유한임펄스응답필터에서 이진입력신호를 탭계수와 승산시키는 방법 및 회로배열과 교차형 디지탈필터의 설계방법 - Google Patents
교차형 디지탈 유한임펄스응답필터에서 이진입력신호를 탭계수와 승산시키는 방법 및 회로배열과 교차형 디지탈필터의 설계방법Info
- Publication number
- KR960702212A KR960702212A KR1019950704330A KR19950704330A KR960702212A KR 960702212 A KR960702212 A KR 960702212A KR 1019950704330 A KR1019950704330 A KR 1019950704330A KR 19950704330 A KR19950704330 A KR 19950704330A KR 960702212 A KR960702212 A KR 960702212A
- Authority
- KR
- South Korea
- Prior art keywords
- filter
- input signal
- binary input
- impulse response
- multiplying
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0225—Measures concerning the multipliers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Color Television Systems (AREA)
Abstract
본 발명은 교차형 유한 임펄스 응답(FIR)필터에서 2진 입력신호를 탭계수와 승산하는 방법 및 그 회로배열과 그와같은 교차형 디지탈 필터를 설계하는 방법에 관한 것이다. 본 발명은 최하위비트 방향으로 데이타비트를 이동시키고 최상위비트를 카피하거나 0(영)으로 채우는 쉬프트 레지스터(51,52)를 포함한다. 이 쉬프트 레지스터(51,52)는 필터의 이진입력신호를 받아들이고, 원하는 비트 위치의 내용을 내보내기 위한 출력단을 갖는다. 본 발명은 또한 쉬프트 레지스터(51,52)의 출력비트를 결합시켜 상기 2진 입력신호를 N+1의 상이한 탭계수로 승산시키는 다수의 직렬비트 감산기 및 가산기 소자(53-57)를 포함한다. 이 감산기 및 또는 가산기 소자는 회로망을 구성하고 여기서 적어도 하나의 감산기 및/또는 가산기 소자의 적어도 2개의 상이한 탭계수에 대한 승산동작에 관여하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 직접형 디지탈 FIR 필터의 블록다이어그램.
제2도는 교차형 디지탈 FIR 필터의 블록다이어그램.
제4도는 4개 계수를 갖는 본 발명의 디지탈 필터의 블록다이어그램.
그리고 제5는 직렬비트 가산기 소자의 블록다이어그램이다.
Claims (5)
- 교차형 디지탈 유한임펄스응답(FIR) 필터에서 이진입력신호를 탭계수와 승산시키는 방법에 있어서, 상기 승산동작을 감산기 및/또는 가산기 소자로 구성된 회로망을 사용하여 수행하고, 여기서 적어도 하나의 감산기 및/또는 가산기 소자가 적어도 2개의 상이한 탭계수에 대한 승산에 관여하는 것을 특징으로 하는 교차형 디지탈 유한임펄스응답(FIR)필터에서 이진입력신호를 탭계수와 승산시키는 방법.
- 교차형 디지탈 유한임펄스응답(FIR)필터에서 이진입력신호를 탭계수(a1,a2,a3,a4)와 승산시키기 위한 회로배열에 있어서, 필터의 이진입력신호를 받아들이기 위해 최하위비트 방향으로 데이타비트를 이동시키고 최상위비트를 카피하거나 0(영)으로 채우는 기능과 함께 원하는 비트 위치의 내용을 내보기 위한 출력단을 갖는 쉬프트 레지스터(51,52)와, 상기 쉬프트 레지스터(51,52)의 출력비트를 결합시켜 상기 2진입력신호를 N+1의 상이한 탭계수로 승산시키는 다수의 직렬비트 감산기 및 가산기 소자(53-57)를 포함하고, 상기 감산기 및/또는 가산기 소자의 회로망을 구성하여, 여기서 적어도 하나의 감산기 및/또는 가산기 소자가 적어도 2개의 상이한 탭계수에 대한 승산동작에 관여하는 것을 특징으로 하는 교차형 디지탈 유한임펄스응답(FIR)필터에서 이진입력신호를 탭계수와 승산시키기 위한 회로배열.
- 제2항에 있어서, 상기 쉬프트 레지스터(51,52)는 2중 쉬프트 레지스터인 것을 특징으로 하는 교차형 디지탈 유한임펄스응답(FIR)필터에서 이진입력신호를 탭계수와 승산시키기 위한 회로배열.
- 제3항에 있어서, 상기 쉬프트 레지스터의 제1부분은 직렬/병렬 변환기(51)로 구성되고, 이 변환기(51)로 공급되는 2진수가 상기 쉬프트 레지스터의 제2부분(52)으로 병렬형태로 로드되는 것을 특징으로 하는 교차형 디지탈 유한임펄스응답(FIR)필터에서 이진입력신호를 탭계수와 승산시키기 위한 회로배열.
- 교차형 디지탈 필터의 설계방법에 있어서, 필터에 필요한 탭 계수를 결정하고, 필터의 특성을 고려하여 직렬비트 감산기 및/또는 가산기 소자의 수를 최소화 하고 그 적어도 하나의 소자가 적어도 2개의 상이한 계수들을 승산하는 데 관여하는 직렬비트 감산기 및/또는 가산기 소자로 이루어진 네트워크를 설계하는 것으로이루어진 교차형 디지탈 필터의 설계방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI931,532 | 1993-04-05 | ||
FI931532A FI96256C (fi) | 1993-04-05 | 1993-04-05 | Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi |
FI931532 | 1993-04-05 | ||
PCT/FI1994/000126 WO1994023493A1 (en) | 1993-04-05 | 1994-03-31 | Method and arrangement in a transposed digital fir filter for multiplying a binary input signal with tap coefficients and a method for disigning a transposed digital filter |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960702212A true KR960702212A (ko) | 1996-03-28 |
KR100302093B1 KR100302093B1 (ko) | 2001-10-22 |
Family
ID=8537687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950704330A KR100302093B1 (ko) | 1993-04-05 | 1994-03-31 | 교차형디지탈유한임펄스응답필터에서이진입력신호를탭계수와승산시키는방법및회로배열과교차형디지탈필터의설계방법 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6370556B1 (ko) |
EP (1) | EP0693236B1 (ko) |
JP (1) | JPH08508857A (ko) |
KR (1) | KR100302093B1 (ko) |
AT (1) | ATE195617T1 (ko) |
DE (1) | DE69425565T2 (ko) |
FI (1) | FI96256C (ko) |
WO (1) | WO1994023493A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102035935B1 (ko) | 2018-07-04 | 2019-10-23 | 피앤피넷 주식회사 | 유한 임펄스 응답 필터 액셀러레이터 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI97002C (fi) * | 1993-12-17 | 1996-09-25 | Eero Juhani Pajarre | Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi |
US5848200A (en) * | 1995-08-31 | 1998-12-08 | General Instrument Corporation | Method and apparatus for performing two dimensional video convolving |
FI101915B1 (fi) | 1996-12-04 | 1998-09-15 | Nokia Telecommunications Oy | Desimointimenetelmä ja desimointisuodatin |
SG84516A1 (en) * | 1997-10-15 | 2001-11-20 | St Microelectronics Pte Ltd | Area efficient realization of coefficient architecture fir, iir filters and combinational/sequential logic structure with zero latency clock output |
WO2000022728A1 (en) * | 1998-10-13 | 2000-04-20 | Stmicroelectronics Pte Ltd | Area efficient realization of coefficient architecture for bit-serial fir, iir filters and combinational/sequential logic structure with zero latency clock output |
WO2000022729A1 (en) * | 1998-10-13 | 2000-04-20 | Stmicroelectronics Pte Ltd. | Area efficient realization of coefficient architecture for bit-serial fir, iir filters and combinational/sequential logic structure with zero latency clock output |
CN100587665C (zh) * | 2003-07-23 | 2010-02-03 | Nxp股份有限公司 | 用于对码进行合成的装置和方法 |
US7385537B2 (en) * | 2005-02-28 | 2008-06-10 | Texas Instruments Incorporated | Linear feedback shift register first-order noise generator |
US7348915B2 (en) * | 2006-07-19 | 2008-03-25 | Quickfilter Technologies, Inc. | Programmable digital filter system |
US9098435B1 (en) | 2006-09-28 | 2015-08-04 | L-3 Communciations Corp. | Finite impulse response filter with parallel input |
DE102006053508A1 (de) * | 2006-11-14 | 2008-05-15 | Zinoviy, Lerner, Dipl.-Ing. | Verfahren zur digitalen Signalverarbeitung |
DE102007006203A1 (de) * | 2007-02-08 | 2008-08-21 | Zinoviy, Lerner, Dipl.-Ing. | Verfahren zur digitalen Filterung im Frequenzbereich |
US9077316B2 (en) * | 2012-12-17 | 2015-07-07 | Oracle International Corporation | Transmitter finite impulse response characterization |
KR101898534B1 (ko) * | 2016-12-07 | 2018-09-13 | 동국대학교 산학협력단 | 고주파 신호 필터링을 위한 디지털 체인 필터 |
CN110245756B (zh) * | 2019-06-14 | 2021-10-26 | 第四范式(北京)技术有限公司 | 用于处理数据组的可编程器件及处理数据组的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3696235A (en) * | 1970-06-22 | 1972-10-03 | Sanders Associates Inc | Digital filter using weighting |
US4430721A (en) * | 1981-08-06 | 1984-02-07 | Rca Corporation | Arithmetic circuits for digital filters |
US4811259A (en) * | 1985-09-27 | 1989-03-07 | Cogent Systems, Inc. | Limited shift signal processing system and method |
GB8612455D0 (en) * | 1986-05-22 | 1986-07-02 | Inmos Ltd | Signal processing apparatus |
US4791597A (en) * | 1986-10-27 | 1988-12-13 | North American Philips Corporation | Multiplierless FIR digital filter with two to the Nth power coefficients |
US4982354A (en) * | 1987-05-28 | 1991-01-01 | Mitsubishi Denki Kabushiki Kaisha | Digital finite impulse response filter and method |
DE3841268A1 (de) * | 1988-12-08 | 1990-06-13 | Thomson Brandt Gmbh | Digitales filter |
JPH0828649B2 (ja) * | 1989-02-16 | 1996-03-21 | 日本電気株式会社 | ディジタルフィルタ |
JPH0449419A (ja) * | 1990-06-19 | 1992-02-18 | Sony Corp | 係数乗算回路 |
JPH04270510A (ja) * | 1990-12-28 | 1992-09-25 | Advantest Corp | ディジタルフィルタ及び送信機 |
-
1993
- 1993-04-05 FI FI931532A patent/FI96256C/fi active
-
1994
- 1994-03-31 DE DE69425565T patent/DE69425565T2/de not_active Expired - Fee Related
- 1994-03-31 US US08/522,362 patent/US6370556B1/en not_active Expired - Fee Related
- 1994-03-31 JP JP6521717A patent/JPH08508857A/ja active Pending
- 1994-03-31 KR KR1019950704330A patent/KR100302093B1/ko not_active IP Right Cessation
- 1994-03-31 EP EP94911198A patent/EP0693236B1/en not_active Expired - Lifetime
- 1994-03-31 AT AT94911198T patent/ATE195617T1/de not_active IP Right Cessation
- 1994-03-31 WO PCT/FI1994/000126 patent/WO1994023493A1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102035935B1 (ko) | 2018-07-04 | 2019-10-23 | 피앤피넷 주식회사 | 유한 임펄스 응답 필터 액셀러레이터 |
Also Published As
Publication number | Publication date |
---|---|
EP0693236A1 (en) | 1996-01-24 |
FI931532A (fi) | 1994-10-06 |
WO1994023493A1 (en) | 1994-10-13 |
EP0693236B1 (en) | 2000-08-16 |
FI96256C (fi) | 1996-05-27 |
KR100302093B1 (ko) | 2001-10-22 |
FI96256B (fi) | 1996-02-15 |
DE69425565D1 (de) | 2000-09-21 |
US6370556B1 (en) | 2002-04-09 |
ATE195617T1 (de) | 2000-09-15 |
DE69425565T2 (de) | 2001-04-26 |
FI931532A0 (fi) | 1993-04-05 |
JPH08508857A (ja) | 1996-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960702212A (ko) | 교차형 디지탈 유한임펄스응답필터에서 이진입력신호를 탭계수와 승산시키는 방법 및 회로배열과 교차형 디지탈필터의 설계방법 | |
US4754421A (en) | Multiple precision multiplication device | |
KR910021013A (ko) | 디지탈 필터회로 | |
JP2779617B2 (ja) | 有限インパルス応答フィルタ | |
US4677583A (en) | Apparatus for decimal multiplication | |
US7167514B2 (en) | Processing of quinary data | |
KR960002392B1 (ko) | 입력가중형 트랜스버셜필터 | |
US5912827A (en) | Digital filter with low rolloff factor | |
EP1119910B1 (en) | Area efficient realization of coefficient architecture for bit-serial fir, iir filters and combinational/sequential logic structure with zero latency clock output | |
EP1119909B1 (en) | Area efficient realization of coefficient architecture for bit-serial fir, iir filters and combinational/sequential logic structure with zero latency clock output | |
KR920017352A (ko) | 입력 가중형 트랜스버설필터 | |
Gupta et al. | LUT and LUT-Less Multiplier Architecture for Low Power Adaptive Filter | |
KR960008223B1 (ko) | 디지탈필터 | |
KR0162320B1 (ko) | 고집적 회로 구현에 적합한 고차 유한 충격 응답 필터 구조 | |
JPH0226408A (ja) | ディジタルフィルタ | |
KR100288483B1 (ko) | 디지탈 브이씨알의 유한 임펄스 응답 필터 | |
JPS58115919A (ja) | デジタル処理回路用回路コンポ−ネント | |
KR960002049A (ko) | 씨.에스.디(csd)코드에 의한 데이타 처리 방법 및 장치 | |
JPH0786824B2 (ja) | 部分積生成回路 | |
KR960043491A (ko) | 유한 충격 응답 필터 | |
JPH0795671B2 (ja) | デイジタルフイルタ | |
KR940007715A (ko) | 스퀘어롬을 이용한 디지탈 필터용 승산기 및 이를 포함한 유한 임펄스 응답(fir) 디지탈 필터 | |
KR970059927A (ko) | 복소수 승산기 | |
JPS6115232A (ja) | 乗算装置 | |
KR930024286A (ko) | 디지탈 필터의 곱셈회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |