KR930024286A - 디지탈 필터의 곱셈회로 - Google Patents

Abstract

본 발명은 디지탈 필터링의 동작에 필요한 곱셈장치에 관한 것으로, 일반적으로 사용되고 있는 종래의 고정소숫점 방식은 하드웨어가 간단하고 그 구성이 편리하다는 등의 이점이 있어서 많이 이용되어 왔지만, 계산사의 오차가 발생하고 또한 사용되고 있는 곱셈기의 연산 비트수를 늘리면 곱셈기의 구성이 복잡해지고 부피가 커지므로, 데이타 연산 비트수보다 작은 비트를 최상위 비트부터 취하여 작은 연산 비트를 갖는 곱셈기를 이용하여 계산하기 때문에 오차가 더욱 발생하게 된다.

이에 따라 본 발명은 상기와 같은 종래의 디지탈 필터에 따르는 결함을 감안하여 좌항 배럴 쉬프터와 쉬프트량 판별기를 이용하여 입력되는 신호를 증폭하여 곱셈을 하고 곱셈의 결과를 원래의 스케일로 감쇄시키는 산숙적 우향 배럴 쉬프터를 사용함으로써 고정 소숫점 방식의 곱셈기를 사용하면서도 연산의 오차를 줄이도록 창안된것으로, 본 발명을 통해 고정 소숫점 방식의 곱셈기를 이용하면서도 연산 오차가 작은 이점이 있고, 디지탈 필터링등의 연산회로에 특히 유용하여 성능의 개선 효과를 얻을 수 있다.

Description

디지탈 필터의 곱셈회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제10도는 본 발명 디지탈 필터의 곱셈회로에 따른 블록 구성도, 제11도는 쉬프트랑 판별기의 기능도, 제12도는 제1배럴 쉬프터의 구성도.

Claims (4)

1. 2의 보수형태인 입력신호를 검사하여 쉬프트량 제어신호를 출력하는 쉬프트량 판별기(15)와, 상기 입력신호를 상기 쉬프트량 판별기(15)의 출력에 따라서 좌로 쉬프트되는 양을 조절하는 제1배럴 쉬프터(16)와, 상기 제1배럴 쉬프터(16)의 출력과 외부로 부터 입력되는 다른 입력신호를 곱셈하는 곱셈기(14)와, 상기 곱셈기(14)의 출력을 상기 쉬프트량 판별기(15)의 출력에 따라서 우로 쉬프트되는 양을 조절하는 제2배럴 쉬프터(17)로 구성한 것을 특징으로 하는 디지탈 필터의 곱셈회로.
2. 제1항에 있어서, 상기 쉬프트량 판별기(15)는 상기 입력신호를 검사하여 부호 비트가 바뀌지 않는 최대의 좌향 쉬프트량을 출력하는 것을 특징으로 하는 디지탈 필터의 곱셈회로.
3. 제1항에 있어서, 상기 제1배럴 쉬프터(16)는 상기 쉬프트량 판별기(15)의 출력에 따라 상기 입력신호를 좌로 쉬프트시켜 상기 곱셈기(14)의 입력 비트 수에 알맞는 비트 수에 알맞는 비트를 출력하는 것을 특징으로 하는 디지탈 필터의 곱셈회로.
4. 제1항에 있어서, 상기 제2배럴 쉬프터(17)는 상기 쉬프트량 판별기(15)의 출력에 따라 상기 곱셈기(14)의 출력신호의 비트를 우로 쉬프트시켜 출력하면서 부호 비트인 최상위 비트는 변하지 않게하는 것을 특징으로 하는 디지탈 필터의 곱셈회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.