KR960002049A - 씨.에스.디(csd)코드에 의한 데이타 처리 방법 및 장치 - Google Patents
씨.에스.디(csd)코드에 의한 데이타 처리 방법 및 장치 Download PDFInfo
- Publication number
- KR960002049A KR960002049A KR1019940015688A KR19940015688A KR960002049A KR 960002049 A KR960002049 A KR 960002049A KR 1019940015688 A KR1019940015688 A KR 1019940015688A KR 19940015688 A KR19940015688 A KR 19940015688A KR 960002049 A KR960002049 A KR 960002049A
- Authority
- KR
- South Korea
- Prior art keywords
- value
- code
- csd code
- processing
- csd
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
본 발명은 디지탈 데이타 처리방법 및 장치에 관한 것으로서, 특히 CSD(Canonically Signed Digit)코드를 이용하여 시스템에서의 데이타 처리방법 및 장치에 관한 것으로서, CSD코드의 특징을 이용하여 연산의 횟수를 줄여 처리속도를 높이고, 하드웨어 복잡도의 감소를 이룰 수 있는 방법과 장치를 제공함에 있다.
곱셈 또는 나눗셈 연산시에 있어서, 입력값과 입력값에 곱하는 값을 CSD코드로 변환하는 과정, 상기 CSD코드로 변환된 입력값과 입력값에 곱하는 값의 각 자리수의 부호에 따라 처리 경로를 분류하는 과정, 상기 CSD코드로 변환된 입력값과 곱해지는 값의 각 자리수의 절대값에 따라 쉬프팅하는 과정, 상기 처리 경로를 분류하여 부호가 같은 값들을 각각 누적하는 과정, 및 상기 처리 경로가 분류되어 누적된 양의 값과 음의 값을 2의 보수연산으로 마지막 1회만 처리하는 과정을 포함한다.
상술한 바와 같이 구성한 본 발명은 연산에 있어서, CSD코드를 이용함으로써, 하드웨어의 복잡도를 줄여주었다. 둘째, CSD코드의 성질을 이용함으로써, 데이타의 처리속도를 개선하였다. 셋째, 연산의 결과로 나오는 값의 부로를 고려한 처리의 2의 보수연산 횟수가 줄어 종래에 부호를 고려하지 않았던 경우보다 하드웨어의 복잡도를 줄여줌으로써, 보다 다양한 응용이 가능하게 하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 필터 탭이 n인 FIR(Finite Impulse Response)필터의 구성예로써, 본 발명의 이해를 돕기 위해 설명하는 도면이다,
제3도는 본 발명에 따른 CSD 코드에 의한 데이타 처리 방법을 설명하는 흐름도이다,
제7도는 hardwired 쉬프터에 의한 종래 기술을 설명하는 도면이다.
Claims (3)
- 디지탈 데이타 시스템 연산처리과정에 있어서, 곱셈 또는 나눗셈 연산시에 있어서, 입력값과 입력값에 곱하는 값을 CSD코드로 변환하는 과정; 상기 CSD코드로 변환된 입력값과 입력값에 곱하는 값의 각 자리수의 부호에 따라 처리 경로를 분류하는 과정; 상기 CSD코드로 변환된 입력값과 곱해지는 값의 각 자리수의 절대값에 따라 쉬프팅하는 과정; 상기 처리 경로를 분류하여 부호가 같은 값들을 각각 누적하는 과정; 및 상기 처리 경로가 분류되어 누적된 양의 값과 음의 값을 2의 보수연산으로 마지막 1회만 처리하는 과정을 포함하는 CSD코드에 의한 데이타처리방법.
- 디지탈 데이타 시스템 연산처리과정에 있어서, 쉬프터/가산기 연산에 있어서, 연산에 사용되는 비트수가 N일때, CSD코드의 경우, 연속된 2개의 비트가 ‘0’이 아닌 수인 경우는 없으므로, 한번에 2개씩 읽어 비교함으로써, [N/2]개의 연산만을 수행하여 출력값을 계산하는 과정을 포함하는 CSD코드에 의한 데이타처리방법.
- 디지탈 데이타 시스템 연산처리장치에 있어서, 곱셈 또는 나눗셈 연산시에 있어서, 입력값 또는 입력값에 곱하는 값을 CSD코드로 변환하여, 각 자리수의 부호에 따라 처리 경로를 분류하고, CSD코드의 절대값에 따라 쉬프팅 조절하는 쉬프터 콘트롤 신호발생부; 상기 쉬프터 콘트롤 신호발생부에 의해 전송된 양의 값을 CSD코드의 절대값에 따라 쉬프팅을 수행하는 제1쉬프터; 상기 쉬프터 콘트롤 신호발생부에 의해 전송된 음의 값을 CSD코드의 절대값에 따라 쉬프팅을 수행하는 제2쉬프터; 상기 제1쉬프터에서 쉬프팅된 값을 계속 가산하는 제1가산기; 상기 제2쉬프터에서 쉬프팅된 값을 계속 가산하는 제2가산기; 상기 제1가산기에서 가산된 값을 계속하여 누적하는 제1출력레지스터; 상기 제2가산기에서 가산된 값을 계속하여 누적하는 제2출력레지스터; 및 상기 제1출력레지스터와 제2출력레지스터에서 최종 출력되는 두값을 2의 보수 연산으로 가산하는 2의 보수 가산부를 포함함을 특징으로 하는 CSD 코드에 의한 데이타처리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015688A KR960002049A (ko) | 1994-06-30 | 1994-06-30 | 씨.에스.디(csd)코드에 의한 데이타 처리 방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015688A KR960002049A (ko) | 1994-06-30 | 1994-06-30 | 씨.에스.디(csd)코드에 의한 데이타 처리 방법 및 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960002049A true KR960002049A (ko) | 1996-01-26 |
Family
ID=66689266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940015688A KR960002049A (ko) | 1994-06-30 | 1994-06-30 | 씨.에스.디(csd)코드에 의한 데이타 처리 방법 및 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002049A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982442B1 (ko) * | 2008-08-12 | 2010-09-15 | 이화여자대학교 산학협력단 | 정준부호숫자를 이용한 가역 색상 변환 방법 |
-
1994
- 1994-06-30 KR KR1019940015688A patent/KR960002049A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982442B1 (ko) * | 2008-08-12 | 2010-09-15 | 이화여자대학교 산학협력단 | 정준부호숫자를 이용한 가역 색상 변환 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2314649A (en) | Exponentiation Circuit Utilizing Shift Means and Method of Using Same | |
| KR950015064A (ko) | 갈로아 필드 곱셈 방법 및 회로 | |
| KR950033804A (ko) | 결합 멀티플라이어/시프터 및 이를 위한 방법 | |
| JPH04290122A (ja) | 数値表現変換装置 | |
| US6314443B1 (en) | Double/saturate/add/saturate and double/saturate/subtract/saturate operations in a data processing system | |
| KR970077987A (ko) | 디지털 필터 | |
| KR960002049A (ko) | 씨.에스.디(csd)코드에 의한 데이타 처리 방법 및 장치 | |
| KR100229851B1 (ko) | 승산기 및 디지탈 필터 | |
| US5912827A (en) | Digital filter with low rolloff factor | |
| US20030021340A1 (en) | Processing of quinary data | |
| JPS6116110B2 (ko) | ||
| KR920017352A (ko) | 입력 가중형 트랜스버설필터 | |
| KR940007722A (ko) | 고속 마이크로프로세서 브랜치 결정 회로 | |
| JPS605339A (ja) | デイジタル信号処理装置 | |
| KR930024286A (ko) | 디지탈 필터의 곱셈회로 | |
| JPH03263910A (ja) | Ｉｉｒフィルタ | |
| RU2018926C1 (ru) | СУММАТОР ПО МОДУЛЮ 2n+1 | |
| SU1675901A1 (ru) | Устройство дл умножени полиномов над конечными пол ми GF(2 @ ) | |
| JPH0136727B2 (ko) | ||
| SU1283750A1 (ru) | Устройство дл умножени | |
| SU1608644A1 (ru) | Устройство дл обработки последовательного кода "золотой" пропорции | |
| KR0182166B1 (ko) | 원하는 범위내의 데이타를 통과시키는 회로 | |
| SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
| KR970059919A (ko) | 나머지 계산방법 및 회로 | |
| KR960024889A (ko) | 에프아이알(fir) 필터의 비트 직렬 연산장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |