KR0182166B1 - 원하는 범위내의 데이타를 통과시키는 회로 - Google Patents

원하는 범위내의 데이타를 통과시키는 회로 Download PDF

Info

Publication number
KR0182166B1
KR0182166B1 KR1019960000834A KR19960000834A KR0182166B1 KR 0182166 B1 KR0182166 B1 KR 0182166B1 KR 1019960000834 A KR1019960000834 A KR 1019960000834A KR 19960000834 A KR19960000834 A KR 19960000834A KR 0182166 B1 KR0182166 B1 KR 0182166B1
Authority
KR
South Korea
Prior art keywords
data
response
bits
state
input data
Prior art date
Application number
KR1019960000834A
Other languages
English (en)
Other versions
KR970060166A (ko
Inventor
신정철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960000834A priority Critical patent/KR0182166B1/ko
Publication of KR970060166A publication Critical patent/KR970060166A/ko
Application granted granted Critical
Publication of KR0182166B1 publication Critical patent/KR0182166B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10694—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control output interface, i.e. the way data leave the buffer, e.g. by adjusting the clock rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Complex Calculations (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 원하는 범위내의 데이타를 통과시키는 회로를 공개한다. 그 회로는 n-1(부호 비트 데이타), n-2, ..., n-k, n-k-1, ...., 2, 1, 0로 이루어진 n비트 입력 데이타를 입력하여 상기 2k-1-1과 -2k-1의 사이값을 가지는 입력 데이타를 통과시키는 회로에 있어서, 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리합하기 위한 논리합수단, 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리곱하기 위한 논리곱수단, 상기 n-1비트 데이타의 제1상태에 응답하여 상기 논리합수단의 출력신호를 발생하고, 제2상태에 응답하여 상기 논리곱수단의 출력신호를 발생하기 위한 제1선택수단, 및 상기 n-1비트 데이타 및 상기 제1선택수단의 출력신호를 선택신호로 하여 상기 선택신호들의 제1상태에 응답하여 상기 입력 데이타를, 제2상태에 응답하여 2k-1-1, 제3상태에 응답하여 -2k-1, 그리고, 제4상태에 응답하여 상기 입력 데이타를 발생하기 위한 제2선택수단으로 구성되어 있다. 따라서, 간단한 구성으로 원하는 범위내의 값을 통과시킬 수 있다.

Description

원하는 범위내의 데이타를 통과시키는 회로
제1도는 본 발명의 원하는 범위내의 데이타를 통과시키는 회로의 블럭도이다.
본 발명은 디지탈 신호 처리 회로에 관한 것으로, 특히 원하는 범위내의 데이타를 통과시키는 회로에 관한 것이다.
디지탈 신호 처리 회로를 설계하다 보면, 원하는 범위내의 데이타를 통과시키기 위한 회로가 필요한 경우가 있다. 즉, 어떤 범위의 값보다 크거나 작으면, 그 범위의 최대값 및 최소값으로 표시하고, 어떤 범위내에 있으면 그값을 출력시켜야 하는 경우가 있다. 이와 같이 어떤 범위내의 데이타를 출력시키는 방법을 구현하는 회로들이 종래에도 많이 소개되었다.
본 발명의 목적은 회로구성이 간단한 원하는 범위내의 데이타를 통과시키는 회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 원하는 범위내의 데이타를 통과시키는 회로는 n-1(부호비트데이타), n-2, ..., n-k, n-k-1, ..., 2, 1, 0로 이루어진 n비트 입력 데이타를 입력하여 상기 2k-1-1과 -2k-1의 사이값을 가지는 입력 데이타를 통과시키는 회로에 있어서, 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리합하기 위한 논리합수단, 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리곱하기 위한 논리곱수단, 상기 n-1비트 데이타의 제1상태에 응답하여 상기 논리합수단의 출력신호를 발생하고, 제2상태에 응답하여 상기 논리곱수단의 출력신호를 발생하기 위한 제1선택수단, 및 상기 n-1비트 데이타 및 상기 제1선택수단의 출력신호를 선택신호로 하여 상기 선택신호들의 제1상태에 응답하여 상기 입력 데이타를, 제2상태에 응답하여 2k-1-1, 제3상태에 응답하여-2k-1, 그리고, 제4상태에 응답하여 상기 입력 데이타를 발생하기 위한 제2선택수단을 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 원하는 범위내의 데이타를 통과시키는 회로를 설명하면 다음과 같다.
입력이 n비트이고, 출력으로 나타내어질 수 있는 값이 그 보다 작은 비트로 이루어질 때 부호 비트와 출력으로 나타내어질 수 있는 값보다 큰 비트를 사용하여 어떤 값의 최대값 및 최소값 그리고, 그 사이의 값을 출력시키는 회로를 구현하기 위한 방법으로 다음의 성질을 이용하였다.
n-1비트의 최상위 비트는 부호 비트이고, 출력시키고자 하는 값이 (2k-1-1)에서 -2k-1일 때, 부호 비트가 0 고 n-2비트에서 n-k비트까지 중 1이 있으면 (2k-1-1)값보다 큼을 알 수 있고, 부호 비트가 0이고, n-2비트에서 n-k비트까지 등에서 1이 없으면 (2k-1-1)보다 작고 -2k-1보다 큼을 알 수 있다.
그리고, 부호 비트가 1이고, n-2비트 중에서 n-k비트까지 중에서 0이 있으면, -2k-1작은 값임을 알 수 있고, 부호 비트가 1이고, n-2비트에서 n-k비트까지 중에서 0이 없으면 2k-1보다 크고 (2k-1-1)보다는 작음을 알 수 있다.
상술한 성질을 이용하여 구현한 회로를 제1도에 나타내었다.
제1도는 본 발명의 원하는 범위내의 데이타를 통과시키는 회로의 블럭도로서, 입력 데이타(10), OR게이트(1), AND게이트(14), 멀티플렉서(16), 및 멀티플렉서(18)로 구성되어 있다.
OR게이트(12)는 입력 데이타(10)의 n-2비트부터 n-k비트까지의 비트 데이타를 논리합한다. AND게이트(14)는 입력 데이타(10)의 n-2비트부터 n-k비트까지의 비트 데이타를 논리곱한다. 멀티플렉서(16)는 입력 데이타(10)의 n-1비트 데이타를 선택신호로 하여 선택신호가 0인 경우에는 OR게이트(12)의출력신호를 발생하고, 1인 경우에는 AND게이트(14)의 출력신호를 발생한다. 멀티플렉서(18)는 입력 데이타(10)의 n-1비트 데이타를 제1선택신호(se10)로, 멀티플렉서(16)의 출력신호를 제2선택신호(se11)로 이들 선택신호들이 00인 경우에는 입력 데이타, 01인 경우에는 2k-1-1(원하는 범위의 최대값), 10인 경우에는 -2k-1(원하는 범위의 최소값), 11인 경우에는 입력 데이타를 출력신호로 출력한다.
상기와 같은 구성을 가진 회로의 동작을 설명하면 다음과 같다.
먼저, 멀티플렉서(16)는 최상위 비트인 n-1비트 데이타가 0인 경우에는 OR게이트(12)의 출력신호를 발생하고, 1인 경우에는 AND게이트(14)의 출력신호를 발생한다.
n-1비트 데이타가 0이어서, 멀티플렉서(16)의 출력신호가 OR게이트(12)의 출력신호인 경우, 또한, 이때 OR게이트(12)의 출력신호가 0인 경우에는 멀티플렉서(18)는 제1, 2선택신호들(se10, se11)이 모두 0이 됨으로 입력 데이타를 출력신호로 발생하고, OR게이트(12)의 출력신호가 1인 경우에는 멀티플렉서(18)는 제1, 2선택신호들(se10, se11)이 1이 됨으로, 2k-1-1을 출력신호로 발생한다.
만일, n-1비트 데이타가 1이어서, 멀티플렉서(16)의 출력신호가 AND게이트(14)의 출력신호인 경우, 또한, 이때, AND게이트(14)의 출력신호가 0인 경우에는 멀티플렉서(18)는 제1, 2선택신호들(se10, se11)이 10가 됨으로 -2k-1-1를 출력신호로 발생하고, AND게이트(14)의 출력신호가 1인 경우에는 멀티플렉서(18)는 제1, 2선택신호들(se10, se11)이 11이 됨으로, 입력 데이타를 출력신호로 발생한다. 즉, 멀티플렉서(18)의 선택신호들이 11인 경우는 입력 데이타가 (2k-1-1)보다 작고 -2 k-1보다 큰 값이므로 입력 데이타를 출력신호로 바로 출력한다.
따라서, 본 발명의 원하는 범위내에 데이타를 통과시키는 회로는 간단한 구성으로 원하는 범위내의 데이타만을 통과시킬 수 있다.

Claims (1)

  1. n-1(부호 비트 데이타), n-2, ..., n-k, n-k-1, ..., 2, 1, 0로 이루어진 n비트 입력 데이타를 입력하여 상기 2k-1-1과 -2k-1의 사이값을 가지는 입력 데이타를 통과시키는 회로에 있어서, 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리합하기 위한 논리합수단; 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리곱하기 위한 논리곱수단; 상기 n-1비트 데이타의 제1상태에 응답하여 상기 논리합수단의 출력신호를 발생하고, 제2상태에 응답하여 상기 논리곱수단의 출력신호를 발생하기 위한 제1선택수단; 및 상기 n-1비트 데이타 및 상기 제1선택수단의 출력신호를 선택신호로 하여 상기 선택신호들의 제1상태에 응답하여 상기 입력 데이타를, 제2상태에 응답하여 2k-1-1, 제3상태에 응답하여 -2k-1, 그리고, 제4상태에 응답하여 상기 입력 데이타를 발생하기 위한 제2선택수단을 구비한 것을 특징으로하는 원하는 범위내의 데이타를 통과시키는 회로.
KR1019960000834A 1996-01-17 1996-01-17 원하는 범위내의 데이타를 통과시키는 회로 KR0182166B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000834A KR0182166B1 (ko) 1996-01-17 1996-01-17 원하는 범위내의 데이타를 통과시키는 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000834A KR0182166B1 (ko) 1996-01-17 1996-01-17 원하는 범위내의 데이타를 통과시키는 회로

Publications (2)

Publication Number Publication Date
KR970060166A KR970060166A (ko) 1997-08-12
KR0182166B1 true KR0182166B1 (ko) 1999-04-15

Family

ID=19449549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000834A KR0182166B1 (ko) 1996-01-17 1996-01-17 원하는 범위내의 데이타를 통과시키는 회로

Country Status (1)

Country Link
KR (1) KR0182166B1 (ko)

Also Published As

Publication number Publication date
KR970060166A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
US5726924A (en) Exponentiation circuit utilizing shift means and method of using same
US5173870A (en) Transmission and latch circuit for logic signal
EP0209308B1 (en) Circuitry for complementing binary numbers
US5936870A (en) Arithmetic operating device for digital signal processing and method therefor
US4241408A (en) High resolution fractional divider
US5163020A (en) High speed BiCMOS conditional sum adder
KR0182166B1 (ko) 원하는 범위내의 데이타를 통과시키는 회로
US8090013B2 (en) Method and system of providing a high speed Tomlinson-Harashima Precoder
KR970077987A (ko) 디지털 필터
US5719798A (en) Programmable modulo k counter
JP4354648B2 (ja) バイアスを招かないで固定少数点フォーマットに信号を圧縮するための方法と装置
KR0178742B1 (ko) 데이타압신을 위한 메모리제어신호 및 어드레스발생장치
KR100250468B1 (ko) 상관특성이 우수한 난수 발생 방법
US5034912A (en) Signal processing circuit for multiplication
US5633814A (en) Non-modulo power of 2 frequency divider
EP0584402A1 (en) Circuit calculating the maximum value
KR960033140A (ko) 제로-런 디벨럽핑 run/level 세트용 회로와 제로-런 디벨럽핑 방법
US7349937B2 (en) Fast incrementer using zero detection and increment method thereof
KR960002013A (ko) 비트단위의 파이프라인을 이용한 웨이브렛 변환 프로세서
KR0164508B1 (ko) 병렬 처리용 최고값 검출회로
EP0584786A1 (en) Averaging circuit
KR100197529B1 (ko) 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로
JPH0246598A (ja) 可変長シフト・レジスタ
JPH0621790A (ja) パルス幅変調回路
KR970059919A (ko) 나머지 계산방법 및 회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960117

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960117

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981210

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981210

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011107

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021108

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031107

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041201

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20051109

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20051109

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20071210