KR970060166A - 원하는 범위내의 데이타를 통과시키는 회로 - Google Patents

원하는 범위내의 데이타를 통과시키는 회로 Download PDF

Info

Publication number
KR970060166A
KR970060166A KR1019960000834A KR19960000834A KR970060166A KR 970060166 A KR970060166 A KR 970060166A KR 1019960000834 A KR1019960000834 A KR 1019960000834A KR 19960000834 A KR19960000834 A KR 19960000834A KR 970060166 A KR970060166 A KR 970060166A
Authority
KR
South Korea
Prior art keywords
data
state
response
circuit
input data
Prior art date
Application number
KR1019960000834A
Other languages
English (en)
Other versions
KR0182166B1 (ko
Inventor
신정철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960000834A priority Critical patent/KR0182166B1/ko
Publication of KR970060166A publication Critical patent/KR970060166A/ko
Application granted granted Critical
Publication of KR0182166B1 publication Critical patent/KR0182166B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
    • G11B2020/10675—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control
    • G11B2020/10694—Data buffering arrangements, e.g. recording or playback buffers aspects of buffer control output interface, i.e. the way data leave the buffer, e.g. by adjusting the clock rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 원하는 범위내의 데이타를 통과시키는 회로를 공개한다. 그 회로는 n-1(부호 비트 데이타), n-2,…, n-k, n-k-1,…,2,1,0로 이루어진 n비트 입력데이타를 입력하여 상기 2K-1-1과 -2K-1의 사이값을 가지는 입력 데이타를 통과시키는 회로에 있어서, 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리합하기 위한 논리합수단, 상기 입력 데이타의 n-2비트부터 n-k까지의 데이타를 논리곱하기 위한 논리곱수단, 상기 n-1비트 데이타의 제1상태에 응답하여 상기 논리합수단의 출력신호를 발생하고, 제2상태에 응답하여 상기 논리곱수단의 출력신호를 발생하기 위한 제1선택수단, 및 상기 상기 n-1비트 데이타 및 상기 제1선택수단의 출력신호를 선택신호로 하여 상기 선택신호들의 제1상태에 응답하여 상기 입력 데이타를, 제2상태에 응답하여 -2K-1-1, 제3상태에 응답하여, -2K-1, 그리고, 제4상태에 응답하여 상기 입력 데이타를 발생하기 위한 제2선택수단으로 구성되어 있다. 따라서, 간단한 구성으로 원하는 범위내의 값을 통과시킬 수 있다.

Description

원하는 범위내의 데이타를 통과시키는 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원하는 범위내의 데이타를 통과시키는 회로의 블럭도이다.

Claims (1)

  1. n-1(부호 비트 데이타), n-2,…, n-k, n-k-1,…,2,1,0로 이루어진 n비트 입력 데이타를 입력하여 상기 2K-1-1과 -2K-1의 사이값을 가지는 입력 데이타를 통과시키는 회로에 있어서, 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리합하기 위한 논리합수단과; 상기 입력 데이타의 n-2비트부터 n-k비트까지의 데이타를 논리합하기 위한 논리합수단; 상기 n-1비트 데이타의 제1상태에 응답하여 상기 논리합수단의 출력신호를 발생하고, 제2상태에 응답하여 상기 논리곱수단의 출력신호를 발생하기 위한 제1선택수단; 및 상기 n-1비트 데이타 및 상기 제1선택수단의 출력신호를 선택신호로 하여 상기 선택신호들의 제1상태에 응답하여 상기 입력 데이타를, 제2상태에 응답하여 -2K-1-1, 제3상태에 응답하여, -2K-1, 그리고, 제4상태에 응답하여 상기 입력 데이타를 발생하기 위한 제2선택수단을 구비한 것을 특징으로 하는 원하는 범위내의 데이타를 통과시키는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960000834A 1996-01-17 1996-01-17 원하는 범위내의 데이타를 통과시키는 회로 KR0182166B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960000834A KR0182166B1 (ko) 1996-01-17 1996-01-17 원하는 범위내의 데이타를 통과시키는 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000834A KR0182166B1 (ko) 1996-01-17 1996-01-17 원하는 범위내의 데이타를 통과시키는 회로

Publications (2)

Publication Number Publication Date
KR970060166A true KR970060166A (ko) 1997-08-12
KR0182166B1 KR0182166B1 (ko) 1999-04-15

Family

ID=19449549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960000834A KR0182166B1 (ko) 1996-01-17 1996-01-17 원하는 범위내의 데이타를 통과시키는 회로

Country Status (1)

Country Link
KR (1) KR0182166B1 (ko)

Also Published As

Publication number Publication date
KR0182166B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR920008768A (ko) 반도체기억장치
KR920007336A (ko) 디지탈 회로
KR850003610A (ko) 반도체 메모리 장치
KR900003863A (ko) 디지탈 오디오기기의 뮤트회로
KR880014560A (ko) 메모리 회로
KR940019063A (ko) 논리 증폭기(logic amplifier)
KR930006539A (ko) 가산기
KR950024436A (ko) 클록회로
KR920020493A (ko) 반도체 기억장치
KR970060166A (ko) 원하는 범위내의 데이타를 통과시키는 회로
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR970705144A (ko) 저전력 동작용 구분 데코더 회로(partitioned decoder circuit for low power operation)
KR910006986A (ko) 기능선택회로
US5448506A (en) Multiplication operational circuit device
US5034912A (en) Signal processing circuit for multiplication
KR970059919A (ko) 나머지 계산방법 및 회로
KR970076235A (ko) 라운딩 오프 에러를 최소화하기 위한 라운딩 장치
KR940006974Y1 (ko) 오실레이터 임의 선택회로
KR970004648A (ko) 클럭신호 선택 출력회로
KR960032930A (ko) 데이터 전송 회로
KR970076242A (ko) 멀티플렉스를 이용한 가산기
KR960005590Y1 (ko) 스피드 제네레이션 출력회로
JP3561103B2 (ja) オーバーフロー検出回路
KR920019093A (ko) 바이씨모스 로직의 다중 입력 낸드회로
KR940023032A (ko) 배럴 쉬프터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051109

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee