JPH0246598A - 可変長シフト・レジスタ - Google Patents
可変長シフト・レジスタInfo
- Publication number
- JPH0246598A JPH0246598A JP63198201A JP19820188A JPH0246598A JP H0246598 A JPH0246598 A JP H0246598A JP 63198201 A JP63198201 A JP 63198201A JP 19820188 A JP19820188 A JP 19820188A JP H0246598 A JPH0246598 A JP H0246598A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- signal
- variable length
- input
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
Landscapes
- Shift Register Type Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は汎用の任意段のシフトＯレジスタおよびディジ
タル画像処理等におけるライン・デイレイ・メモリに関
するものである。
タル画像処理等におけるライン・デイレイ・メモリに関
するものである。
従来の技術
従来の可変長シフト・レジスタとしては、例えば各段の
シフト・レジスタの出力からデータを選択するものがあ
る。
シフト・レジスタの出力からデータを選択するものがあ
る。
第２図はこの従来の可変長シフト・レジスタの構成図を
示すものであり、２０１〜２０７はレジスタ、２０８は
多入力マルチプレクサである。以下第２図の可変長シフ
ト・レジスタの動作を説明する。
示すものであり、２０１〜２０７はレジスタ、２０８は
多入力マルチプレクサである。以下第２図の可変長シフ
ト・レジスタの動作を説明する。
入力からの入力信号はレジスタ２０１〜２０７によって
順次シフトされ、信号Ｏｍ ” Ｏ？にはそれぞれ０〜
７段シフトした信号が出力される。これらの信号が制御
信号８９〜５ＩＩ（−膜内には所望のシフト段数の２進
数表現）により多入力マルチプレクサ２０８で選択され
任意の段数分シフトした信号が出力として得られる。
順次シフトされ、信号Ｏｍ ” Ｏ？にはそれぞれ０〜
７段シフトした信号が出力される。これらの信号が制御
信号８９〜５ＩＩ（−膜内には所望のシフト段数の２進
数表現）により多入力マルチプレクサ２０８で選択され
任意の段数分シフトした信号が出力として得られる。
発明が解決しようとする課題
しかしながら上記のような構成では、多入力マルチプレ
クサを必要とし、構成が複雑化してしまう。多入力マル
チプレクサは、比較的少数入力のマルチプレクサの多段
構成やトライステート・バッファ等で構成できるが、制
御信号のデコード回路を必要とし、構成が複雑化してし
まう。
クサを必要とし、構成が複雑化してしまう。多入力マル
チプレクサは、比較的少数入力のマルチプレクサの多段
構成やトライステート・バッファ等で構成できるが、制
御信号のデコード回路を必要とし、構成が複雑化してし
まう。
本発明はかかる点に鑑み、小さいハード構成による可変
長シフト・レジスタを提供することを目的とする。
長シフト・レジスタを提供することを目的とする。
課題を解決するための手段
本発明は、２ｎ（ｎ＝０〜Ｎ−１）段のシフト・レジス
タにシフト自レジスタの入力信号と出力信号を２入力マ
ルチプレクサにより選択するＮ個の構成要素を直列に接
続する構成とした可変長シフト・レジスタである。
タにシフト自レジスタの入力信号と出力信号を２入力マ
ルチプレクサにより選択するＮ個の構成要素を直列に接
続する構成とした可変長シフト・レジスタである。
作用
本発明は前記した構成により、所望のシフト段数を２進
数表現のデータがそのまま２入力マルチプレクサの制御
信号として使用することが可能となり、デコーダが不必
要となる。
数表現のデータがそのまま２入力マルチプレクサの制御
信号として使用することが可能となり、デコーダが不必
要となる。
実施例
第１図に本発明の一実施例として０〜７段シフトが可能
な可変長シフト・レジスタの構成図を示す。以下本発明
の一実施例を第１図に基づいて説明する。
な可変長シフト・レジスタの構成図を示す。以下本発明
の一実施例を第１図に基づいて説明する。
第１図において１０１〜１０７はシフト・レジスタ、１
０８〜１１０は２入力マルチプレクサである。
０８〜１１０は２入力マルチプレクサである。
シフト量は、Ｂ２．Ｓｌ、Ｓθにそれぞれ２２，２２ｇ
の重みの２進数の形式で入力され、２人力マルチプレク
サ１０８〜１１０は制御信号８２． Ｓｌ、Ｂ８がそ
れぞれ１１１１”の場合には、それぞれ入力のＡＩ＋
Ｂ＋＋ ＣＩを選択し、０”の場合には、それぞれ
入力のＡ９． Ｂ１１． Ｃ９を選択する。次に動
作を順に説明する。
の重みの２進数の形式で入力され、２人力マルチプレク
サ１０８〜１１０は制御信号８２． Ｓｌ、Ｂ８がそ
れぞれ１１１１”の場合には、それぞれ入力のＡＩ＋
Ｂ＋＋ ＣＩを選択し、０”の場合には、それぞれ
入力のＡ９． Ｂ１１． Ｃ９を選択する。次に動
作を順に説明する。
（１）１０１〜１０４のシフト・レジスタにより、入力
信号の４段シフトの結果がＡ＋に出力され、Ａ８には入
力信号の０段シフトの結果が出力される。
信号の４段シフトの結果がＡ＋に出力され、Ａ８には入
力信号の０段シフトの結果が出力される。
これらＡ＋とＡｓの結果が８２の信号に従いマルチプレ
クサ１０８で選択され、信号Ａ２として次段のシフト・
レジスタに送られる。
クサ１０８で選択され、信号Ａ２として次段のシフト・
レジスタに送られる。
（２）１０５〜１０８のシフト・レジスタにより、前段
の信号Ａ２の２段シフトの結果がＢ１に出力され、Ｂ９
には信号Ａ２の０段シフトの結果が出力される。これら
Ｂ１とＢａの結果が８１の信号に従いマルチプレクサ１
０９で選択され、信号Ｂ２として次段のシフト・レジス
タに送られる。
の信号Ａ２の２段シフトの結果がＢ１に出力され、Ｂ９
には信号Ａ２の０段シフトの結果が出力される。これら
Ｂ１とＢａの結果が８１の信号に従いマルチプレクサ１
０９で選択され、信号Ｂ２として次段のシフト・レジス
タに送られる。
（３）１０７のシフト・レジスタにより、前段の信号Ｂ
２の１段シフトの結果がＣＩに出力され、Ｃ０には信号
Ｂ２０段シフトの結果が出力される。これらＣＩとＣｔ
ａの結果が８１の信号に従いマルチプレクサ１１０で選
択され、信号Ｃ２として出力される。
２の１段シフトの結果がＣＩに出力され、Ｃ０には信号
Ｂ２０段シフトの結果が出力される。これらＣＩとＣｔ
ａの結果が８１の信号に従いマルチプレクサ１１０で選
択され、信号Ｃ２として出力される。
（４）（１）〜（３）の結果として入力信号の（Ｓ ｅ
Ｘ ２ ’ ＋ Ｓ ＩＸ ２ ’ ＋Ｓ ｓ Ｘ
２り段シフトの結果が出力信号として得られる。
Ｘ ２ ’ ＋ Ｓ ＩＸ ２ ’ ＋Ｓ ｓ Ｘ
２り段シフトの結果が出力信号として得られる。
尚、被シフト信号は、１ビット信号として扱っているが
多ビット信号でも本発明の構成を並列に用いることによ
り容易に適用が可能である。また、伝搬遅延等の平均化
のために各構成要素の間にパイプライン・レジスタを挿
入することができるが、この場合にはパイプライン・レ
ジスタの段数の合計をＭとすると段数の変更は、Ｍ〜（
Ｍ＋２ ｎ−１）の範囲（第１図の実施例の場合Ｍ〜（
Ｍ＋ ７ ）の範囲）で可能となる。
多ビット信号でも本発明の構成を並列に用いることによ
り容易に適用が可能である。また、伝搬遅延等の平均化
のために各構成要素の間にパイプライン・レジスタを挿
入することができるが、この場合にはパイプライン・レ
ジスタの段数の合計をＭとすると段数の変更は、Ｍ〜（
Ｍ＋２ ｎ−１）の範囲（第１図の実施例の場合Ｍ〜（
Ｍ＋ ７ ）の範囲）で可能となる。
発明の効果
以上述べたように本発明によれば、可変長シフト・レジ
スタはデコーダが不必要となり、回路の簡単化を図るこ
とができ、この実用的効果は太きい。
スタはデコーダが不必要となり、回路の簡単化を図るこ
とができ、この実用的効果は太きい。
第１図は本発明の可変長シフト・レジスタの一実施例の
構成図、第２図は従来の可変長シフト自レジスタの構成
図である。 １０１〜１０７・・・シフト・レジスタ、１０８〜１１
０・・・２入力マルチプレクサ。
構成図、第２図は従来の可変長シフト自レジスタの構成
図である。 １０１〜１０７・・・シフト・レジスタ、１０８〜１１
０・・・２入力マルチプレクサ。
Claims (1)
- ０〜（２＾Ｎ−１）段に段数の変更が可能なシフト・レ
ジスタであって、２＾ｎ（ｎ＝０〜Ｎ−１）段のシフト
・レジスタとＮ個の２入力マルチプレクサを具備し、該
各段のシフト・レジスタの入力信号と出力信号を該各２
入力マルチプレクサにより選択するＮ個の構成要素を直
列に接続する構成とすることを特徴とした可変長シフト
・レジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198201A JPH0246598A (ja) | 1988-08-09 | 1988-08-09 | 可変長シフト・レジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198201A JPH0246598A (ja) | 1988-08-09 | 1988-08-09 | 可変長シフト・レジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0246598A true JPH0246598A (ja) | 1990-02-15 |
Family
ID=16387161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198201A Pending JPH0246598A (ja) | 1988-08-09 | 1988-08-09 | 可変長シフト・レジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0246598A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008181651A (ja) * | 2001-11-07 | 2008-08-07 | Samsung Electronics Co Ltd | Ｃａｓレイテンシを利用してロッキングレゾリューション調節が可能な遅延同期ループ回路 |
| EP2444973A1 (en) * | 2010-10-22 | 2012-04-25 | Nxp B.V. | Shift register, electronic device, control method and software program product |
| JP2019503027A (ja) * | 2015-12-04 | 2019-01-31 | グーグル エルエルシー | 低減された配線複雑度を有するシフトレジスタ |
-
1988
- 1988-08-09 JP JP63198201A patent/JPH0246598A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008181651A (ja) * | 2001-11-07 | 2008-08-07 | Samsung Electronics Co Ltd | Ｃａｓレイテンシを利用してロッキングレゾリューション調節が可能な遅延同期ループ回路 |
| EP2444973A1 (en) * | 2010-10-22 | 2012-04-25 | Nxp B.V. | Shift register, electronic device, control method and software program product |
| CN102543202A (zh) * | 2010-10-22 | 2012-07-04 | Nxp股份有限公司 | 移位寄存器、电子设备、控制方法及软件程序产品 |
| US8717206B2 (en) | 2010-10-22 | 2014-05-06 | Nxp B.V. | Shift register, electronic device, control method and software program product |
| JP2019503027A (ja) * | 2015-12-04 | 2019-01-31 | グーグル エルエルシー | 低減された配線複雑度を有するシフトレジスタ |
| US10313641B2 (en) | 2015-12-04 | 2019-06-04 | Google Llc | Shift register with reduced wiring complexity |
| US10477164B2 (en) | 2015-12-04 | 2019-11-12 | Google Llc | Shift register with reduced wiring complexity |
| JP2019207745A (ja) * | 2015-12-04 | 2019-12-05 | グーグル エルエルシー | 低減された配線複雑度を有するシフトレジスタ |
| US10998070B2 (en) | 2015-12-04 | 2021-05-04 | Google Llc | Shift register with reduced wiring complexity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338983A (en) | Application specific exclusive of based logic module architecture for FPGAs | |
| EP0571607B1 (en) | Pyramid processor integrated circuit | |
| EP0416869B1 (en) | Digital adder/accumulator | |
| KR0169387B1 (ko) | 씨디/씨디-아디 음성 신호의 엘, 알 채널 사이의 혼합을 이용한 오디오 처리 장치 | |
| KR100489880B1 (ko) | 비동기fifo에서반-충만및반-빈플래그를발생시키기위한상태기계설계 | |
| US4958311A (en) | Composite finite impulse response digital filter | |
| US5029121A (en) | Digital filter processing device | |
| JPH0246598A (ja) | 可変長シフト・レジスタ | |
| JPH07112146B2 (ja) | 可変遅延回路 | |
| US5963056A (en) | Full and empty flag generator for synchronous FIFOs | |
| JP4354648B2 (ja) | バイアスを招かないで固定少数点フォーマットに信号を圧縮するための方法と装置 | |
| JP2617591B2 (ja) | シリアル演算回路 | |
| JPH06314186A (ja) | 加算器連鎖及び加算方法 | |
| KR100197529B1 (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로 | |
| JP2643165B2 (ja) | 演算回路 | |
| JP4428819B2 (ja) | 多入力データソーティング回路 | |
| JPS6352197A (ja) | 残響付加装置 | |
| JPH041994A (ja) | 可変長シフトレジスタ回路 | |
| JPH03236642A (ja) | フレームカウンタ装置 | |
| JPH0325527A (ja) | デイジタル信号処理装置 | |
| JPH0443309B2 (ja) | ||
| JPS6072068A (ja) | デイジタル高速相関器 | |
| JPH0795047A (ja) | 分周回路 | |
| JPH05284041A (ja) | 非線形特性出力回路 | |
| JPH0435417A (ja) | オーバーサンプルアナログ／ディジタル変換器 |