KR950015064A - 갈로아 필드 곱셈 방법 및 회로 - Google Patents

갈로아 필드 곱셈 방법 및 회로 Download PDF

Info

Publication number
KR950015064A
KR950015064A KR1019930024860A KR930024860A KR950015064A KR 950015064 A KR950015064 A KR 950015064A KR 1019930024860 A KR1019930024860 A KR 1019930024860A KR 930024860 A KR930024860 A KR 930024860A KR 950015064 A KR950015064 A KR 950015064A
Authority
KR
South Korea
Prior art keywords
term
highest
exclusive
multiplier
multiplying
Prior art date
Application number
KR1019930024860A
Other languages
English (en)
Other versions
KR950015182B1 (ko
Inventor
임진혁
Original Assignee
이헌조
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자 주식회사 filed Critical 이헌조
Priority to KR1019930024860A priority Critical patent/KR950015182B1/ko
Priority to EP94402635A priority patent/EP0654732B1/en
Priority to US08/341,183 priority patent/US5502665A/en
Priority to DE69421362T priority patent/DE69421362T2/de
Publication of KR950015064A publication Critical patent/KR950015064A/ko
Application granted granted Critical
Publication of KR950015182B1 publication Critical patent/KR950015182B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/724—Finite field arithmetic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/44—Multiplying; Dividing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Electromagnetism (AREA)
  • Error Detection And Correction (AREA)
  • Micro-Organisms Or Cultivation Processes Thereof (AREA)

Abstract

본 발명은 덧셈 뺄셈, 곱셈, 나눗셈의 사칙연산이 가능하고 그 사칙연산에 대해 닫혀있는 집합중 원소의 수가 유한한 집합 즉, 갈로아필드(GA7ols Field)에 대한 곱셈기를 구현하는 기술에 관한 것으로, 갈로아필드상의 두 원소인 피승수와 승수의 각 항을 서로 급한 후 승수의 최고차항과 곱한 결과를 승수의 최고차항-1항과 곱한 결과와 더할때, 승수의 최고차항과 곱한 결과에서 피승수의 최고차항과 곱한 값은 최저차 항으로, 피승수의 최고차항-1항은 최고차항으로, 최고차항-2항은 최고차항-1항으로, 최고차항-3항은 최고차항-2항으로 시프트-로테이트시켜 승수의 최고차항-1항과 곱한 결과와 더하고, 상기의 결과에 대하여 해당 갈로아필드의 생성다항식에서 최고차항과 최저차항을 제거하고 남은 항들에 승수의 최고차항과 피승수의 최고차항을 곱한 결과를 더하는 과정을 반복수행 하도록 한 것이다.

Description

갈로아 필드 곱셈 방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 곱셈 방법이 적용된 제1도의 갈로아필드에 대한 곱셈회로도.
제4도는 본 발명의 곱셉방법에 대한 일실시예로써 생성다향식 G(X)=X8+X4+X3+X2+1로 구형된 GF(256)의 곱셈회로도.

Claims (3)

  1. 갈로아필드상의 두 원소인 피승수와 승수의 각 항을 서로 곱하는 제1과정과, 승수의 최고차항과 곱한 결과를 승수의 최고차항-1항과 곱한 결과와 더할때, 승수의 최고차항과 곱한 결과에서 피승수의 최고차항과 곱한값은 최저차 항으로, 피승수의 최고차항-1항은 최고차항으로, 최고차항-2항은 최고차항-1항으로, 최고차항-3항은 최고차항-2항으로 시프트-로테이트시켜 승수의 최고차항-1항과 곱한 결과와 더하는 제2과정과, 상기 제2과정의 결과에 대하여 해당 갈로아필드의 생성다항식에서 최고차항과 최저차항을 제거하고 남은 항들에 승수의 최고차항과 피승수의 최고차항을 곱한 결과를 더하는 제3과정과, 상기 제3과정의 결과에 대해 상기 제2, 3과정에서와 같은 방법으로 승수의 최저차항까지 계속 연산하는 제4과정으로 이루어지는 것을 특징으로 하는 같로아 필드 곱셈 방법.
  2. 매트릭스 형태로 구성되어 입력(Al-A8)(B1-B8)중 해당 입력에 대해 각기 앤드조합하는 앤드게이트(AD1.1-AD1.8), (AD2.1-AD2.8), (AD3.1-AD3.8),(AD4.1-AD4.8), (AD5.1-AD5.8), (AD6.1-AD6.8), (AD7.1-AD7.8), (AD8.1-AD8.8)와, 상기 앤드게이트(AD1.8, AD2.l), (AD1.1, AD2.2), (AD1.2, AD2.3), (AD1.3, AD2.4), (ADl.4, AD2.5), (AD1.5, AD2.6), (AD1.6, AD2.7), (AD1.7, AD2.8)의 출력을 각기 배타적 오아링하는 익스클루시브 오아게이트(X0R2.1-X0R2.8)와 상기 앤드게이트 및 익스클루시브 오아게이트(AD1.8, X0R2.3), (AD1.8X0R2.4), (AD1.8, X0R2.5), (AD3.1, X0R2.8), (AD3.2, X0R2.l), (AD3.3, X0R2.2), (AD3.4, X0R2.3), (AD3.5, X0R2.4), (AD3.6, X0R2.5), (AD3.7, X0R2.6), (AD3.8, X0R2.7), (AD4.l, X0R3.8), (AD4.2, X0R3.1), (AD4.3, X0R3.2), (AD4.4, X0R3.3), (AD4.5X0R3.4), (AD4.6, X0R3.5), (AD4.7, X0R3.6), (AD4.8, X0R3.7), (AD5.1, X0R4.8), (AD5.2, X0R4.1), (AD5.3, X0R4.2), (AD5.4, X0R4.3), (AD5.5, X0R4.4), (AD5.6, X0R4.5), (AD5.7, X0R4.6)(AD5.8, X0R4.7)(AD6.1, X0R5.8)(AD6.2, X0R5.1)(AD6.3, X0R5.2)(AD6.4, X0R5.3)(AD6.5, X0R5.4)(AD6.6, X0R5.5)(AD6.7, X0R5.6)(AD6.8, XPR5.7)(AD7.1, X0R6.8)(AD7.2, X0R6.1)(AD7.3, X0R6.2)(AD7.4, X0R6.3)(AD7.5, X0R6.4)(AD7.6, X0R6.5)(AD7.7, X0R6.6)(AD7.8, X0R6.7)(AD8.l, X0R7.8)(AD8.2, X0R7.l)(AD8.3, X0R7.2)(AD8.4, X0R7.3)(AD8.5, X0R7.4)(AD8.6, X0R7.5)(AD8.7, X0R7.6)(AD8.8, X0R7.7)의 출력을 배타적 오아링하는 익스클루시브 오아게이트(X0R2.3'), (X0R2.4'), (X0R2.5')(X0R3.1)-(X0R3.8), (X0R4.1)-(X0R4.8), (X0R5.1)-(X0R5.8), (X0R6.1)-(X0R6.8), (X0R7.1)-(X0R7.8), (X0R8.l)-(X0R8.8), (X0R3.2), (X0R3.3), (X0R3.4), (X0R4.2), (X0R4.3), (X0R4.4)와, 상기 익스클루시브 오아게이트(X0R2.8, X0R3.3), (X0R2.8, X0R3.4), (X0R2.8, X0R3.5), (X0R3.8, X0R4.3), (X0R3.8, X0R4.4),(X0R3.8, X0R4.5), (X0R4.8, X0R5.3), (X0R4.8, X0R5.4), (X0R4.8, X0R5.5), (X0R5.8, X0R6.3), (X0R5.8, X0R6.4), (X0R5.8, X0R6.5), (X0R6.8, X0R7.3), (X0R6.8X0R7.4), (X0R6.8, X0R7.5), (X0R7.8, X0R8.3), (X0R7.8, X0R8.4), (X0R7.8, X0R8.5)의 출력율 배타적아링하는 익스클루시브 오아게아트(X0R3.3, X0R3.4, X0R3.5), (X0R4.3, X0R4.4, X0R4.5), (X0R5.3, X0R5.4, X0R5.5), (X0R6.4, X0R6.4, X0R6.5), (X0R7.3, X0R7.4, X0R7.5), (X0R8.3, X0R8.4, X0R8.5)로 구성한 것을 특징으로 하는 갈로아 필드 곱셈 회로.
  3. 매트릭스 형태로 구성되어 입력(Al-A8)(B1-B8)중 해당 입력에 대해 각기 앤드조합하는 앤드게이트(AD1.1-AD1.8), (AD2.1-AD2.8), (AD3.1-AD3.8),(AD4.1-AD4.8), (AD5.1-AD5.8), (AD6.1-AD6.8), (AD7.1-AD7.8), (AD8.1-AD8.8)와, 상기 앤드게이트(AD1.8, AD2.l), (AD1.1, AD2.2), (AD1.2, AD2.3), (AD1.3, AD2.4), (ADl.4, AD2.5), (AD1.5, AD2.6), (AD1.6, AD2.7), (AD1.7, AD2.8)의 출력을 각기 배타적 오아링하는 익스클루시브 오아게이트(X0R2.1-X0R2.8)와 상기 앤드게이트 및 익스클루시브 오아게이트(AD1.8, X0R2.3), (AD1.8X0R2.4), (AD1.8, X0R2.5), (AD3.1, X0R2.8), (AD3.2, X0R2.l), (AD3.3, X0R2.2), (AD3.4, X0R2.3), (AD3.5, X0R2.4), (AD3.6, X0R2.5), (AD3.7, X0R2.6), (AD3.8, X0R2.7), (AD4.l, X0R3.8), (AD4.2, X0R3.1), (AD4.3, X0R3.2), (AD4.4, X0R3.3), (AD4.5X0R3.4), (AD4.6, X0R3.5), (AD4.7, X0R3.6), (AD4.8, X0R3.7), (AD5.1, X0R4.8), (AD5.2, X0R4.1), (AD5.3, X0R4.2), (AD5.4, X0R4.3), (AD5.5, X0R4.4), (AD5.6, X0R4.5), (AD5.7, X0R4.6)(AD5.8, X0R4.7)(AD6.1, X0R5.8)(AD6.2, X0R5.1)(AD6.3, X0R5.2)(AD6.4, X0R5.3)(AD6.5, X0R5.4)(AD6.6, X0R5.5)(AD6.7, X0R5.6)(AD6.8, XPR5.7)(AD7.1, X0R6.8)(AD7.2, X0R6.1)(AD7.3, X0R6.2)(AD7.4, X0R6.3)(AD7.5, X0R6.4)(AD7.6, X0R6.5)(AD7.7, X0R6.6)(AD7.8, X0R6.7)(AD8.l, X0R7.8)(AD8.2, X0R7.l)(AD8.3, X0R7.2)(AD8.4, X0R7.3)(AD8.5, X0R7.4)(AD8.6, X0R7.5)(AD8.7, X0R7.6)(AD8.8, X0R7.7)의 출력신호를 배타적오아링하는 익스클루시브 오아게이트(X0R2.2, X0R2.3, X0R2.8), (X0R3.l-X0R3.8), (X0R4.l-X0R4.8), (XOR5.1-X0R5.8), (X0R6.1-X0R6.8), (X0R7.1-X0R7.8), (X0R8.1-X0R8.8)와, 상기 입력(B6)과 익스클루시브 오아게이트(X0R3.8)의 출력을 배타적 오아링하는 익스클루시브 오아게이트(X0R3.8')와, 상기 익스클루시브 오아게이트(X0R2.8', X0R3.2), (X0R2.8', X0R3.3), (X0R3.8', X0R4.2), (X0R3.8', X0R4.3), (X0R3.8', X0R4.8), (X0R4.8', X0R5.2), (X0R4.8', XOR5.3), (X0R4.8', X0R5.8), (X0R5.8', X0R6.2), (X0R5.8', X0R6.3), (X0R5.8', X0R6.8), (X0R6.8', X0R7.2), (XOR6.8', X0R7.3), (X0R6.8', X0R7.8), (X0R7.8', X0R8.2), (X0R7.8', XOR8.3), (X0R7.8', X0R8.8)의 출력을 배타적 오아링하는 익스클루시브 오아게이트 (X0R3.2', X0R3.3'), (X0R4.2', X0R4.3', XOR4.8'), (X0R5.2', X0R5.3', X0R5.8'), (X0R6.2', X0R6.3', X0R6.8'), (X0R7.2', X0R7.3', XOR7.8'), (X0R8.2', X0R8.3', XOR8.8')로 구성한 것을 특징으로 갈로아 필드 곱셈 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930024860A 1993-11-20 1993-11-20 갈로아 필드 곱셈회로 KR950015182B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930024860A KR950015182B1 (ko) 1993-11-20 1993-11-20 갈로아 필드 곱셈회로
EP94402635A EP0654732B1 (en) 1993-11-20 1994-11-18 Galois field multiplication method and multiplier utilizing the same
US08/341,183 US5502665A (en) 1993-11-20 1994-11-18 Galois field multiplier
DE69421362T DE69421362T2 (de) 1993-11-20 1994-11-18 Galois-Feldmultiplizierverfahren und Multiplizierer zur Durchführung dieses Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024860A KR950015182B1 (ko) 1993-11-20 1993-11-20 갈로아 필드 곱셈회로

Publications (2)

Publication Number Publication Date
KR950015064A true KR950015064A (ko) 1995-06-16
KR950015182B1 KR950015182B1 (ko) 1995-12-23

Family

ID=19368615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024860A KR950015182B1 (ko) 1993-11-20 1993-11-20 갈로아 필드 곱셈회로

Country Status (4)

Country Link
US (1) US5502665A (ko)
EP (1) EP0654732B1 (ko)
KR (1) KR950015182B1 (ko)
DE (1) DE69421362T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431576B1 (ko) * 1995-08-29 2004-08-25 아트멜 코포레이숀 갈로아필드다항식승산/제산회로및그것을통합하는디지탈신호프로세서
KR102319110B1 (ko) * 2021-07-12 2021-10-29 주식회사 이노스템바이오 세포성 바이오 의약품의 장기 보존을 위한 동결보존액 조성물

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768168A (en) * 1996-05-30 1998-06-16 Lg Semicon Co., Ltd. Universal galois field multiplier
US6473779B1 (en) * 1996-10-03 2002-10-29 Texas Instruments Incorporated Combinatorial polynomial multiplier for galois field 256 arithmetic
US6366941B1 (en) * 1998-02-03 2002-04-02 Texas Instruments Incorporated Multi-dimensional Galois field multiplier
US6199087B1 (en) 1998-06-25 2001-03-06 Hewlett-Packard Company Apparatus and method for efficient arithmetic in finite fields through alternative representation
US6178436B1 (en) 1998-07-01 2001-01-23 Hewlett-Packard Company Apparatus and method for multiplication in large finite fields
TW440789B (en) 1999-04-28 2001-06-16 Via Tech Inc Multiplier
US6760742B1 (en) * 2000-02-18 2004-07-06 Texas Instruments Incorporated Multi-dimensional galois field multiplier
JP4371520B2 (ja) * 2000-03-06 2009-11-25 三菱電機株式会社 Ｃｒｃ演算装置
RU2179366C1 (ru) * 2001-05-22 2002-02-10 Плотников Андрей Алексеевич Способ передачи дискретного сообщения и система для его осуществления
US7178091B1 (en) * 2001-07-10 2007-02-13 National Semiconductor Corporation Reed solomon encoder
KR100438456B1 (ko) * 2001-09-29 2004-07-03 경북대학교 산학협력단 유한필드상의 디지트 시리얼 시스톨릭 곱셈기
US7283628B2 (en) * 2001-11-30 2007-10-16 Analog Devices, Inc. Programmable data encryption engine
US7269615B2 (en) 2001-12-18 2007-09-11 Analog Devices, Inc. Reconfigurable input Galois field linear transformer system
US7508937B2 (en) * 2001-12-18 2009-03-24 Analog Devices, Inc. Programmable data encryption engine for advanced encryption standard algorithm
FR2853424B1 (fr) * 2003-04-04 2005-10-21 Atmel Corp Architecture de multiplicateurs polynomial et naturel combines
US7774679B2 (en) * 2005-02-14 2010-08-10 Hitachi Global Storage Technologies Netherlands B.V. Techniques for performing reduced complexity galois field arithmetic for correcting errors
US7475329B2 (en) * 2005-02-16 2009-01-06 Hitachi Global Storage Technologies Netherlands B.V. Techniques for performing Galois field logarithms for detecting error locations that require less storage space
US7467346B2 (en) * 2005-08-18 2008-12-16 Hitachi Global Storage Technologies Netherlands, B.V. Decoding error correction codes using a modular single recursion implementation
US8024391B2 (en) * 2006-11-06 2011-09-20 Atmel Rousset S.A.S. Modular multiplication method with precomputation using one known operand
US8099655B1 (en) 2007-12-20 2012-01-17 Pmc-Sierra Us, Inc. Galois field multiplier system and method
TWI465958B (zh) * 2012-06-08 2014-12-21 Univ Lunghwa Sci & Technology Error detection of finite field multiplication devices
US10148285B1 (en) 2012-07-25 2018-12-04 Erich Schmitt Abstraction and de-abstraction of a digital data stream
US9417843B2 (en) 2013-08-20 2016-08-16 Apple Inc. Extended multiply
US10795858B1 (en) 2014-02-18 2020-10-06 Erich Schmitt Universal abstraction and de-abstraction of a digital data stream

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431576B1 (ko) * 1995-08-29 2004-08-25 아트멜 코포레이숀 갈로아필드다항식승산/제산회로및그것을통합하는디지탈신호프로세서
KR102319110B1 (ko) * 2021-07-12 2021-10-29 주식회사 이노스템바이오 세포성 바이오 의약품의 장기 보존을 위한 동결보존액 조성물
WO2023286962A1 (ko) * 2021-07-12 2023-01-19 주식회사 이노스템바이오 세포성 바이오 의약품의 장기 보존을 위한 동결보존액 조성물

Also Published As

Publication number Publication date
KR950015182B1 (ko) 1995-12-23
EP0654732B1 (en) 1999-10-27
US5502665A (en) 1996-03-26
DE69421362T2 (de) 2000-12-07
EP0654732A1 (en) 1995-05-24
DE69421362D1 (de) 1999-12-02

Similar Documents

Publication Publication Date Title
KR950015064A (ko) 갈로아 필드 곱셈 방법 및 회로
GB2314649A (en) Exponentiation Circuit Utilizing Shift Means and Method of Using Same
JPH0612229A (ja) 乗累算回路
CN113672196B (zh) 一种基于单数字信号处理单元的双乘法计算装置和方法
KR100221517B1 (ko) 고속 다이나믹 바이너리 인크리멘터
KR960042336A (ko) 부호/무부호 수 겸용 곱셈기
JPH0793134A (ja) 乗算器
KR970059919A (ko) 나머지 계산방법 및 회로
KR950001480A (ko) 고속 소형 디지탈 곱셈기
JP4042215B2 (ja) 演算処理装置およびその方法
JP4954019B2 (ja) 演算装置
KR980004017A (ko) 적, 합 연산 장치
KR950033806A (ko) 부스 알고리즘을 이용한 승산기
JPH0784762A (ja) 乗算回路
JP2006301685A (ja) 乗算装置
JPH02115929A (ja) 乗算器
JP3130797B2 (ja) 積和演算処理方法およびその装置
JP3803653B2 (ja) 乗算処理装置
SU1179322A1 (ru) Устройство дл умножени двух чисел
JP3077880B2 (ja) スティッキービット検出回路
SU875387A1 (ru) Арифметическое устройство дл базовой операции быстрого преобразовани фурье
KR970029020A (ko) Fir 필터의 최적화 계수 연산을 위한 곱셈기
JPS62147526A (ja) 乗算器
KR950009418A (ko) 무부호 정수와 2의 보수 승산방법
KR970049461A (ko) 산술 연산 장치를 이용한 부스 알고리즘 곱셈 연산 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee