KR950009418A - 무부호 정수와 2의 보수 승산방법 - Google Patents
무부호 정수와 2의 보수 승산방법 Download PDFInfo
- Publication number
- KR950009418A KR950009418A KR1019930018792A KR930018792A KR950009418A KR 950009418 A KR950009418 A KR 950009418A KR 1019930018792 A KR1019930018792 A KR 1019930018792A KR 930018792 A KR930018792 A KR 930018792A KR 950009418 A KR950009418 A KR 950009418A
- Authority
- KR
- South Korea
- Prior art keywords
- complement
- multiplier
- multiplication
- unsigned integer
- multiplication method
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
본 발명은 무부호 정수와 2의 보수 승산방법에 관한 것으로, 부호표시가 없는 피연산자의 승산데이터를 입력시키는 제1과정과, 그 입력되는 피연자의 피승수와 승수의 최상위비트를 검증하여 최상위비트가 '1'일 경우에 해당 피연산자를 2의 보수처리하는 제2과정, 상기 검증된 승산데이터를 승산하는 제3과정 및, 상기 제2과정에서 2의 보수가 취해진 경우 제3과정의 결과치를 다시 2의 보수처리하여 최종적인 승산결과치를 얻는 제4과정으로 구성된 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 무부호 정수와 2의 보수 승산장치의 개략적인 블럭구성도.
제2도는 본 발명에 따른 무부호 정수와 2의 보수 승산방법을 설명하는 플로우차트이다.
Claims (3)
- 부호표시가 없는 피연산자의 승산데이터를 입력시키는 제1과정과, 상기 입력되는 피연자의 피승수와 승수의 최상위비트를 검증하는 제2과정, 상기 검증된 승산데이터를 승산하는 제3과정 및, 상기 제2과정에서 2의 보수가 취해진 경우 제3과정의 결과치를 다시 2의 보수처리하여 최종적인 승산결과치를 얻는 제4과정으로 구성된 것을 특징으로 하는 무부호 정수와 2의 보수 승산방법.
- 제1항에 있어서, 상기 제2과정은 피승수의 최상위비트상태에 따라 2의 보수를 취하는 단계와, 승수의 최상위비트상태에 따라 2의 보수를 취하는 단계로 구성된 것을 특징으로 하는 무부호 정수와 2의 보수 승산방법.
- 제2항에 있어서, 상기 피승수 및 승수의 최상위비트는 '1'일 경우에만 2의 보수처리가 수행되고, '1'이 아니면 처음 입력된 상태의 피승수와 승수가 그대로 출력승산되는 것을 특징으로 하는 무부호 정수와 2의 보수 승산방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930018792A KR950009418A (ko) | 1993-09-17 | 1993-09-17 | 무부호 정수와 2의 보수 승산방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930018792A KR950009418A (ko) | 1993-09-17 | 1993-09-17 | 무부호 정수와 2의 보수 승산방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950009418A true KR950009418A (ko) | 1995-04-24 |
Family
ID=66824320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930018792A KR950009418A (ko) | 1993-09-17 | 1993-09-17 | 무부호 정수와 2의 보수 승산방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950009418A (ko) |
-
1993
- 1993-09-17 KR KR1019930018792A patent/KR950009418A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950001520A (ko) | 인공 뉴런 및 그 이용 방법 | |
| EP0351242A3 (en) | Floating point arithmetic units | |
| EP0212571A3 (en) | Method and circuit for performing discrete transforms | |
| KR940020501A (ko) | 파풀레이션 카운트의 계산장치와 계산 및 누적장치(computer hardware instruction and method for compuring population counts) | |
| KR950009418A (ko) | 무부호 정수와 2의 보수 승산방법 | |
| KR850004819A (ko) | 승산 회로 | |
| US7672989B2 (en) | Large number multiplication method and device | |
| Deepa et al. | VLSI design of a squaring architecture based on yavadunam sutra of Vedic mathematics | |
| WO2003096180A3 (en) | Fast multiplication circuits | |
| KR960042336A (ko) | 부호/무부호 수 겸용 곱셈기 | |
| KR960018870A (ko) | 다치 논리곱 연산장치 | |
| KR960009713A (ko) | 승산기에서의 부스 레코딩회로 | |
| US5742533A (en) | Method and apparatus for modulus error checking | |
| Jones | Tools of Robustness for Item Response Theory. | |
| KR930024291A (ko) | 승산방법 및 회로 | |
| KR890012221A (ko) | 고속 승산기 및 이에 의한 승산 방법 | |
| KR950006584A (ko) | 승산회로 | |
| JPH09101877A (ja) | 乗算演算方法及び乗算演算装置 | |
| KR910005150A (ko) | 계산기 및 이 계산기에 이용되는 연산방법 | |
| KR950007293A (ko) | 고속 승산-누산회로 | |
| KR100384233B1 (ko) | 공개키 암호시스템에 적용하기 위한 점화식 구축방법 | |
| Sreelakshmi et al. | A Frame Work for Decimal Floating Point Multiplier Using Vinculum Multipliers | |
| KR950033807A (ko) | 이진 승산기 | |
| KR890007164A (ko) | 디지탈 데이타 처리기 및 그 방법 | |
| KR970017014A (ko) | 승산기에 있어서 부스 레코딩 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |