KR970017014A - 승산기에 있어서 부스 레코딩 장치 - Google Patents
승산기에 있어서 부스 레코딩 장치 Download PDFInfo
- Publication number
- KR970017014A KR970017014A KR1019950032864A KR19950032864A KR970017014A KR 970017014 A KR970017014 A KR 970017014A KR 1019950032864 A KR1019950032864 A KR 1019950032864A KR 19950032864 A KR19950032864 A KR 19950032864A KR 970017014 A KR970017014 A KR 970017014A
- Authority
- KR
- South Korea
- Prior art keywords
- multiplier
- result
- recording apparatus
- booth recording
- multiplication
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
본 발명은 부스 레코딩 알고리즘을 이용하여 부분적을 고속으로 생성 할 수 있는 승산기에 있어서 부스 레코딩 장치에 관한 것으로, 본 발명에서는 부스 레코딩 알고리즘을 이용하여 피승수와 승수에 대한 부분적을 병렬로 처리함으로써 피승수와 승수에 대한 부분적을 고속으로 생성할 수 있으므로 승산 처리 속도가 빨라진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 승산기에 있어서 부스 레코딩 장치의 일 실시예를 나타낸 블록도,
제6도는 제5도의 각 부분적 생성부의 일 실시예를 나타낸 블록도.
Claims (1)
- 피승수가 2비트 부호확장된 결과는 논리 부정 연산시켜 출력하는 제1논리 부정 회로(30)와; 피승수가 1비트 부호확장된 후, 2가 곱해진 결과를 논리 부정 연산시켜 출력하는 제2논리 부정 회로(32)와; 승수가 레코딩된 결과에 따라 상기 제1, 제2논리 부정 회로(30,32)의 출력 중에서 하나를 선택해서 출력하는 제1멀티플렉서(34)와; 상기 제1멀티플렉서(34)의 출력에 “1”을 가산해서 출력하는 인크리먼터(36)와; 상기 승수가 레코딩 된 결과에 따라 피승수가 2비트 부호확장된 결과 및 상기 피승수가 1비트 부호확장된 후, 2가 곱해진 결과 그리고 상기 인크리먼터(36)의 출력 중에서 하나를 선택해서 출력하는 제2멀티플렉서(38)를 포함하여 이루어지는 승산기에 있어서 부스 레코딩 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032864A KR970017014A (ko) | 1995-09-29 | 1995-09-29 | 승산기에 있어서 부스 레코딩 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032864A KR970017014A (ko) | 1995-09-29 | 1995-09-29 | 승산기에 있어서 부스 레코딩 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970017014A true KR970017014A (ko) | 1997-04-28 |
Family
ID=66616498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032864A KR970017014A (ko) | 1995-09-29 | 1995-09-29 | 승산기에 있어서 부스 레코딩 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970017014A (ko) |
-
1995
- 1995-09-29 KR KR1019950032864A patent/KR970017014A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zimmermann | Efficient VLSI implementation of modulo (2/sup n//spl plusmn/1) addition and multiplication | |
| TW200619936A (en) | An apparatus and method for an address generation circuit | |
| Srinivas et al. | New realization of low area and high-performance Wallace tree multipliers using booth recoding unit | |
| JP2009507413A (ja) | 全加算器モジュールおよび該全加算器モジュールを用いる乗算器デバイス | |
| KR970017014A (ko) | 승산기에 있어서 부스 레코딩 장치 | |
| US6151616A (en) | Method and circuit for detecting overflow in operand multiplication | |
| WO2003096180A3 (en) | Fast multiplication circuits | |
| KR960009713A (ko) | 승산기에서의 부스 레코딩회로 | |
| KR19990071129A (ko) | 부스 곱셈기의 부분곱 처리장치 | |
| Ravi et al. | Pipelined C2 MOS register high speed modified Booth multiplier | |
| KR950007293A (ko) | 고속 승산-누산회로 | |
| KR980004029A (ko) | 이진 합에 대한 제로 검출 | |
| KR950007294A (ko) | 고속 파이프라인 승산회로 | |
| KR950006583A (ko) | 곱셈 회로 및 그 방법 | |
| JPH09101877A (ja) | 乗算演算方法及び乗算演算装置 | |
| KR970012121A (ko) | 곱셈기의 스티키(sticky) 비트 발생회로 | |
| KR0136484B1 (ko) | 이진 보수 발생을 위한 병렬 곱셈기 | |
| KR950006588A (ko) | 고속연산형 가산기 | |
| KR930024291A (ko) | 승산방법 및 회로 | |
| KR950033806A (ko) | 부스 알고리즘을 이용한 승산기 | |
| Vanitha et al. | Implementation of 16-Bit Vedic Multiplier Using Modified CSA | |
| KR950033809A (ko) | 수정형 부스승산기에 있어서 부분곱 행 생성회로 | |
| Sureshbabu et al. | A Radix-16 Booth Multiplier Based on Recoding Adder with Ultra High Power Efficiency and Reduced Complexity for Neuroimaging | |
| KR950009418A (ko) | 무부호 정수와 2의 보수 승산방법 | |
| KR950033807A (ko) | 이진 승산기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |