JPS605339A - デイジタル信号処理装置 - Google Patents
デイジタル信号処理装置Info
- Publication number
- JPS605339A JPS605339A JP58113475A JP11347583A JPS605339A JP S605339 A JPS605339 A JP S605339A JP 58113475 A JP58113475 A JP 58113475A JP 11347583 A JP11347583 A JP 11347583A JP S605339 A JPS605339 A JP S605339A
- Authority
- JP
- Japan
- Prior art keywords
- section
- register
- calculation
- digital signal
- underflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
所業上の利用分野
本発明は、時系列をなす複数個のディジタルデータに対
して所定の係数を乗算した後加算することから成る単位
演算段が複数段縦続して設けられているディジタル信号
の処理装置に関し、特に非巡回形ディジタルフィルタ若
しくは巡回形ディジタルフィルタに用いて最適なもので
ある。
して所定の係数を乗算した後加算することから成る単位
演算段が複数段縦続して設けられているディジタル信号
の処理装置に関し、特に非巡回形ディジタルフィルタ若
しくは巡回形ディジタルフィルタに用いて最適なもので
ある。
背景技術とその問題点
上述のような演算を行なうディジタル信号の処理装置に
おいては、演算レジスタが有限語長で、固定小数点演算
を行っているため特に加算においてオーバーフローが生
じたり、アンダーフローが生じたりすることがある。そ
こでオーバーフローやアンダーフローに対して従来から
行なわれている対策の一つは、オーバーフローやアンタ
ーフロー発生時に、その演算レジスタの語長で表現でき
る最大値（最小値）を計算値として計算を続けるという
ことか行なわれてきた。しかしながら、この方法による
とディジタル情報として処理されるアナログ信号が非線
形に歪んでしまうため、フィルタ出力信号の品質か劣化
する。
おいては、演算レジスタが有限語長で、固定小数点演算
を行っているため特に加算においてオーバーフローが生
じたり、アンダーフローが生じたりすることがある。そ
こでオーバーフローやアンダーフローに対して従来から
行なわれている対策の一つは、オーバーフローやアンタ
ーフロー発生時に、その演算レジスタの語長で表現でき
る最大値（最小値）を計算値として計算を続けるという
ことか行なわれてきた。しかしながら、この方法による
とディジタル情報として処理されるアナログ信号が非線
形に歪んでしまうため、フィルタ出力信号の品質か劣化
する。
才た別の対策として、処理されるディジタル信号に対応
するアナログ信号の入力信号の入カレベ 。
するアナログ信号の入力信号の入カレベ 。
ルを小さくする（大きくする〕か、あるいは係数乗算に
おける係数値を小さくする（大きくする）方法が用いら
れることがあるが、この方法では処理系のダイナミック
１／ンジが縮小したり、係数乗算の理想値から外れてフ
ィルタとして所要の特性が得られな（なる問題がある。
おける係数値を小さくする（大きくする）方法が用いら
れることがあるが、この方法では処理系のダイナミック
１／ンジが縮小したり、係数乗算の理想値から外れてフ
ィルタとして所要の特性が得られな（なる問題がある。
発明の目的
本発明は上述の問題点に鑑み、オーバーフローやアンダ
ーフローの発生防止に有効であり、処理信号の劣化や処
理系の性能低下が全く生じない手段を提供することを目
的とする。
ーフローの発生防止に有効であり、処理信号の劣化や処
理系の性能低下が全く生じない手段を提供することを目
的とする。
発明の概要
本発明は、時系列をなす複数個のディジタルデータに対
して所定の係数を乗算した後加算することから成る単位
演算段が複数段縦続して設けられているディジタル信号
処理装置において、各単位演算段において演算結果のオ
ーバーフロー若しくはアンダーフローが生じたときその
単位演算段の入力ディジタルデータの値を％倍若しくは
２倍にして演算を再度実行させる入力値変更手段と、オ
ーバーフローを＋１、アンダーフローを−１として全段
についてその発生回数を累積する手段と、最終段の出力
に対して２”Ｋ＠ （１％は累積手段による累積値〕の
補正を行う補正手段とを具備させたものである。この構
成により、オーバーフロー及びアンダーフローを防止し
、処理系のダイナミックレンジ（又は演算語長）を最大
限有効に利用した処理を行うことができる。
して所定の係数を乗算した後加算することから成る単位
演算段が複数段縦続して設けられているディジタル信号
処理装置において、各単位演算段において演算結果のオ
ーバーフロー若しくはアンダーフローが生じたときその
単位演算段の入力ディジタルデータの値を％倍若しくは
２倍にして演算を再度実行させる入力値変更手段と、オ
ーバーフローを＋１、アンダーフローを−１として全段
についてその発生回数を累積する手段と、最終段の出力
に対して２”Ｋ＠ （１％は累積手段による累積値〕の
補正を行う補正手段とを具備させたものである。この構
成により、オーバーフロー及びアンダーフローを防止し
、処理系のダイナミックレンジ（又は演算語長）を最大
限有効に利用した処理を行うことができる。
実施例
以下本発明の実施例を第１図〜第４図を用いて説明する
。
。
第１図は本発明が適用される２Ｎ次の巡回形ディジタル
フィルタの一実施例を示し、このディジタルフィルタは
第２図で示される基本的な２次の巡回形ディジタルフィ
ルタで構成される単位セクション（単位演算段）を８個
縦続接続して所要の特性を得るようにしたものである。
フィルタの一実施例を示し、このディジタルフィルタは
第２図で示される基本的な２次の巡回形ディジタルフィ
ルタで構成される単位セクション（単位演算段）を８個
縦続接続して所要の特性を得るようにしたものである。
第２図において、入力ｒｉ及び出力３／ｉ は遅延素子
（１−１）（１−２）及び（２−１）（２−２）によっ
て１ワードずつ遅延され、データｘｉ ％ｊｃｉ−１、
＄１−２、ｙｉ −１％ ｙｌ−２に対して乗算器（３
−１）〜（３−５）に渕≠＃巽転矩銖よって係数αｏ１
α１、β１、β２が夫々掛けられ、乗算結果が加算器（
４）によって加算されて、フィルタ出力ｙｉが得られる
。なお”ｌ、ｙｉ に対して−１−１、”ｌ−２、！／
Ｉ−１ｓ ３’ｌ−２は夫々１ブロツク（ワード）ずつ
前のデータである。
（１−１）（１−２）及び（２−１）（２−２）によっ
て１ワードずつ遅延され、データｘｉ ％ｊｃｉ−１、
＄１−２、ｙｉ −１％ ｙｌ−２に対して乗算器（３
−１）〜（３−５）に渕≠＃巽転矩銖よって係数αｏ１
α１、β１、β２が夫々掛けられ、乗算結果が加算器（
４）によって加算されて、フィルタ出力ｙｉが得られる
。なお”ｌ、ｙｉ に対して−１−１、”ｌ−２、！／
Ｉ−１ｓ ３’ｌ−２は夫々１ブロツク（ワード）ずつ
前のデータである。
第１図の各セクション１（ｉ−１，２、・・曲・曲・Ｎ
）は夫々第２図の構成とされ、 ｐ＝ｏｑ＝１ の演算が逐次性われ、次の伝達関数Ｈ（ｚ）で表わされ
る周波数軸についての信号操作が行われる。
）は夫々第２図の構成とされ、 ｐ＝ｏｑ＝１ の演算が逐次性われ、次の伝達関数Ｈ（ｚ）で表わされ
る周波数軸についての信号操作が行われる。
なお本発明が適用されるディジタル信号処理装置は第２
図のようなハードウェアで構成される場合もあるが、次
の第３図のように乗算器を備える高速プロセッサ及びそ
のソフトウェアでも実現することができる。
図のようなハードウェアで構成される場合もあるが、次
の第３図のように乗算器を備える高速プロセッサ及びそ
のソフトウェアでも実現することができる。
第６図において、入力データは入出力ボート００）から
内部データバスα１）を通ってデータＲＡＭ（＋２１に
記憶される。またデータＲ，ＯＭ （＋３）内には第２
図の係数αｏ１α１、α２、β１、β２ に和尚する係
数データが記憶されている。ＲＡＭＱ３及びＲＯＭ （
１３）のデータは乗算器０１こ導出され、係数乗算が行
われたのち演算ユニットａ５）を介してデータＦｔＡＭ
（ｌ］こ記憶される。そして各乗算結果が演算ユニット
０５１によって所定の順序で加算されてフィルター出力
が得られる。演算制御及びデータ転送制御は命令ＲＯＭ
（１６）に書込まれた命令コードによって実行される。
内部データバスα１）を通ってデータＲＡＭ（＋２１に
記憶される。またデータＲ，ＯＭ （＋３）内には第２
図の係数αｏ１α１、α２、β１、β２ に和尚する係
数データが記憶されている。ＲＡＭＱ３及びＲＯＭ （
１３）のデータは乗算器０１こ導出され、係数乗算が行
われたのち演算ユニットａ５）を介してデータＦｔＡＭ
（ｌ］こ記憶される。そして各乗算結果が演算ユニット
０５１によって所定の順序で加算されてフィルター出力
が得られる。演算制御及びデータ転送制御は命令ＲＯＭ
（１６）に書込まれた命令コードによって実行される。
なお第３図の各部に付された記号において、Ｋ及びＬは
乗算器０４）の入力レジスタ、Ｎ及びＭは出力レジスタ
、ＲＯはデータＲ，ＯＭ Ｑ３１のバッファー、ＭＰＸ
、 Ｓ Ｒ１，ＡＣ，は夫々演算ユニツ）（１５０こ付
属する入力マルチプレクサ、シフトレジスタ、アキュム
レータレジスタを夫々示す。
乗算器０４）の入力レジスタ、Ｎ及びＭは出力レジスタ
、ＲＯはデータＲ，ＯＭ Ｑ３１のバッファー、ＭＰＸ
、 Ｓ Ｒ１，ＡＣ，は夫々演算ユニツ）（１５０こ付
属する入力マルチプレクサ、シフトレジスタ、アキュム
レータレジスタを夫々示す。
次に第１図の２Ｎ次の巡回形ディジタルフィルタの処理
を第６図装置により行なう場合の演算処理について第４
図のフローチャートを参照して説明する。
を第６図装置により行なう場合の演算処理について第４
図のフローチャートを参照して説明する。
まずセクションＡ Ｉ （１＝１・・・・・・・・・・
・・Ｎ）を記憶するレジスタ■の内容を１”とし、レジ
スタＲの内容を０”とする。このレジスタＲには加算に
よりオーバーフローが発生する毎に１”が加えられ、ア
ンダーフローが発生する毎に′−１”が加えられる。
・・Ｎ）を記憶するレジスタ■の内容を１”とし、レジ
スタＲの内容を０”とする。このレジスタＲには加算に
よりオーバーフローが発生する毎に１”が加えられ、ア
ンダーフローが発生する毎に′−１”が加えられる。
次に新たな入力データｘ１ についてセクション１の処
理に相当する演算が、演算ユニット（＋５）及び乗算器
Ｏａにおいて命令ＲＯＭ ｆ１６１に有き込才れた命令
コードによって実行される。その演算結果ｙ１は第１図
におけるセクション２の入力に相当し、このセクション
２での処理に対応する同様な演算が再び行われる。これ
をＮ回繰り返すことにより、第１図のセクションＮの出
力ｙＮに相当する最終出力が得られる。
理に相当する演算が、演算ユニット（＋５）及び乗算器
Ｏａにおいて命令ＲＯＭ ｆ１６１に有き込才れた命令
コードによって実行される。その演算結果ｙ１は第１図
におけるセクション２の入力に相当し、このセクション
２での処理に対応する同様な演算が再び行われる。これ
をＮ回繰り返すことにより、第１図のセクションＮの出
力ｙＮに相当する最終出力が得られる。
各セクションごとの演算について、オーバーフロー又は
アンダーフローの有無が演算ユニット（１５）に付属し
た検出部においてチェックされている。
アンダーフローの有無が演算ユニット（１５）に付属し
た検出部においてチェックされている。
セクション正においてオーバーフローが生じた場合には
、レジスタＲに１が加えられ、このセクションｉの入力
値が長く倍に修正されてから再びフィルター演算が実行
される。またアンダーフローが生じた場合には、レジス
タＲに−１が加えられ、このセクションｉの入力値が２
倍にされてから再びフィルター演算が行われる。再演算
でオーバーフロー又はアンダーフローが再ひ住じたなら
ば、レジスタＨに＋１又は−１が加えられると共ｔこ、
入力値が更に％倍又は２倍（元の入力値に対して ゛は
％倍又は４倍）にされる。即ち、オーバーフロー又はア
ンダーフローが住じなくなるまで、セクションｉの入力
値が％倍ずつ減衰または２倍ずつ増大される。
、レジスタＲに１が加えられ、このセクションｉの入力
値が長く倍に修正されてから再びフィルター演算が実行
される。またアンダーフローが生じた場合には、レジス
タＲに−１が加えられ、このセクションｉの入力値が２
倍にされてから再びフィルター演算が行われる。再演算
でオーバーフロー又はアンダーフローが再ひ住じたなら
ば、レジスタＨに＋１又は−１が加えられると共ｔこ、
入力値が更に％倍又は２倍（元の入力値に対して ゛は
％倍又は４倍）にされる。即ち、オーバーフロー又はア
ンダーフローが住じなくなるまで、セクションｉの入力
値が％倍ずつ減衰または２倍ずつ増大される。
セクション歪においてオーバーフロー又はアンダーフロ
ーが住じない状態になったならば、レジスタ■の内容が
＋１増加され、次のセクション１十１での演算が実行さ
れる。レジスタ■の内容がＮになると、セクションＮま
での演算が終了したことになるので、その最終演算結果
ｙＮ屹対して２Ｒ倍の補正が施される。Ｒ・はレジスタ
凡の内容であり、これはオーバーフロー又はアンダーフ
ロ一時の再演算に際して入力値を％倍または２倍にした
回数のセクション１からＮまでの全段塾の累積値である
。この補正演算３’Ｎ Ｘ ２Ｒによって演算結果は正
しい値ｌこ修正される。この結果、オーバーフローやア
ンダーフローが生ずることがなく、従って、歪のないフ
ィルタリング処理を行うことができる。
ーが住じない状態になったならば、レジスタ■の内容が
＋１増加され、次のセクション１十１での演算が実行さ
れる。レジスタ■の内容がＮになると、セクションＮま
での演算が終了したことになるので、その最終演算結果
ｙＮ屹対して２Ｒ倍の補正が施される。Ｒ・はレジスタ
凡の内容であり、これはオーバーフロー又はアンダーフ
ロ一時の再演算に際して入力値を％倍または２倍にした
回数のセクション１からＮまでの全段塾の累積値である
。この補正演算３’Ｎ Ｘ ２Ｒによって演算結果は正
しい値ｌこ修正される。この結果、オーバーフローやア
ンダーフローが生ずることがなく、従って、歪のないフ
ィルタリング処理を行うことができる。
なお上述の実施例において、入力値を％倍又は２倍する
代りに、乗算係数αｏ１α１・・・・・・・・・・・・
β１、β２・・・・・・・・・・・・を変化させてオー
バーフロー又はアンダーフローが生じないようにしても
よい。
代りに、乗算係数αｏ１α１・・・・・・・・・・・・
β１、β２・・・・・・・・・・・・を変化させてオー
バーフロー又はアンダーフローが生じないようにしても
よい。
発明の効果
本発明は上述の如くオーバーフローやアンダーフローの
発生を効果的ζこ防止し、これにより歪のないディジタ
ル信号処理を行うことができ、従って、処理系のダイナ
ミックレンジ一杯の信号を入力信号とすることができ、
必要最小限のハードウェアでダイナミックレンジ（又は
演算語長）を最大限に有効に利用した処理を行うことが
できる。
発生を効果的ζこ防止し、これにより歪のないディジタ
ル信号処理を行うことができ、従って、処理系のダイナ
ミックレンジ一杯の信号を入力信号とすることができ、
必要最小限のハードウェアでダイナミックレンジ（又は
演算語長）を最大限に有効に利用した処理を行うことが
できる。
第１図は本発明が適用される２Ｎ次の巡回形ディジタル
フィルタを示すブロック図、第２図は第１図の各セクシ
ョンを構成する基本的な２次の巡回形テイジタルフィル
タの回路図、第３図は第２図と同等な性能を有するディ
ジタルシグナルプロセッサのブロック図、第４図は本発
明の一実施例を示す第３図のプロセッサのデータ処理手
順を説明するフローチャートである。 なお図面に用いた符号において、 （１−１）（１−２）・・・遅延素子 （２−１）（２−２）・・・遅延素子 （３−１）〜（３−５）・・・乗算器 ＱＯ）・・・・・・・・・・・・・・・・・・・・・入
出力ボート０１）・・・・・・・・・・・・・・・内部
データバス０２）・・・・・・・・・・・・・・・デー
タＲＡＭ０３）・・・・・・・・・・・・・・・データ
ＩＬ ＯＭ（Ｉ４）・・・・・・・・・・・・・・・乗
算器０９・・・・・・・・・・・・・・・演算ユニット
αｅ・・・・・・・・・・・・・・・命令ＲＯＭである
。 代理人 土星 勝 〃 常包芳男 〃 杉浦俊貴
フィルタを示すブロック図、第２図は第１図の各セクシ
ョンを構成する基本的な２次の巡回形テイジタルフィル
タの回路図、第３図は第２図と同等な性能を有するディ
ジタルシグナルプロセッサのブロック図、第４図は本発
明の一実施例を示す第３図のプロセッサのデータ処理手
順を説明するフローチャートである。 なお図面に用いた符号において、 （１−１）（１−２）・・・遅延素子 （２−１）（２−２）・・・遅延素子 （３−１）〜（３−５）・・・乗算器 ＱＯ）・・・・・・・・・・・・・・・・・・・・・入
出力ボート０１）・・・・・・・・・・・・・・・内部
データバス０２）・・・・・・・・・・・・・・・デー
タＲＡＭ０３）・・・・・・・・・・・・・・・データ
ＩＬ ＯＭ（Ｉ４）・・・・・・・・・・・・・・・乗
算器０９・・・・・・・・・・・・・・・演算ユニット
αｅ・・・・・・・・・・・・・・・命令ＲＯＭである
。 代理人 土星 勝 〃 常包芳男 〃 杉浦俊貴
Claims (1)
- 時系列をなす複数個のディジタルデータに対して所定の
係数を乗算した後加算することから成る単位演算段が複
数段縦続して設けられているディジタル信号処理装置に
おいて、各単位演算段において演算結果のオーバーフロ
ー若しくはアンダーフローか生じたときその単位演算段
の入力ディジタルデータの値を％倍若しくは２倍にして
演算を再度実行させる入力値変更手段と、オーバーフロ
ーを＋１、アンダーフローを−１として全段についてそ
の発生回数を累積する手段と、最終段の出力に対して２
Ｒ’倍（Ｒは累積手段による累積値）の補正を行う補正
手段とを具備するディジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113475A JPS605339A (ja) | 1983-06-23 | 1983-06-23 | デイジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113475A JPS605339A (ja) | 1983-06-23 | 1983-06-23 | デイジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605339A true JPS605339A (ja) | 1985-01-11 |
Family
ID=14613203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113475A Pending JPS605339A (ja) | 1983-06-23 | 1983-06-23 | デイジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605339A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263909A (ja) * | 1987-04-22 | 1988-10-31 | Victor Co Of Japan Ltd | デジタル信号の演算装置におけるオ−バ−ロ−ド防止用ピ−ク表示装置 |
| JPS63292716A (ja) * | 1987-05-25 | 1988-11-30 | Victor Co Of Japan Ltd | デジタル信号の演算装置におけるオ−バ−ロ−ド防止用ピ−ク表示装置 |
| JPS63316165A (ja) * | 1987-06-18 | 1988-12-23 | Sanyo Electric Co Ltd | デジタル信号処理装置 |
| JPH01179515A (ja) * | 1988-01-11 | 1989-07-17 | Sanyo Electric Co Ltd | デジタル信号処理装置 |
-
1983
- 1983-06-23 JP JP58113475A patent/JPS605339A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263909A (ja) * | 1987-04-22 | 1988-10-31 | Victor Co Of Japan Ltd | デジタル信号の演算装置におけるオ−バ−ロ−ド防止用ピ−ク表示装置 |
| JPS63292716A (ja) * | 1987-05-25 | 1988-11-30 | Victor Co Of Japan Ltd | デジタル信号の演算装置におけるオ−バ−ロ−ド防止用ピ−ク表示装置 |
| JPS63316165A (ja) * | 1987-06-18 | 1988-12-23 | Sanyo Electric Co Ltd | デジタル信号処理装置 |
| JPH01179515A (ja) * | 1988-01-11 | 1989-07-17 | Sanyo Electric Co Ltd | デジタル信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100310584B1 (ko) | 승산-가산연산을이용한신호처리시스템 | |
| US7378995B2 (en) | Low-complexity sampling rate conversion method and apparatus for audio processing | |
| JPS6230467B2 (ja) | ||
| US5936870A (en) | Arithmetic operating device for digital signal processing and method therefor | |
| JPH10233652A (ja) | 巡回形ディジタルフィルタ | |
| JPS605339A (ja) | デイジタル信号処理装置 | |
| JPH07253965A (ja) | 積和演算器 | |
| IE55857B1 (en) | A method to compensate for the truncation error in a sampled signal and a device for carrying out the method | |
| US6845135B2 (en) | Cascaded biquad infinite impulse response filter | |
| US20050091299A1 (en) | Carry look-ahead adder having a reduced area | |
| US6757702B1 (en) | Adaptive filter | |
| JP3221076B2 (ja) | ディジタルフィルタ設計法 | |
| JPS61213926A (ja) | Ｄｓｐ演算処理方式 | |
| JPH06181424A (ja) | ディジタルフィルタシステム | |
| US11652471B2 (en) | Low power biquad systems and methods | |
| JP2821406B2 (ja) | 積和演算器およびこれを用いたディジタルフィルタ回路 | |
| JPH04167170A (ja) | 乗加算演算回路 | |
| JPH1079644A (ja) | デジタルフィルタ | |
| JPS61150034A (ja) | 演算処理方式 | |
| JPH05313856A (ja) | ディジタルフィルタの演算処理方法 | |
| JPS60254372A (ja) | 積和演算装置 | |
| JPS5952375A (ja) | 演算装置 | |
| JPH1131944A (ja) | Ｉｉｒ型周期的時変フィルタの安定判別方法 | |
| JPS6165362A (ja) | デジタル信号処理装置 | |
| WO2001033331A1 (en) | Method and processor for reducing computational error in a processor having no rounding support |