JPH01179515A - デジタル信号処理装置 - Google Patents
デジタル信号処理装置Info
- Publication number
- JPH01179515A JPH01179515A JP63003346A JP334688A JPH01179515A JP H01179515 A JPH01179515 A JP H01179515A JP 63003346 A JP63003346 A JP 63003346A JP 334688 A JP334688 A JP 334688A JP H01179515 A JPH01179515 A JP H01179515A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- pair
- address
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000012545 processing Methods 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000012546 transfer Methods 0.000 claims description 25
- 239000002131 composite material Substances 0.000 claims description 13
- 230000005236 sound signal Effects 0.000 claims description 12
- 238000004364 calculation method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 6
- 230000001351 cycling effect Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100013558 Arabidopsis thaliana FTSH2 gene Proteins 0.000 description 1
- 101100533511 Drosophila melanogaster SIFaR gene Proteins 0.000 description 1
- 101001073211 Solanum lycopersicum Suberization-associated anionic peroxidase 2 Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、時系列で入力されるデータを所定のアルゴリ
ズムに基いて処理し、時系列データとして出力するデジ
タル信号処理装置及び信号処理方法に関する。
ズムに基いて処理し、時系列データとして出力するデジ
タル信号処理装置及び信号処理方法に関する。
(ロ)従来の技術
一般に、音声や画像等のように我々の周囲に存在する原
始情報源は、アナログ信号であることが多い。このアナ
ログ信号をデジタル的な手法によって処理するシステム
がデジタル信号処理装置(デジタル・シグナル・プロセ
ッシング・システム: DSPシステノ、)である。
始情報源は、アナログ信号であることが多い。このアナ
ログ信号をデジタル的な手法によって処理するシステム
がデジタル信号処理装置(デジタル・シグナル・プロセ
ッシング・システム: DSPシステノ、)である。
近年、デジタル回路のLSI化が急速に進み、ワンチッ
プ上にDSPシステムが容易に実現できるようになり、
更に、アナログ信号処理に比べて高粘度処理が可能、パ
ラメータの設定により任意の特性が安定して均一に得ら
れる、無調整化が可能となる等の特徴を有するため、D
SPシステムが急速に実用化されるようになった。また
、DSPシステムの応用範囲は、音声信号処理、通信信
号処理、計測信号処理、画像信号処理、地震波信号処理
、水中音響信号処理等に広がり利用されている。
プ上にDSPシステムが容易に実現できるようになり、
更に、アナログ信号処理に比べて高粘度処理が可能、パ
ラメータの設定により任意の特性が安定して均一に得ら
れる、無調整化が可能となる等の特徴を有するため、D
SPシステムが急速に実用化されるようになった。また
、DSPシステムの応用範囲は、音声信号処理、通信信
号処理、計測信号処理、画像信号処理、地震波信号処理
、水中音響信号処理等に広がり利用されている。
また、オーディオ分野に於いてもCD(コンパクト・デ
ィスク)プレーヤやDAT(デジタル・オーディオ・テ
ープ)プレーヤの如く、オーディオ信号のデジタル処理
化が進むに伴って、オーディオ信号をデジタル処理する
DSPシステムが実用化されている。
ィスク)プレーヤやDAT(デジタル・オーディオ・テ
ープ)プレーヤの如く、オーディオ信号のデジタル処理
化が進むに伴って、オーディオ信号をデジタル処理する
DSPシステムが実用化されている。
従来のDSPシステムは、デジタルフィルタを容易に形
成できるように第12図に示すアーキテクチャを有して
いる。
成できるように第12図に示すアーキテクチャを有して
いる。
第12図に於いて、データバス(1)には、入出力回路
(Ilo)(2)、データRAM(3)、乗算器(4)
、演算回路(A L U ) (5)、アキュームレー
タ(A CC) (6)等が接続され、データRAM(
3)の出力とデータROM(7)の出力が乗算器(4)
に接続され、乗算器(4)の乗算結果出力がALU(5
)の−方の入力に印加されている。これらの各回路は、
プログラムROM(8)から順次読み出される命令を解
読するデコーダ(9)からその命令に応じて出力される
マイクロコード信号によって制御される。
(Ilo)(2)、データRAM(3)、乗算器(4)
、演算回路(A L U ) (5)、アキュームレー
タ(A CC) (6)等が接続され、データRAM(
3)の出力とデータROM(7)の出力が乗算器(4)
に接続され、乗算器(4)の乗算結果出力がALU(5
)の−方の入力に印加されている。これらの各回路は、
プログラムROM(8)から順次読み出される命令を解
読するデコーダ(9)からその命令に応じて出力される
マイクロコード信号によって制御される。
デジタルフィルタの実現に於いては
Y= A−X+ + B−X+ −l+ C−L−t・
・・・・−という形の積和演算が繰返し表われる。この
デジタルフィルタをDSPシステムで実現する場合には
、フィルタ内の節点の計算順序を決定して、プログラム
を作成し、そのプログラムをプログラムROM(8)に
格納すると共にデータROM(7)内に計算式の定数を
格納しておく。そして、プログラムを実行することによ
り、積和演算が為され、演算結果はデータRAM(3)
に順次記憶される。
・・・・−という形の積和演算が繰返し表われる。この
デジタルフィルタをDSPシステムで実現する場合には
、フィルタ内の節点の計算順序を決定して、プログラム
を作成し、そのプログラムをプログラムROM(8)に
格納すると共にデータROM(7)内に計算式の定数を
格納しておく。そして、プログラムを実行することによ
り、積和演算が為され、演算結果はデータRAM(3)
に順次記憶される。
(ハ)発明が解決しようとする課題
第12図に示されたDSPシステムをオーディオ分野に
使用した場合、グラフィックイコライザ機能、バス・ト
レブル、ラウドネス、ローブースト機能、サラウンド効
果機能等のオーディオに必要な機能を実現できるが、オ
ーディオ信号は左と右の2チヤンネルの信号があるため
、上述の機能を実現するための処理を左と右のチャンネ
ルの信号に各々施さなければならない。また、左と右の
チャンネルを独立して特性を変えるためには、各々異な
った定数をデータROMに書き込んでおかなければなら
ない。
使用した場合、グラフィックイコライザ機能、バス・ト
レブル、ラウドネス、ローブースト機能、サラウンド効
果機能等のオーディオに必要な機能を実現できるが、オ
ーディオ信号は左と右の2チヤンネルの信号があるため
、上述の機能を実現するための処理を左と右のチャンネ
ルの信号に各々施さなければならない。また、左と右の
チャンネルを独立して特性を変えるためには、各々異な
った定数をデータROMに書き込んでおかなければなら
ない。
従って、CDプレーヤやDATプレーヤでは、信号のサ
ンプリング周期が44.1KHzや48KH2のように
高い周波数であるため、上述の機能を実現するための処
理をすべてサンプリング周期の間に、左と右のチャンネ
ルの各々に実行し終えなければならない。ゆえに、DS
Pシステムの処理速度に応じては、上述の機能のいずれ
かが実現できなくなることもある。即ち、DSPシステ
ムのスルーブツトが悪くなる欠点があった。
ンプリング周期が44.1KHzや48KH2のように
高い周波数であるため、上述の機能を実現するための処
理をすべてサンプリング周期の間に、左と右のチャンネ
ルの各々に実行し終えなければならない。ゆえに、DS
Pシステムの処理速度に応じては、上述の機能のいずれ
かが実現できなくなることもある。即ち、DSPシステ
ムのスルーブツトが悪くなる欠点があった。
(ニ)課題を解決するための手段
本発明は、上述した点に鑑みて創作されたものであり、
デジタルデータを転送するための一対のデータバスと、
該データバスに各々接続された一対のデジタル処理手段
と、該一対のデジタル処理手段の動作を予めブ[1グラ
ムされた手順に従って同時に制御する制御手段と、外部
に接続される記憶装置にアドレスデータを送り、デジタ
ルデータの送受を行うための外部メモリインターフェイ
ス手段と、外部から印加されるデジタルデータを外部か
ら印加される制御信号に基いて入力し、その入力された
複数のデジタルデータを定められた順序に従って前記一
対のデータバスに転送すると共に、一対のデータバスに
送出された処理済のデータを外部に出力するインターフ
ェイス手段と、該インターフェイス手段から一対のデー
タバスに送出されたデジタルデータを一対のデジタル処
理手段の内部に記憶させるか否かを制御する記憶制御レ
ジスタ手段と、前記一対のデータバス間に互いのデジタ
ルデータを交換するデジタルデータ交前手段と、前記一
対のデータバスの一方又は両方に送出されたデータが設
定され、そのデータに基いてジャンプ条件を制御する条
件分岐制御手段とを備えたものであり、更に、前記デジ
タル処理手段は、外部接続される記憶装置の特定メモリ
領域を巡回してアクセスするためのアドレスデータ、入
力されたデジタルデータに乗算される係数を作成するた
めの定数「1」、r a 、、I″b1、デジタルフィ
ルタを構成するための係数、処理前及び処理中のデジタ
ルデータ等を記憶する記憶手段と、乗算手段及び演算手
段とを備え、また、前記制御回路は、プログラムを記憶
するプログラムメモリ手段と、該プログラムメモリ手段
のアドレスを指定するプログラムカウンタ手段と、前記
ブログラノ、メモリ手段から読み出された命令を解読す
るデコーダ手段と、前記一対のデータバスの一方あるい
は両方に接続されてジャンプ先のアドレスデータが設定
されるジャンプアドレス手段と、該ジャンプアドレス手
段に設定されたジャンプ先アドレスを選択的に前記プロ
グラムカウンタ手段に印加するマルチプレクサ手段と、
前記一対のデータバスの一方あるいは両方に接続され、
同じ命令の実行回数が設定されるループカウンタとを備
えることにより、定められた期間内に効率よく多くの機
能を達成することを目的とする。
デジタルデータを転送するための一対のデータバスと、
該データバスに各々接続された一対のデジタル処理手段
と、該一対のデジタル処理手段の動作を予めブ[1グラ
ムされた手順に従って同時に制御する制御手段と、外部
に接続される記憶装置にアドレスデータを送り、デジタ
ルデータの送受を行うための外部メモリインターフェイ
ス手段と、外部から印加されるデジタルデータを外部か
ら印加される制御信号に基いて入力し、その入力された
複数のデジタルデータを定められた順序に従って前記一
対のデータバスに転送すると共に、一対のデータバスに
送出された処理済のデータを外部に出力するインターフ
ェイス手段と、該インターフェイス手段から一対のデー
タバスに送出されたデジタルデータを一対のデジタル処
理手段の内部に記憶させるか否かを制御する記憶制御レ
ジスタ手段と、前記一対のデータバス間に互いのデジタ
ルデータを交換するデジタルデータ交前手段と、前記一
対のデータバスの一方又は両方に送出されたデータが設
定され、そのデータに基いてジャンプ条件を制御する条
件分岐制御手段とを備えたものであり、更に、前記デジ
タル処理手段は、外部接続される記憶装置の特定メモリ
領域を巡回してアクセスするためのアドレスデータ、入
力されたデジタルデータに乗算される係数を作成するた
めの定数「1」、r a 、、I″b1、デジタルフィ
ルタを構成するための係数、処理前及び処理中のデジタ
ルデータ等を記憶する記憶手段と、乗算手段及び演算手
段とを備え、また、前記制御回路は、プログラムを記憶
するプログラムメモリ手段と、該プログラムメモリ手段
のアドレスを指定するプログラムカウンタ手段と、前記
ブログラノ、メモリ手段から読み出された命令を解読す
るデコーダ手段と、前記一対のデータバスの一方あるい
は両方に接続されてジャンプ先のアドレスデータが設定
されるジャンプアドレス手段と、該ジャンプアドレス手
段に設定されたジャンプ先アドレスを選択的に前記プロ
グラムカウンタ手段に印加するマルチプレクサ手段と、
前記一対のデータバスの一方あるいは両方に接続され、
同じ命令の実行回数が設定されるループカウンタとを備
えることにより、定められた期間内に効率よく多くの機
能を達成することを目的とする。
(ホ)作用
上述した手段に於いて、外部メモリインターフェイス手
段を介して外部接続された記憶装置の特定メモリ領域を
巡回アクセスする場合、デジタル処理手段の記憶手段か
らアドレスデータを読み出して演算手段でインクリメン
トあるいはデクリメントし、その結果が特定メモリ領域
の境界でないときにはその結果を出力し、特定メモリ領
域の境界であるとさには記憶手段に記憶されている所定
値を出力する動作が単一の命令で行われ、その出力のア
ドレスデータを再び記憶手段に転送すると共にアドレス
データに特定メモリ領域の先頭アドレスを加算して実ア
ドレスデータを作成し、外部メモリインターフェイス手
段に送出することにより、外部接続された記憶装置のア
クセスが容易になる。
段を介して外部接続された記憶装置の特定メモリ領域を
巡回アクセスする場合、デジタル処理手段の記憶手段か
らアドレスデータを読み出して演算手段でインクリメン
トあるいはデクリメントし、その結果が特定メモリ領域
の境界でないときにはその結果を出力し、特定メモリ領
域の境界であるとさには記憶手段に記憶されている所定
値を出力する動作が単一の命令で行われ、その出力のア
ドレスデータを再び記憶手段に転送すると共にアドレス
データに特定メモリ領域の先頭アドレスを加算して実ア
ドレスデータを作成し、外部メモリインターフェイス手
段に送出することにより、外部接続された記憶装置のア
クセスが容易になる。
また、外部から入力されたデジタルデータをデジタル処
理手段で処理中にオーバーフローが生じた場合、次に入
力されるデジタルデータに乗ユする係数を調整するため
に、記憶手段に記憶された定数’1ハ’aJ、’b、、
1(a<1、b〉1)を選択し、そのときの係数に乗箕
することによって入力されたデジタルデータのレベルを
オーバーフローが生じない太き許に調整する。
理手段で処理中にオーバーフローが生じた場合、次に入
力されるデジタルデータに乗ユする係数を調整するため
に、記憶手段に記憶された定数’1ハ’aJ、’b、、
1(a<1、b〉1)を選択し、そのときの係数に乗箕
することによって入力されたデジタルデータのレベルを
オーバーフローが生じない太き許に調整する。
また、デジタル処理手段内の記憶手段に外部からデータ
を書き込む場合、書き込むデジタルデータとそのデータ
数を示す値、書さ込み先アドレス、及び、一対のデジタ
ル処理手段のいずれかを指示するデータの複合データを
インターフェイス手段に印加し保持させると、最初に複
合データがインターフェイス手段から取り出され、制御
手段のループカウンタ手段、記憶手段のアドレスを指定
するアドレス指定手段、及び記憶制御レジスタ手段に各
々のデータがセットされ、これらに基いて書き込まれる
べきデータがそのデータ数だけインターフェイス手段か
ら取り出きれ、記憶手段に書き込まれるので、外部から
のデータ転送が容易になる。
を書き込む場合、書き込むデジタルデータとそのデータ
数を示す値、書さ込み先アドレス、及び、一対のデジタ
ル処理手段のいずれかを指示するデータの複合データを
インターフェイス手段に印加し保持させると、最初に複
合データがインターフェイス手段から取り出され、制御
手段のループカウンタ手段、記憶手段のアドレスを指定
するアドレス指定手段、及び記憶制御レジスタ手段に各
々のデータがセットされ、これらに基いて書き込まれる
べきデータがそのデータ数だけインターフェイス手段か
ら取り出きれ、記憶手段に書き込まれるので、外部から
のデータ転送が容易になる。
更に、デジタルデータ交換手段によって、一対のデータ
バスに送出されたデジタルデータ、あるいは、一対のデ
ジタル処理手段の内部データを一命令の実行によって互
いに交換することが可能になる。
バスに送出されたデジタルデータ、あるいは、一対のデ
ジタル処理手段の内部データを一命令の実行によって互
いに交換することが可能になる。
また、制御手段内に設けられたジャンプアドレスレジス
タ手段にインターフェイス手段を介してジャンプ先アド
レスデータを外部からセットすることにより、ジャンプ
命令や条件分岐命令の実行時に、プログラムカウンタ手
段にジャンプアドレスレジスタ手段のアドレスデータが
転送されるため、プログラムの流れを外部から制御する
ことが可能となる。
タ手段にインターフェイス手段を介してジャンプ先アド
レスデータを外部からセットすることにより、ジャンプ
命令や条件分岐命令の実行時に、プログラムカウンタ手
段にジャンプアドレスレジスタ手段のアドレスデータが
転送されるため、プログラムの流れを外部から制御する
ことが可能となる。
更に、条件分岐制御手段内の条件設定レジスタ手段に設
定されたデータにより、各々のデジタル処理手段に接続
されたフラグ手段の出力を選択し、ジャンプ制御信号を
発生するために、一方のデジタル処理手段のみ、あるい
は、他方のデジタル処理手段のみ条件が成立した場合、
あるいは、いずれか一方のデジタル処理手段の条件が成
立した場合、両方のデジタル処理手段の条件が成立した
場合をプログラムあるいは外部からのデータで選択する
ことができる。
定されたデータにより、各々のデジタル処理手段に接続
されたフラグ手段の出力を選択し、ジャンプ制御信号を
発生するために、一方のデジタル処理手段のみ、あるい
は、他方のデジタル処理手段のみ条件が成立した場合、
あるいは、いずれか一方のデジタル処理手段の条件が成
立した場合、両方のデジタル処理手段の条件が成立した
場合をプログラムあるいは外部からのデータで選択する
ことができる。
上述の作用により、機能の向上と共に動作の効率化が図
られ、デジタル信号処理装置のスルーブツトが向上する
のである。
られ、デジタル信号処理装置のスルーブツトが向上する
のである。
(へ)実施例
第1図は、本発明の実施例を示すブロック図であり、一
対のデータバス(BUSI)(BUS2 ) (11)
と、該データバス(BUS 1 )(BUS2 ) (
11)に接続されたデジタル処理回路(12)(13)
と、同様にデータバス(BUSI)(BUS2)(11
)に接続されたデータ入出力回路(14)、インターフ
ェイス回路(15)、外部メモリインターフェイス回路
(16)、データ交換レジスタ(17〉と、データバス
(B U S 2 )’に接続された記憶制御レジスタ
(18)、条件分岐制御回路(19)と、データバス(
BUS2)に接続され、前記各回路の動作を制御する制
御回路(20)とから構成されたオーディオ信号処理用
のDSPシステムであり、このDSPシステムはワンチ
ップ半導体素子上に集積されるものである。
対のデータバス(BUSI)(BUS2 ) (11)
と、該データバス(BUS 1 )(BUS2 ) (
11)に接続されたデジタル処理回路(12)(13)
と、同様にデータバス(BUSI)(BUS2)(11
)に接続されたデータ入出力回路(14)、インターフ
ェイス回路(15)、外部メモリインターフェイス回路
(16)、データ交換レジスタ(17〉と、データバス
(B U S 2 )’に接続された記憶制御レジスタ
(18)、条件分岐制御回路(19)と、データバス(
BUS2)に接続され、前記各回路の動作を制御する制
御回路(20)とから構成されたオーディオ信号処理用
のDSPシステムであり、このDSPシステムはワンチ
ップ半導体素子上に集積されるものである。
データバス(11)は、各々8ビツト×3の24ビツト
で構成される。データ入出力回路(14〉は、入力端子
INに外部から印加された16ビツトの左チャンネルと
右チャンネルのサンプリングデータ(例えば、CDプレ
ーヤの場合はサンプリング周波数が44.1KHzでサ
ンプリングされたデジタルデータ)をシリアルに入力し
、右チャンネルのデータはデータバスBUS1に、左チ
ャンネルのデータはデータバスBUS2に送出し、更に
、データバスBUS1に送出された処理済の右チャンネ
ルのデータとデータバスBUS2に送出された処理済の
左チャンネルのデータを受は取り、出力端子OUTから
交互にシリアル出力するものである。
で構成される。データ入出力回路(14〉は、入力端子
INに外部から印加された16ビツトの左チャンネルと
右チャンネルのサンプリングデータ(例えば、CDプレ
ーヤの場合はサンプリング周波数が44.1KHzでサ
ンプリングされたデジタルデータ)をシリアルに入力し
、右チャンネルのデータはデータバスBUS1に、左チ
ャンネルのデータはデータバスBUS2に送出し、更に
、データバスBUS1に送出された処理済の右チャンネ
ルのデータとデータバスBUS2に送出された処理済の
左チャンネルのデータを受は取り、出力端子OUTから
交互にシリアル出力するものである。
データ処理回路(12〉は右チャンネルのデータ処理用
で、データ処理回路(13)は左チャンネルのデータ処
理用であり、各々全く同じ構成である。
で、データ処理回路(13)は左チャンネルのデータ処
理用であり、各々全く同じ構成である。
即ち、データ処理回路(12)(13)は、データRA
M(21)、定数RAM(22)、定数ROM(23)
、アドレスポインタ(24)(25)(26)、乗阜器
(MUL)(27)、A L U(28)、アキューム
レータ(A CC) (29〉、テンポラリ−レジスタ
(TMPI〜TMP8 ) (30)を有している。デ
ータRAM(21)は、データ入出力回路(14)から
送出された処理前のデータ、及び、演算処理後のデータ
を記憶する24ビツト×128の容量を有し、データバ
ス(11)及び乗算器(27)の入力に接続される。定
数RAM(22)は、インターフェイス回路(15)か
ら送出されるデジタルフィルタの係数、及び、外部メモ
リインターフェイス回路(16)を介して接続される外
部メモリ装置(図示せず)のアドレスデータ等を記憶す
る16ビツト×256の容量を有し、データバス(11
)、乗m器(27)(7)入力、及び、ALU(2g>
の入力に接続される。また、定数ROM(23)は、外
部メモリ装置に設定された特定メモリ領域の先頭アドレ
スデータ、及び、アドレス幅やデータ入出力回路(14
)から送出されたデジタルデータに乗算する係数を作成
するための定数r1」、r a 。
M(21)、定数RAM(22)、定数ROM(23)
、アドレスポインタ(24)(25)(26)、乗阜器
(MUL)(27)、A L U(28)、アキューム
レータ(A CC) (29〉、テンポラリ−レジスタ
(TMPI〜TMP8 ) (30)を有している。デ
ータRAM(21)は、データ入出力回路(14)から
送出された処理前のデータ、及び、演算処理後のデータ
を記憶する24ビツト×128の容量を有し、データバ
ス(11)及び乗算器(27)の入力に接続される。定
数RAM(22)は、インターフェイス回路(15)か
ら送出されるデジタルフィルタの係数、及び、外部メモ
リインターフェイス回路(16)を介して接続される外
部メモリ装置(図示せず)のアドレスデータ等を記憶す
る16ビツト×256の容量を有し、データバス(11
)、乗m器(27)(7)入力、及び、ALU(2g>
の入力に接続される。また、定数ROM(23)は、外
部メモリ装置に設定された特定メモリ領域の先頭アドレ
スデータ、及び、アドレス幅やデータ入出力回路(14
)から送出されたデジタルデータに乗算する係数を作成
するための定数r1」、r a 。
(例えばa=0.99)、’bv(例えばb−1゜01
)や乗mあるいは演算結果がオーバーフローしたときに
設定される最大値及び最小値等を固定記憶する24ビツ
ト×256のリードオンリメモリであり、データバス(
11)及び乗算器(27)の入力に接続される。
)や乗mあるいは演算結果がオーバーフローしたときに
設定される最大値及び最小値等を固定記憶する24ビツ
ト×256のリードオンリメモリであり、データバス(
11)及び乗算器(27)の入力に接続される。
アドレスポインタ(24)は、8ビツトで構成されデー
タRAM(21)のアドレス指定を行うものであり、制
御回路(20)から出力されるマイクロコードlNC1
及びDECIで制御され、保持しているアドレスデータ
をインクリメント(+1)及びデクリメント(−1)す
る機能、及び、アドレスデータr□、と設定値の間を循
環する循環アドレス機能を有している。また、アドレス
ポインタ(25〉は定数RAM(22)のアドレスを指
定する10ビツトのポインタであり、制御回路(20)
から出力されるマイクロコードlNC2で制御され、ア
ドレスデータをインクリメントする機能と、制御回路(
20)から出力されるマイクロコードCLEAR2によ
、って「0.にクリアされる機能を有している。更に、
アドレスポインタ(26)は、定数ROM(23)のア
ドレスを指定する8ビツトのポインタであり、制御回路
(20)から出力されるマイクロコードDEC3によっ
てアドレスデータをデクリメントする機能を有している
。
タRAM(21)のアドレス指定を行うものであり、制
御回路(20)から出力されるマイクロコードlNC1
及びDECIで制御され、保持しているアドレスデータ
をインクリメント(+1)及びデクリメント(−1)す
る機能、及び、アドレスデータr□、と設定値の間を循
環する循環アドレス機能を有している。また、アドレス
ポインタ(25〉は定数RAM(22)のアドレスを指
定する10ビツトのポインタであり、制御回路(20)
から出力されるマイクロコードlNC2で制御され、ア
ドレスデータをインクリメントする機能と、制御回路(
20)から出力されるマイクロコードCLEAR2によ
、って「0.にクリアされる機能を有している。更に、
アドレスポインタ(26)は、定数ROM(23)のア
ドレスを指定する8ビツトのポインタであり、制御回路
(20)から出力されるマイクロコードDEC3によっ
てアドレスデータをデクリメントする機能を有している
。
乗算器(27)は、24ビツト×16ビツトの乗算をす
るものであり、A入力は24ビツト、B入力は16ビツ
トで、その乗算結果は1サイクル後に確定するものであ
る。更に、乗算器(27)のA入力とB入力には、人力
選択回路MPXAとMPXBが設けられ、入力選択回路
MPXAは、制御回路(20)からのマイクロコードA
−BUSによりデータバス(11)を選択し、マイクロ
コードA−D RAMによりデータRAM(21)を選
択してA入力に印加し、入力選択回路MPXBは、マイ
クロコードB−BUSによりデータバス(11)を選択
し、マイクロコードB−CRAMにより定数RAM(2
2)を選択し、マイクロフードB−CROMにより定数
ROM(23)を選択してB入力に印加する。乗算結果
は32ビツトで出力される。
るものであり、A入力は24ビツト、B入力は16ビツ
トで、その乗算結果は1サイクル後に確定するものであ
る。更に、乗算器(27)のA入力とB入力には、人力
選択回路MPXAとMPXBが設けられ、入力選択回路
MPXAは、制御回路(20)からのマイクロコードA
−BUSによりデータバス(11)を選択し、マイクロ
コードA−D RAMによりデータRAM(21)を選
択してA入力に印加し、入力選択回路MPXBは、マイ
クロコードB−BUSによりデータバス(11)を選択
し、マイクロコードB−CRAMにより定数RAM(2
2)を選択し、マイクロフードB−CROMにより定数
ROM(23)を選択してB入力に印加する。乗算結果
は32ビツトで出力される。
ALU(28)は32ビツトの演算回路であり、−方に
入力された32ビツトの乗算結果と他方に入力された3
2ビツトのACC(29)のデータをマイクロコードA
DDによって加算処理して、その結果をA CC(29
)に転送する。ACC(29)の32ビツトのうち、上
位24ビツトはデータバス(11)と接読され、下位8
ビツトは補助バス(31)によってテンポラリ−レジス
タ(30)の下位8ビツトと接続きれている。テンポラ
リ−レジスタ(30)は、32ビツトのレジスタTMP
I、TMP2・・・・・・TMP8で構成され、32ビ
ツトのデータを最大8個保持するレジスタであり、各々
の上位24ビツトはデータバス(11)と接続される。
入力された32ビツトの乗算結果と他方に入力された3
2ビツトのACC(29)のデータをマイクロコードA
DDによって加算処理して、その結果をA CC(29
)に転送する。ACC(29)の32ビツトのうち、上
位24ビツトはデータバス(11)と接読され、下位8
ビツトは補助バス(31)によってテンポラリ−レジス
タ(30)の下位8ビツトと接続きれている。テンポラ
リ−レジスタ(30)は、32ビツトのレジスタTMP
I、TMP2・・・・・・TMP8で構成され、32ビ
ツトのデータを最大8個保持するレジスタであり、各々
の上位24ビツトはデータバス(11)と接続される。
データバス(11)と補助バス(31)によって、テン
ポラリ−レジスタ(30)とA CC(29)間で32
ビツトデータの転送が行われる。
ポラリ−レジスタ(30)とA CC(29)間で32
ビツトデータの転送が行われる。
制御回路(20)は、予めプログラムされた手順に従っ
て、各部回路を制御するものであり、その構成は第2図
に示される如く、命令コードの組み合わせから成るプロ
グラムを記憶するプログラムROM (32)と、プロ
グラムROM(32)のアドレスを指定するプログラム
カウンタ(PC)(33)と、プログラムROM(32
)から読み出された命令を解読し、各種制御信号を出力
するインストラクションデコーダ(r−DEC)(34
)と、プログラムカウンタ(33)のアドレスデータを
インクリメントするインクリメンタ(35)と、割込み
処理時の戻り先アドレスを記憶するスタックク36)と
、データバスBUS2に接続されジャンプ先アドレスデ
ータがプリセットされるジャンプアドレスレジスタ(V
AR1) (37)及び(VAR2)(38)と、イン
クリメンタ〈35)の出力、スタック(36)の出力、
ジャンプアドレスレジスタ(37)及び(38)の出力
、及び、プログラムROM (32)に記憶されたアド
レスデータ出力を選択するマルチプレクサ(39)と、
プログラムカウンタ(33)のデータをそのままにして
同じ命令を実行させる回数が設定されるループカウンタ
(LOOP)(40)とから成る。プログラムROM(
32)は32ビツト×512の容量を有し、デジタルフ
ィルタを実現するためのプログラム、外部接続された外
部メモリ装置のアドレス指定を行うプログラム、インタ
ーフェイス回路(15)からデジタルデータを取り出す
プログラム、及び、その他必要なプログラムが格納され
る。また、プログラムROM (32)からは読み出さ
れた命令コード中に含まれるダシタルデータやアドレス
データがデータバス(11)に送出できるようにもなっ
ている。インストラクションデコーダ(34)からは、
アドレスポインタ(24)(25)(26)を制御する
lNCl、lNC2、DECI 、CLEAR2、DE
C3や、入力選択回路MPXA 、MPXBも制御する
A−BUS、A−DRAM、B−BUS 、B−CRA
M。
て、各部回路を制御するものであり、その構成は第2図
に示される如く、命令コードの組み合わせから成るプロ
グラムを記憶するプログラムROM (32)と、プロ
グラムROM(32)のアドレスを指定するプログラム
カウンタ(PC)(33)と、プログラムROM(32
)から読み出された命令を解読し、各種制御信号を出力
するインストラクションデコーダ(r−DEC)(34
)と、プログラムカウンタ(33)のアドレスデータを
インクリメントするインクリメンタ(35)と、割込み
処理時の戻り先アドレスを記憶するスタックク36)と
、データバスBUS2に接続されジャンプ先アドレスデ
ータがプリセットされるジャンプアドレスレジスタ(V
AR1) (37)及び(VAR2)(38)と、イン
クリメンタ〈35)の出力、スタック(36)の出力、
ジャンプアドレスレジスタ(37)及び(38)の出力
、及び、プログラムROM (32)に記憶されたアド
レスデータ出力を選択するマルチプレクサ(39)と、
プログラムカウンタ(33)のデータをそのままにして
同じ命令を実行させる回数が設定されるループカウンタ
(LOOP)(40)とから成る。プログラムROM(
32)は32ビツト×512の容量を有し、デジタルフ
ィルタを実現するためのプログラム、外部接続された外
部メモリ装置のアドレス指定を行うプログラム、インタ
ーフェイス回路(15)からデジタルデータを取り出す
プログラム、及び、その他必要なプログラムが格納され
る。また、プログラムROM (32)からは読み出さ
れた命令コード中に含まれるダシタルデータやアドレス
データがデータバス(11)に送出できるようにもなっ
ている。インストラクションデコーダ(34)からは、
アドレスポインタ(24)(25)(26)を制御する
lNCl、lNC2、DECI 、CLEAR2、DE
C3や、入力選択回路MPXA 、MPXBも制御する
A−BUS、A−DRAM、B−BUS 、B−CRA
M。
B−CROMや、ALU(28)を制御するADD 。
THR、MDや、データ交換レジスタ(17)を制御す
るCHGや、条件分岐制御回路(19)を制御する0V
FR,S IFR,CAFR,BOFRや、記憶制御レ
ジスタ(18)を制御するMBDL等が出力される。ま
た、マルチプレクサ(39〉は、条件分岐制御回路(1
9〉から出力されるジャンプ制御信号JMPとインスト
ラクションデコーダ(34)からジャンプ命令、スキッ
プ命令、あるいはリターン命令等の実行時に出力される
制御信号PRGCによって、その選択動作が制御される
。ループカウンタ(40)は、データバスBUS2に接
続され、インターフェイス回路(15)からデータを取
り出す際の最初の転送命令の実行時にインストラクショ
ンデコーダ(34)から出力される制御信号MBDLに
より、データバスBUS2に送出されたデータを入力す
る。
るCHGや、条件分岐制御回路(19)を制御する0V
FR,S IFR,CAFR,BOFRや、記憶制御レ
ジスタ(18)を制御するMBDL等が出力される。ま
た、マルチプレクサ(39〉は、条件分岐制御回路(1
9〉から出力されるジャンプ制御信号JMPとインスト
ラクションデコーダ(34)からジャンプ命令、スキッ
プ命令、あるいはリターン命令等の実行時に出力される
制御信号PRGCによって、その選択動作が制御される
。ループカウンタ(40)は、データバスBUS2に接
続され、インターフェイス回路(15)からデータを取
り出す際の最初の転送命令の実行時にインストラクショ
ンデコーダ(34)から出力される制御信号MBDLに
より、データバスBUS2に送出されたデータを入力す
る。
インターフェイス回路り15)は、DSPシステムと外
部の制御装置、例えば、マイクロコンピータ(不図示)
の間のデータ送受を行うものであり、第3図に示される
如く、入力レジスタ(SIPO) (41)と、保持レ
ジスタ(L I FO)(42)と、転送終了フラグ(
F ) (43)と、出力レジスタ(44)とを備えて
いる。入力レジスタ(41)は、マイクロコンピータか
ら印加されるシリアル入力データSINを同期クロック
5CLKによって順次入力する16ビツトのシフトレジ
スタであり、16ビツトのデータ入力が終了するとその
パラレル出力により、入力されたデジタルデータが保持
レジスタ(42)に保持される。保持レジスタ(42)
は16ビツト×8の容量を有するレジスタであり、保持
レジスタ(42)の8アドレスは、アドレスポインタ(
45)によって指定される。アドレスポインタ(45)
は、保持レジスタ(42〉に書き込みが為される毎にイ
ンクリメント、され、また、読み出しが為される毎にデ
クリメントされるものであり、従って、保持レジスタ(
42)を読み出す際には、書き込まれた順序とは逆の順
序でデジタルデータの取り出しが為される。保持レジス
タ(42)の読み出しの結果、アドレスポインタ(45
)がr□、になると、読み出しが終了したことを示す信
号SEMPがマイクロコンピータに出力される。一方、
マイクロコンピータは、データの転送が終了すると終了
信号S RDYを印加し転送終了フラグ(43)をセッ
トする。出力レジスタ(44)は、データバスBUSI
及びBUS2に接続された16ビツトのシフトレジスタ
であり、データバス(11)に転送されたデータをパラ
レルに入力し、マイクロコンピータからの転送りロック
5OCLKにより、シリアルデータ5OUTを出力する
。
部の制御装置、例えば、マイクロコンピータ(不図示)
の間のデータ送受を行うものであり、第3図に示される
如く、入力レジスタ(SIPO) (41)と、保持レ
ジスタ(L I FO)(42)と、転送終了フラグ(
F ) (43)と、出力レジスタ(44)とを備えて
いる。入力レジスタ(41)は、マイクロコンピータか
ら印加されるシリアル入力データSINを同期クロック
5CLKによって順次入力する16ビツトのシフトレジ
スタであり、16ビツトのデータ入力が終了するとその
パラレル出力により、入力されたデジタルデータが保持
レジスタ(42)に保持される。保持レジスタ(42)
は16ビツト×8の容量を有するレジスタであり、保持
レジスタ(42)の8アドレスは、アドレスポインタ(
45)によって指定される。アドレスポインタ(45)
は、保持レジスタ(42〉に書き込みが為される毎にイ
ンクリメント、され、また、読み出しが為される毎にデ
クリメントされるものであり、従って、保持レジスタ(
42)を読み出す際には、書き込まれた順序とは逆の順
序でデジタルデータの取り出しが為される。保持レジス
タ(42)の読み出しの結果、アドレスポインタ(45
)がr□、になると、読み出しが終了したことを示す信
号SEMPがマイクロコンピータに出力される。一方、
マイクロコンピータは、データの転送が終了すると終了
信号S RDYを印加し転送終了フラグ(43)をセッ
トする。出力レジスタ(44)は、データバスBUSI
及びBUS2に接続された16ビツトのシフトレジスタ
であり、データバス(11)に転送されたデータをパラ
レルに入力し、マイクロコンピータからの転送りロック
5OCLKにより、シリアルデータ5OUTを出力する
。
外部メモリインターフェイス回路(16)は、DSPシ
ステムに外部接続されるメモリとの間で、アドレス指定
及びデータの送受を行うための回路で、第4図の如く、
データバス(11)に接続されたアドレス保持レジスタ
(RMA D ) (46)(47)と、アドレス保持
レジスタ(46)(47)に接続された出力レジスタ(
48)と、外部メモリ装置(不図示)から取り出された
デジタルデータを入力する入力レジスタ(49)と、入
力レジスタ(49)とデータバス(11)に接続された
入力データ保持レジスタ(RMRD ) (50)(5
1)と、データバス(11〉に接続された出力データ保
持レジスタ(RMW R) (52)(53)と、出力
レジスタ(54)とから構成される。アドレス保持レジ
スタ(46)(47)は各々17ビツトであり、出力レ
ジスタ(48)は、17ビツトのアドレスデータを9ピ
ツトと8ビツトに分割して異なるタイミングで外部メモ
リ装置に印加するものである。入力レジスタ(49)は
、外部メモリ装置から読み出された16ビツトのデータ
が8ビツトに分割されて印加され、これらを16ビツト
にまとめて、16ビツトの入力データ作詩レジスタ(5
0)(51)に印加するものである。また、出力データ
保持レジスタ(52>(53)は、16ビツトで構成さ
れ、データバス(11)に送出された出力データを保持
し、出力レジスタ(54)に出力する。出力レジスタ(
54)は、16ビツトの出力データを8ビツトに分割し
て外部メモリ装置に出力する。
ステムに外部接続されるメモリとの間で、アドレス指定
及びデータの送受を行うための回路で、第4図の如く、
データバス(11)に接続されたアドレス保持レジスタ
(RMA D ) (46)(47)と、アドレス保持
レジスタ(46)(47)に接続された出力レジスタ(
48)と、外部メモリ装置(不図示)から取り出された
デジタルデータを入力する入力レジスタ(49)と、入
力レジスタ(49)とデータバス(11)に接続された
入力データ保持レジスタ(RMRD ) (50)(5
1)と、データバス(11〉に接続された出力データ保
持レジスタ(RMW R) (52)(53)と、出力
レジスタ(54)とから構成される。アドレス保持レジ
スタ(46)(47)は各々17ビツトであり、出力レ
ジスタ(48)は、17ビツトのアドレスデータを9ピ
ツトと8ビツトに分割して異なるタイミングで外部メモ
リ装置に印加するものである。入力レジスタ(49)は
、外部メモリ装置から読み出された16ビツトのデータ
が8ビツトに分割されて印加され、これらを16ビツト
にまとめて、16ビツトの入力データ作詩レジスタ(5
0)(51)に印加するものである。また、出力データ
保持レジスタ(52>(53)は、16ビツトで構成さ
れ、データバス(11)に送出された出力データを保持
し、出力レジスタ(54)に出力する。出力レジスタ(
54)は、16ビツトの出力データを8ビツトに分割し
て外部メモリ装置に出力する。
本実施例において、外部メモリ装置は、反射音及び残響
音の作成に使用されるものであり、例えば、第5図に示
される如く、領域が分けられている。第5図に於いて、
外部メモリ装置のアドレス’ OJ カラ’ A I
J マテハ、1次反射音、2次反射音、3次反射音・
・・m次反射音を作成するための領域でオーディオ信号
のデジタルデータを遅延するために使用され、rA」か
ら’ A + n Jまでの領域は残響音を作成するた
めの領域で、独立したアドレスデータrO」〜r n
、で巡回してアクセスすることができるようになってい
る。そのための処理については後に述べる。
音の作成に使用されるものであり、例えば、第5図に示
される如く、領域が分けられている。第5図に於いて、
外部メモリ装置のアドレス’ OJ カラ’ A I
J マテハ、1次反射音、2次反射音、3次反射音・
・・m次反射音を作成するための領域でオーディオ信号
のデジタルデータを遅延するために使用され、rA」か
ら’ A + n Jまでの領域は残響音を作成するた
めの領域で、独立したアドレスデータrO」〜r n
、で巡回してアクセスすることができるようになってい
る。そのための処理については後に述べる。
データ交換レジスタ(17)は、データバスBUS1に
送出されたデータを保持し、データバスBUS2に出力
する24ビツトのR→Lレジスタ(17a)と、データ
バスBUS2に送出されたデータを保持し、データバス
BUS1に出力する24ビツト(7)L−”Rレジスタ
(17b)から構成され、交換命令の実行時に制御回路
(20)から出力される制御信号CHGにより、1命令
サイクル中に、データの保持と出力がR−+Lレジスタ
(17a)及びL−+Rレジスタ(17b)で同時に行
われる。従って、右チャンネルのデジタルデータと左チ
ャンネルのデジタルデータを互いに交換し、各々相手チ
ャンネルのデータに所定の係数を乗算し、自分のデジタ
ルデータに加算あるいは減算するといった信号操作が行
える。
送出されたデータを保持し、データバスBUS2に出力
する24ビツトのR→Lレジスタ(17a)と、データ
バスBUS2に送出されたデータを保持し、データバス
BUS1に出力する24ビツト(7)L−”Rレジスタ
(17b)から構成され、交換命令の実行時に制御回路
(20)から出力される制御信号CHGにより、1命令
サイクル中に、データの保持と出力がR−+Lレジスタ
(17a)及びL−+Rレジスタ(17b)で同時に行
われる。従って、右チャンネルのデジタルデータと左チ
ャンネルのデジタルデータを互いに交換し、各々相手チ
ャンネルのデータに所定の係数を乗算し、自分のデジタ
ルデータに加算あるいは減算するといった信号操作が行
える。
記憶制御レジスタ(18)は、2ビツトのレジスタであ
り、インターフェイス回路(15)からデータを取り出
すための転送命令が実行されたとき、制御回路(20)
から出力される制御信号MBDLによって、2ビツトの
データがセットされる。記憶制御レジスタ(18)の2
ビツト出力は、各々デジタル処理回路(12)(13)
のデータRAM(21)及び定数RAM (22)に印
加きれ、それらの書き込み動作を制御している。即ち、
イン沙−フェイス回路(15)から取り出したデータを
データRAM(21)あるいは定数RAM<22)に転
送する転送命令実行時に、その古き込み動作の制御が為
される0例えば、定数RAM(22)に書き込まれたデ
ジタルフィルタの定数を変える場合、右チA・ンネル及
び左チャンネルを一度に変えるには、予め記憶制御レジ
スタ(18)の2ビット共にrl」をセットすれば良く
、右チャンネルと左チャンネルを独立して変えるには、
変えたい方のチャンネルに対応するビットをrl」、他
方のビットをr□、とすれば良い。この記憶制御レジス
タ(18)へのデータセットは、制御回路(20)のル
ープカウンタ(40) (第2図)とアドレスポインタ
(24)(25)へのデータセットと同時に行われる。
り、インターフェイス回路(15)からデータを取り出
すための転送命令が実行されたとき、制御回路(20)
から出力される制御信号MBDLによって、2ビツトの
データがセットされる。記憶制御レジスタ(18)の2
ビツト出力は、各々デジタル処理回路(12)(13)
のデータRAM(21)及び定数RAM (22)に印
加きれ、それらの書き込み動作を制御している。即ち、
イン沙−フェイス回路(15)から取り出したデータを
データRAM(21)あるいは定数RAM<22)に転
送する転送命令実行時に、その古き込み動作の制御が為
される0例えば、定数RAM(22)に書き込まれたデ
ジタルフィルタの定数を変える場合、右チA・ンネル及
び左チャンネルを一度に変えるには、予め記憶制御レジ
スタ(18)の2ビット共にrl」をセットすれば良く
、右チャンネルと左チャンネルを独立して変えるには、
変えたい方のチャンネルに対応するビットをrl」、他
方のビットをr□、とすれば良い。この記憶制御レジス
タ(18)へのデータセットは、制御回路(20)のル
ープカウンタ(40) (第2図)とアドレスポインタ
(24)(25)へのデータセットと同時に行われる。
即ち、マイクロコンピータは、インターフェイス回路(
15)の保持レジスタ(42) (第3図)にデータを
転送する際に、そのデータ数を示すデータとそのデータ
を書き込む先頭アドレスを示すアドレスデータと右チャ
ンネルあるいは左チャンネルを示すデータから成る複合
データを最後に転送する。複合データの割当ては、第6
図に示す如く、16ビツトのデータのうち、下位10ビ
ツトがアドレスデータを示し、上位4ビツトがデータ数
を示し、残り2ビツトが右チャンネルと左チャンネルを
指定するデータである。従って、インターフェイス回路
(15)からデータを取り出す際に、最初ループカウン
タ(40)、アドレスポインタ(25)、記憶制御レジ
スタ(18〉への転送命令を実行することにより、複合
データが取り出され、各々のセットが為されるのであり
、次の転送命令の実行では複合データの内容に基いた転
送が為されるのである。
15)の保持レジスタ(42) (第3図)にデータを
転送する際に、そのデータ数を示すデータとそのデータ
を書き込む先頭アドレスを示すアドレスデータと右チャ
ンネルあるいは左チャンネルを示すデータから成る複合
データを最後に転送する。複合データの割当ては、第6
図に示す如く、16ビツトのデータのうち、下位10ビ
ツトがアドレスデータを示し、上位4ビツトがデータ数
を示し、残り2ビツトが右チャンネルと左チャンネルを
指定するデータである。従って、インターフェイス回路
(15)からデータを取り出す際に、最初ループカウン
タ(40)、アドレスポインタ(25)、記憶制御レジ
スタ(18〉への転送命令を実行することにより、複合
データが取り出され、各々のセットが為されるのであり
、次の転送命令の実行では複合データの内容に基いた転
送が為されるのである。
条件分岐制御回路(19)は、各々のデジタル処理回路
(12)(13)のALU(28)のデジタル処理出力
が所定の状態になったときに出力される信号を、データ
バスBUS2から印加されたデータに基いて選択しジャ
ンプ制御信号JMPを発生するものであり、第7図に示
される如く、2ビツトの条件設定レジスタ(55)と、
各々のALU(28)から出力されるボロー信号BOR
(R)、(L)でセットされるボローフラグ(R) 、
(L)(56)と、キャリー信号CAM(R)、(L
)でセットされるキャリーフラグ(R) 、 (L)(
57)と、ALU(28)で処理した結果のデータが負
であることを示すサイン信号5IN(R)、(L)でセ
ットされるサインフラグ(R) 、 (L)(58)と
、デジタルデータカオーバーフロー、即チ、’ 7FF
FFFFF」(36ピツト)以上になったとき、及び、
’80000000.(36ビツト)以下(負のオーバ
ーフロー)になったとき出力されるオーバーフロー信号
0VF(R)、(L)でセットされるオーバーフローフ
ラグ(R) 、 (L)(59)と、条件設定レジスタ
(55)の2ビツト出力及びその反転出力で制御され、
各々のフラグ(56)(57)(58)(59)の(R
)と(L)の出力を選択する選択回路(60)とから構
成される。この選択回路(60)は、ANDゲート(6
1)とORゲート(62)で構成され、条件設定レジス
タ(55)のB、 、 B、が各々r1」「1.の場合
には、各々のフラグ(56)(57)(58)(59)
の(R,)あるいは(L)のいずれか一方がセットされ
ればジャンプ制御信号JMPが出力され、B+ 、 B
zが各々r1.r□、の場合には各々のフラグ(56)
(57)(58)(59)の(R)側のみ、即ち、デジ
タル処理回路(12)の条件のみでジャンプ制御信号J
M P カ出力すレ、逆4mB+ 、 B1カ各々’
OJ「1」の場合には、各々のフラグ(56)(57
)(58)(59)の(L)側のみ、即ち、デジタル処
理回路(13)の条件のみでジャンプ制御信号JMPが
出力され、Bl + Blが共にrOヨの場合には、各
々のフラグ(56)(57)(58)(59)の(R)
及び(L)の両方が共にセットされたときだけにジャン
プ制御信号JMPが出力されるのである。従って、条件
設定レジスタ(55)にセットするデータの内容により
、ジャンプの条件を設定できるのである。また、ボロー
フラグ(56)、キャリーフラグ(57)、及びサイン
フラグ(58)は、条件分岐命令の実行サイクルにおけ
る最後のタイミングで制御回路(20)のインストラク
ションデコーダ(34)から出力されるリセット信号B
OFR,CA、FR,及び、5IFHによって各々リセ
ットされるが、オーバーフローフラグ(59)は、オー
ハーフ1ゴーフラグに基く条件分岐命令の実行サイクル
ではリセットきれず、単独のオーバーフローフラグリセ
ット命令の実行によってインストラクションデコーダ(
34)から出力される制御信号0VFRによってリセッ
トされる。
(12)(13)のALU(28)のデジタル処理出力
が所定の状態になったときに出力される信号を、データ
バスBUS2から印加されたデータに基いて選択しジャ
ンプ制御信号JMPを発生するものであり、第7図に示
される如く、2ビツトの条件設定レジスタ(55)と、
各々のALU(28)から出力されるボロー信号BOR
(R)、(L)でセットされるボローフラグ(R) 、
(L)(56)と、キャリー信号CAM(R)、(L
)でセットされるキャリーフラグ(R) 、 (L)(
57)と、ALU(28)で処理した結果のデータが負
であることを示すサイン信号5IN(R)、(L)でセ
ットされるサインフラグ(R) 、 (L)(58)と
、デジタルデータカオーバーフロー、即チ、’ 7FF
FFFFF」(36ピツト)以上になったとき、及び、
’80000000.(36ビツト)以下(負のオーバ
ーフロー)になったとき出力されるオーバーフロー信号
0VF(R)、(L)でセットされるオーバーフローフ
ラグ(R) 、 (L)(59)と、条件設定レジスタ
(55)の2ビツト出力及びその反転出力で制御され、
各々のフラグ(56)(57)(58)(59)の(R
)と(L)の出力を選択する選択回路(60)とから構
成される。この選択回路(60)は、ANDゲート(6
1)とORゲート(62)で構成され、条件設定レジス
タ(55)のB、 、 B、が各々r1」「1.の場合
には、各々のフラグ(56)(57)(58)(59)
の(R,)あるいは(L)のいずれか一方がセットされ
ればジャンプ制御信号JMPが出力され、B+ 、 B
zが各々r1.r□、の場合には各々のフラグ(56)
(57)(58)(59)の(R)側のみ、即ち、デジ
タル処理回路(12)の条件のみでジャンプ制御信号J
M P カ出力すレ、逆4mB+ 、 B1カ各々’
OJ「1」の場合には、各々のフラグ(56)(57
)(58)(59)の(L)側のみ、即ち、デジタル処
理回路(13)の条件のみでジャンプ制御信号JMPが
出力され、Bl + Blが共にrOヨの場合には、各
々のフラグ(56)(57)(58)(59)の(R)
及び(L)の両方が共にセットされたときだけにジャン
プ制御信号JMPが出力されるのである。従って、条件
設定レジスタ(55)にセットするデータの内容により
、ジャンプの条件を設定できるのである。また、ボロー
フラグ(56)、キャリーフラグ(57)、及びサイン
フラグ(58)は、条件分岐命令の実行サイクルにおけ
る最後のタイミングで制御回路(20)のインストラク
ションデコーダ(34)から出力されるリセット信号B
OFR,CA、FR,及び、5IFHによって各々リセ
ットされるが、オーバーフローフラグ(59)は、オー
ハーフ1ゴーフラグに基く条件分岐命令の実行サイクル
ではリセットきれず、単独のオーバーフローフラグリセ
ット命令の実行によってインストラクションデコーダ(
34)から出力される制御信号0VFRによってリセッ
トされる。
次に、第1図に示されたDSPシステムを用いて各種機
能を実現するだめの動作を説明する。
能を実現するだめの動作を説明する。
例えば、オーディオの信号処理に於いて、グラフィック
イコライザを実現する場合、 Y+=xIA+X+−+B+Xt−*C”)’+−+D
”Y+−zE(A、B、C,D、Eはフィルタ定数)で
表わされる積和演箕によって実現される帯域デジタルフ
ィルタを複数段接続することによって得られる。
イコライザを実現する場合、 Y+=xIA+X+−+B+Xt−*C”)’+−+D
”Y+−zE(A、B、C,D、Eはフィルタ定数)で
表わされる積和演箕によって実現される帯域デジタルフ
ィルタを複数段接続することによって得られる。
第8図は、2次の直接型IIRフィルタの帯域デジタル
フィルタを2段縦続接続することによって2バンドのグ
ラフィックイコライザを実現するものである。第8図に
於いて、Z−’(63)は単位時間(ここではサンプリ
ング周期)の遅延素子であり、(64)は定数A−Jの
乗算素子、(65〉は加算素子である。
フィルタを2段縦続接続することによって2バンドのグ
ラフィックイコライザを実現するものである。第8図に
於いて、Z−’(63)は単位時間(ここではサンプリ
ング周期)の遅延素子であり、(64)は定数A−Jの
乗算素子、(65〉は加算素子である。
第9図は、第8図のデジタルフィルタを実現するプログ
ラムを示す図であり、第10図は、データRAM(21
)と定数RAM(22)に記憶されるデータの割り付は
図である。第9図のプログラムは、定数の乗算をC,B
、A、E、D、H,G、F。
ラムを示す図であり、第10図は、データRAM(21
)と定数RAM(22)に記憶されるデータの割り付は
図である。第9図のプログラムは、定数の乗算をC,B
、A、E、D、H,G、F。
J、Iの順で行うために、定数RA M (22)のア
ドレスr□、からrO」までには同一順序で定数が格納
される。一方、データRAM(21)には、Xl+Y
+ + z+のデータが3アドレスおきに書き込まれる
が、サンプリング周期、即ち、一つの入力データX、や
、に対するフィルタ処理期間毎に、1アドレスずらして
X++++YI+1. Z+++を書き込むことにより
、遅延素子(63)Gこよる遅延データを作成している
。よって、アドレスポインタ(24)はr□、〜「7」
の循環アドレス指定、及び、アドレスポインタ(25)
はrO」〜「9」の循環アドレス指定となるように予め
プログラムによって設定しておく。
ドレスr□、からrO」までには同一順序で定数が格納
される。一方、データRAM(21)には、Xl+Y
+ + z+のデータが3アドレスおきに書き込まれる
が、サンプリング周期、即ち、一つの入力データX、や
、に対するフィルタ処理期間毎に、1アドレスずらして
X++++YI+1. Z+++を書き込むことにより
、遅延素子(63)Gこよる遅延データを作成している
。よって、アドレスポインタ(24)はr□、〜「7」
の循環アドレス指定、及び、アドレスポインタ(25)
はrO」〜「9」の循環アドレス指定となるように予め
プログラムによって設定しておく。
ここで、入力データX、に対して第9図のプログラムの
ステップrO」を実行する時点に於いて、データRAM
(21)の内容が第10図(イ)の如くであり、アドレ
スポインタ(24)(25)が共にアドレス「0」であ
るとき、ステップ「0」が実行されると、乗算器(27
)の入力A及びBには、データRAM(21)のアドレ
ス「0」に記憶きれているデータX+−*(2サンプル
前の入力データ)と定数RAM(22)のアドレスr□
、に記憶されている係数Cが印加されるが、その乗算結
果は、次のステップで確定し出力される。また、ステッ
プ「0.の最後に、命令API INC,Ar1 IN
Cにより、アドレスポインタ(24)(25)が共にイ
ンクリメントされ、その内容が「1」となる。
ステップrO」を実行する時点に於いて、データRAM
(21)の内容が第10図(イ)の如くであり、アドレ
スポインタ(24)(25)が共にアドレス「0」であ
るとき、ステップ「0」が実行されると、乗算器(27
)の入力A及びBには、データRAM(21)のアドレ
ス「0」に記憶きれているデータX+−*(2サンプル
前の入力データ)と定数RAM(22)のアドレスr□
、に記憶されている係数Cが印加されるが、その乗算結
果は、次のステップで確定し出力される。また、ステッ
プ「0.の最後に、命令API INC,Ar1 IN
Cにより、アドレスポインタ(24)(25)が共にイ
ンクリメントされ、その内容が「1」となる。
ステップ「1」が実行されると、ステップrO」と同様
にデータRAM(21〉と定数RAM(22)が乗算器
(27)の入力として選択され、各々、アドレスr1.
に記憶されたデータxi−iと定数Bが乗算器(27)
に印加される。また、前回のステップ「0」で乗算され
た結果は、命令ALUTHRにより、ALU(2B>を
素通りしてA CC(29)に最初の乗算結果C−x+
−zがストアされる。ステップ11」の最後に、命令A
PIINC,AP2INCにより、アドレスポインタ(
24)(25)がインクリメントされ、その内容はアド
レス「2」となる。
にデータRAM(21〉と定数RAM(22)が乗算器
(27)の入力として選択され、各々、アドレスr1.
に記憶されたデータxi−iと定数Bが乗算器(27)
に印加される。また、前回のステップ「0」で乗算され
た結果は、命令ALUTHRにより、ALU(2B>を
素通りしてA CC(29)に最初の乗算結果C−x+
−zがストアされる。ステップ11」の最後に、命令A
PIINC,AP2INCにより、アドレスポインタ(
24)(25)がインクリメントされ、その内容はアド
レス「2」となる。
次に、ステップ「2」が実行されると、命令MULA−
BUS、B−CRAMにより、乗算器(27)の入力A
にはデータバス(11)、入力Bには定数RA M (
22)が選択される。一方、命令TMPISにより、テ
ンポラリ−レジスタTMPIの内容がデータバス(11
〉に送出され、命令RAMIDにより、データバス(1
1)に送出されたデータが、アドレスポインタ(24)
で指定されるデータRAM(21)のアドレス「2」に
ストアされる。このとき、テンポラリ−レジスタTMP
Iには、サンプリング周期毎にデータ入力回路(14〉
に外部から印加された入力データX1が予めストアされ
ている。従って、入力データX、は、乗算器(27)に
よって定数RA M <22>から読み出された定数A
と乗In、キれると共に、データRAM(21)のアド
レス12」にストアされる。一方、命令ALUADDに
より、ACC(29>にストアされているC−x、−、
とステップ「1」の乗算結果B’Xl−1の加算が行わ
れ、その結果11XI−1”C’X+−zがA CC(
29)にストアされる。
BUS、B−CRAMにより、乗算器(27)の入力A
にはデータバス(11)、入力Bには定数RA M (
22)が選択される。一方、命令TMPISにより、テ
ンポラリ−レジスタTMPIの内容がデータバス(11
〉に送出され、命令RAMIDにより、データバス(1
1)に送出されたデータが、アドレスポインタ(24)
で指定されるデータRAM(21)のアドレス「2」に
ストアされる。このとき、テンポラリ−レジスタTMP
Iには、サンプリング周期毎にデータ入力回路(14〉
に外部から印加された入力データX1が予めストアされ
ている。従って、入力データX、は、乗算器(27)に
よって定数RA M <22>から読み出された定数A
と乗In、キれると共に、データRAM(21)のアド
レス12」にストアされる。一方、命令ALUADDに
より、ACC(29>にストアされているC−x、−、
とステップ「1」の乗算結果B’Xl−1の加算が行わ
れ、その結果11XI−1”C’X+−zがA CC(
29)にストアされる。
ステップ「2」の最後に、アドレスポインタ<24)(
25)がインクリメントされ、その内容はアドレス「3
」となる。
25)がインクリメントされ、その内容はアドレス「3
」となる。
ステップ「3」が実行されると、乗算器(27)の入力
A及びBには、データRAM(21)と定数RAM(2
2)のアドレス「3.にストアされているデータy、−
よと定数Eが印加され、命令ALUADDにより、ステ
ップ「2.の乗算結果A−x、とACC(29)の内容
B−x、−1+C−X+−*がALU(28)に於いて
加婁され、加算結果A−x1+B−x+−1”C’Xl
−!がACC(29〉にストアされる。ステップ「3」
の最後にアドレスポインタ(24)(25)がインクリ
メントされ、アドレス14」となる。
A及びBには、データRAM(21)と定数RAM(2
2)のアドレス「3.にストアされているデータy、−
よと定数Eが印加され、命令ALUADDにより、ステ
ップ「2.の乗算結果A−x、とACC(29)の内容
B−x、−1+C−X+−*がALU(28)に於いて
加婁され、加算結果A−x1+B−x+−1”C’Xl
−!がACC(29〉にストアされる。ステップ「3」
の最後にアドレスポインタ(24)(25)がインクリ
メントされ、アドレス14」となる。
ステップ「4」が実行されると、乗算器(27)の入力
A及びBには、データRAM(21)と定数RAM (
22)のアドレス14」にストアされているデータy、
−1と定数りが印加され、命令ALUADDにより、ス
テップ「3」の乗算結果E’7+−zとACC(29)
の内容IVX+”B−X(−1+C’X+−xがALU
(28)に於いて加算され、加算結果A−xl+B−X
+−+”C−X+−*”E’Y、−2がACC(29)
にストアされる。ステップ「4」の最後に、命令API
DEC,AP21NCにより、アドレスポインタ(24
)はデクリメントされて、アドレスr3」となり、アド
レスポインタ(25)はインクリメントされて、アドレ
ス15」となる。
A及びBには、データRAM(21)と定数RAM (
22)のアドレス14」にストアされているデータy、
−1と定数りが印加され、命令ALUADDにより、ス
テップ「3」の乗算結果E’7+−zとACC(29)
の内容IVX+”B−X(−1+C’X+−xがALU
(28)に於いて加算され、加算結果A−xl+B−X
+−+”C−X+−*”E’Y、−2がACC(29)
にストアされる。ステップ「4」の最後に、命令API
DEC,AP21NCにより、アドレスポインタ(24
)はデクリメントされて、アドレスr3」となり、アド
レスポインタ(25)はインクリメントされて、アドレ
ス15」となる。
ステップ「5」が実行されると、乗算器(27)の入力
A及びBには、データRAM(21)のアドレス「3」
にストアされたデータy、−1と定数RAM(22)の
アドレスr5.にストアされた定数Hが印加される。即
ち、乗算器(27)は、このステップ「5.から第8図
に示されたデジタルフィルタの2段目の乗算を行う。一
方、命令ALUADDにより、ステップ’4J(7)乗
算結果o’y+−+ トA CC(29)の内容1vx
(+B−X(−r”c−x(−x+E’5に−zがAL
U(28)に於いて加算され、加算結果A−x1”B−
X+−1”C・X+−z”I)y+−+”E−)’+−
tがA CC(29)にストアされる。このときのAC
C(29)の内容は、1段目のデジタルフィルタの出力
y1となる。ステップr5゜の最後にアドレスポインタ
(24)はインクリメントされてアドレス「4」となり
、アドレスポインタ(25)はインクリメントされてア
ドレス「6」となる。
A及びBには、データRAM(21)のアドレス「3」
にストアされたデータy、−1と定数RAM(22)の
アドレスr5.にストアされた定数Hが印加される。即
ち、乗算器(27)は、このステップ「5.から第8図
に示されたデジタルフィルタの2段目の乗算を行う。一
方、命令ALUADDにより、ステップ’4J(7)乗
算結果o’y+−+ トA CC(29)の内容1vx
(+B−X(−r”c−x(−x+E’5に−zがAL
U(28)に於いて加算され、加算結果A−x1”B−
X+−1”C・X+−z”I)y+−+”E−)’+−
tがA CC(29)にストアされる。このときのAC
C(29)の内容は、1段目のデジタルフィルタの出力
y1となる。ステップr5゜の最後にアドレスポインタ
(24)はインクリメントされてアドレス「4」となり
、アドレスポインタ(25)はインクリメントされてア
ドレス「6」となる。
以下ステップ16」〜I″11」までを実行することに
より、入力データX、に対するフィルタ処理が行われ、
データRAM(21)の内容が第10図(ロ)の如く変
化し、フィルタ処理z1が得られる。
より、入力データX、に対するフィルタ処理が行われ、
データRAM(21)の内容が第10図(ロ)の如く変
化し、フィルタ処理z1が得られる。
そして、スタートアドレスを1アドレス先に進めて同様
の動作を繰り返えすことにより、第10図(ハ)(ニ)
の如くデータRAM(21)が変化し、フィルタ出力Z
+++ * Z++x・・・が得られる。この動作は、
デジタル処理回路(12)(13)の両方に対して同時
に行われるため、右チャンネルと左チャンネルのフィル
タ処理が同時に行われるのである。
の動作を繰り返えすことにより、第10図(ハ)(ニ)
の如くデータRAM(21)が変化し、フィルタ出力Z
+++ * Z++x・・・が得られる。この動作は、
デジタル処理回路(12)(13)の両方に対して同時
に行われるため、右チャンネルと左チャンネルのフィル
タ処理が同時に行われるのである。
次に、外部メモリ装置の巡回メー七り領域を巡回アクセ
スする動作について説明する。第5図に示された如く、
巡回メモリ領域は、独立したメモリとしてr□、〜r
n 」までのアドレスデータでアクセス可能であり、前
回のアドレスデータXは、定数RA M (22)の所
定アドレスに保持されている。そこで、アドレスr n
、からアドレスrOJの方向に1アドレスづつアクセ
スする場合について述べる。
スする動作について説明する。第5図に示された如く、
巡回メモリ領域は、独立したメモリとしてr□、〜r
n 」までのアドレスデータでアクセス可能であり、前
回のアドレスデータXは、定数RA M (22)の所
定アドレスに保持されている。そこで、アドレスr n
、からアドレスrOJの方向に1アドレスづつアクセ
スする場合について述べる。
先ず、アドレスポインタ(25)にアドレスデータXの
記憶されているアドレスをセットし、MD全命令実行す
る。このMD全命令、定数RAM(22)からアドレス
データXを読み出し、制御信号MDによりALU(28
)に於いてデクリメントを行って、その結果X−1をA
CC<29>に保持させるが、X−1の結果ボローが生
じた場合には、定数ROM(23)の所定アドレスに記
憶されている巡回メモリ領域の終了アドレスrn」を読
み出し、ACC(29)にX−tの代りに保持させる。
記憶されているアドレスをセットし、MD全命令実行す
る。このMD全命令、定数RAM(22)からアドレス
データXを読み出し、制御信号MDによりALU(28
)に於いてデクリメントを行って、その結果X−1をA
CC<29>に保持させるが、X−1の結果ボローが生
じた場合には、定数ROM(23)の所定アドレスに記
憶されている巡回メモリ領域の終了アドレスrn」を読
み出し、ACC(29)にX−tの代りに保持させる。
これらの動作は、MD全命令実行サイクル内にすべて行
われる。次に、転送命令により、今までアドレスデータ
r X 、の記憶されていた定数RA M (22)の
アドレスに、A CC(29)のデータを転送し保持さ
せる。更に、加算命令ADDを実行し℃、定数ROM
(23)内に記憶されている巡回メモリ領域の先頭アド
レス「A」を読み出し、A CC(29)に保持されて
いるデータと加算し、その加算結果、即ち、rx 1+
AJを再びA CC(29)に保持する。これにより、
A CC(29)に保持されたアドレスデータは、外部
メモリ装置の実アドレスデータとなる。これを、外部メ
モリ装置に印加するために、転送命令を実行し、A C
C(29)内のアドレスデータを外部メモリインターフ
ェイス回路(16)のアドレス保持レジスタRMAD(
第4図)のいずれか一方に転送する。これにより、アド
レスデータrx 1+AJは、出力レジスタ(48)に
より外部メモリ装置に印加される。
われる。次に、転送命令により、今までアドレスデータ
r X 、の記憶されていた定数RA M (22)の
アドレスに、A CC(29)のデータを転送し保持さ
せる。更に、加算命令ADDを実行し℃、定数ROM
(23)内に記憶されている巡回メモリ領域の先頭アド
レス「A」を読み出し、A CC(29)に保持されて
いるデータと加算し、その加算結果、即ち、rx 1+
AJを再びA CC(29)に保持する。これにより、
A CC(29)に保持されたアドレスデータは、外部
メモリ装置の実アドレスデータとなる。これを、外部メ
モリ装置に印加するために、転送命令を実行し、A C
C(29)内のアドレスデータを外部メモリインターフ
ェイス回路(16)のアドレス保持レジスタRMAD(
第4図)のいずれか一方に転送する。これにより、アド
レスデータrx 1+AJは、出力レジスタ(48)に
より外部メモリ装置に印加される。
ここで、外部メモリ装置にD−RAM(グイナミック・
ランダム・アクセス・メモリ)を使用した場合、巡回メ
モリ領域を巡回アクセスすることで、D−RAMのリフ
レッシュが行われるようになっている。即ち、実際のア
ドレスデータrX−1+A」が16ビツトであるとき、
巡回メモリ領域をアドレス指定する「X」は10」〜r
n 、であるから、巡回アクセスによって変化するビ
ットは16ビツトのアドレスデータのうちの一部である
。従って、第4図に示された出力レジスタ(48)は、
その変化するビットをD−RAMのローアドレスデータ
として出力するように構成される。また、アドレスデー
タが16ビツトであるのに対し、アドレス保持レジスタ
(46)(47)及び出力レジスタ(48)が17ビツ
トで構成されているのは、変化するビットがD−RAM
のローアドレスデータのビット数に満たない場合に、残
り1ビツトをローアドレスデータの1ビツトとして出力
し、この1ビツトを操作することにより、すべてのリフ
レッシュを行うためである。
ランダム・アクセス・メモリ)を使用した場合、巡回メ
モリ領域を巡回アクセスすることで、D−RAMのリフ
レッシュが行われるようになっている。即ち、実際のア
ドレスデータrX−1+A」が16ビツトであるとき、
巡回メモリ領域をアドレス指定する「X」は10」〜r
n 、であるから、巡回アクセスによって変化するビ
ットは16ビツトのアドレスデータのうちの一部である
。従って、第4図に示された出力レジスタ(48)は、
その変化するビットをD−RAMのローアドレスデータ
として出力するように構成される。また、アドレスデー
タが16ビツトであるのに対し、アドレス保持レジスタ
(46)(47)及び出力レジスタ(48)が17ビツ
トで構成されているのは、変化するビットがD−RAM
のローアドレスデータのビット数に満たない場合に、残
り1ビツトをローアドレスデータの1ビツトとして出力
し、この1ビツトを操作することにより、すべてのリフ
レッシュを行うためである。
実アドレスデータr)(−1+AJの出力により、読み
出されたデータは、入力レジスタ(49)及び入力デー
タ保持レジスタRMRD(50)又は(51〉を介して
データバス(11)に取り込まれ、また、書き込むデー
タは、出力データ保持レジスタRMWR(52)又は(
53)と出力レジスタ(54)を介して外部メモリ装置
に書き込まれる。
出されたデータは、入力レジスタ(49)及び入力デー
タ保持レジスタRMRD(50)又は(51〉を介して
データバス(11)に取り込まれ、また、書き込むデー
タは、出力データ保持レジスタRMWR(52)又は(
53)と出力レジスタ(54)を介して外部メモリ装置
に書き込まれる。
このように、MD全命令実行サイクル内で、デクリメン
トとその結果に基く転送動作を行うので、アドレスデー
タを作成するプログラムステ・/プが短かくなるのであ
る。
トとその結果に基く転送動作を行うので、アドレスデー
タを作成するプログラムステ・/プが短かくなるのであ
る。
次に、入力データのレベル調整の機能について説明する
。サンプリング周期毎に入力されるデジタルデータは、
前述した如くデジタルフィルタによって処理されるが、
入力データのレベルが大きすぎたり、小さすぎると、乗
算及び演算時にオーバーフローが発生する。このオーバ
ーフローが発生した状態のフィルタ出力をアナログ変換
してオーディオ信号とするとノイズとして再生されるこ
とになる。
。サンプリング周期毎に入力されるデジタルデータは、
前述した如くデジタルフィルタによって処理されるが、
入力データのレベルが大きすぎたり、小さすぎると、乗
算及び演算時にオーバーフローが発生する。このオーバ
ーフローが発生した状態のフィルタ出力をアナログ変換
してオーディオ信号とするとノイズとして再生されるこ
とになる。
そこで、第1図に示されたDSPシステムでは、オーバ
ーフローを検出して、フィルタ出力を制御すると共に入
力データのレベルを調整できるようになっている。その
動作の例を第11図に示し説明する。
ーフローを検出して、フィルタ出力を制御すると共に入
力データのレベルを調整できるようになっている。その
動作の例を第11図に示し説明する。
サンプリング周期毎に入力されるデジタルデータをその
ままフィルタ処理するのではなく係数Kを乗算し、その
乗算結果を入力デジタルデータX。
ままフィルタ処理するのではなく係数Kを乗算し、その
乗算結果を入力デジタルデータX。
としてフィルタ処理を行う。第11図に於いて、先ず、
データ入出力回路り14)からデジタルデータを入力し
、データRAM(21)内の所定アドレスに一時保持し
ておく。そして、乗算命令MULにより、データRAM
(21)から読み出した未処理のデジタルデータとテン
ポラリ−レジスタTMP3に保持されている係数にとの
乗算を行う。このテンポラリ−レジスタTMP3は、係
数にの保持用として利用され、初期状態では、定数RO
M (23)に記憶されている定数「1」が予め転送さ
れている。乗算後に、条件分岐制御回路(19)内のオ
ーバーフローフラグ(R) 、 (L)(59)をリセ
ットするための命令を実行し、オーバーフローフラグ(
R)、(L)(59)をリセットし、そして、係数にの
乗算結果が保持きれているデジタルデータX。
データ入出力回路り14)からデジタルデータを入力し
、データRAM(21)内の所定アドレスに一時保持し
ておく。そして、乗算命令MULにより、データRAM
(21)から読み出した未処理のデジタルデータとテン
ポラリ−レジスタTMP3に保持されている係数にとの
乗算を行う。このテンポラリ−レジスタTMP3は、係
数にの保持用として利用され、初期状態では、定数RO
M (23)に記憶されている定数「1」が予め転送さ
れている。乗算後に、条件分岐制御回路(19)内のオ
ーバーフローフラグ(R) 、 (L)(59)をリセ
ットするための命令を実行し、オーバーフローフラグ(
R)、(L)(59)をリセットし、そして、係数にの
乗算結果が保持きれているデジタルデータX。
をテンポラリ−レジスタTMPIに転送する。このテン
ポラリ−レジスタTMPIは、前述した如く、フィルタ
処理を行う際の入力デジタルデータX、の保持用として
利用きれ、入力デジタルデータX1は、前述した如くフ
ィルタ処理される。フィルタ処理が終了すると、そのフ
ィルタ処理中の乗算あるいは演算によってオーバーフロ
ーが発生したか否かをオーバーフローフラグの判定命令
によって判定する。このとき、条件分岐制御回路(19
)の条件設定レジスタ(55) (第7図)には、「I
J「1」を設定し、左右いずれのオーバーフローも判定
できるようにしておく。判定の結果、オーバーフローが
発生していなければそのまま次のフィルタ処理を続ける
が、オーバーフローが発生した場合には、フィルタ処理
の出力データを見て、そのオーバーフローが正のオーバ
ーフローであるか負のオーバーフローであるかを判別す
る。
ポラリ−レジスタTMPIは、前述した如く、フィルタ
処理を行う際の入力デジタルデータX、の保持用として
利用きれ、入力デジタルデータX1は、前述した如くフ
ィルタ処理される。フィルタ処理が終了すると、そのフ
ィルタ処理中の乗算あるいは演算によってオーバーフロ
ーが発生したか否かをオーバーフローフラグの判定命令
によって判定する。このとき、条件分岐制御回路(19
)の条件設定レジスタ(55) (第7図)には、「I
J「1」を設定し、左右いずれのオーバーフローも判定
できるようにしておく。判定の結果、オーバーフローが
発生していなければそのまま次のフィルタ処理を続ける
が、オーバーフローが発生した場合には、フィルタ処理
の出力データを見て、そのオーバーフローが正のオーバ
ーフローであるか負のオーバーフローであるかを判別す
る。
正のオーバーフローである場合には、定数ROM(23
)の所定アドレスに記憶きれている最大値「7FFFF
FFFJを取り出して、フィルタ出力z1としてデータ
RAM(21)に設定し、負のオーバーフローである場
合には定数ROM(23)に記憶されている最小値’8
0000000.を取り出して、フィルタ出力Z、とし
てデータRAM(21)に記憶させる。そして、フィル
タ処理がすべて終了したら、データRAM(21)内に
記憶された出力データZ1を処理済デジタルデータとし
てデータ入出力回路(14)に転送し出力する。ここで
、次の入力データの処理に移る前に、再びオーバーフロ
ーがあったか否かを判定する。第7図に示されたオーバ
ーフローフラグ(R) 、 (L)(59)は、オーバ
ーフローフラグの判定命令の実行時にはリセットされな
いので、前のフィルタ処理でオーバーフローがあればセ
ットされたままとなっている。判定の結果、オーバーフ
ローがあった場合には、そのオーバーフローが正である
か負であるかを前の判定に基いて判定し、正であるとき
には、入力されたデジタルデータのレベルが大きすぎる
のであるから係数Kを小さくすべく、定数ROM(23
>に記憶されている定数’a」(a−0,99)のアド
レスをアドレスポインタ(26)に設定し、負であると
きには入力されたデータのレベルが小さすぎるのである
から係数Kを大きくすべく、定数ROM(23)ニ記憶
すレテイル定数’b」(b=1.01)のアドレスをア
ドレスポインタ(26)に設定する。一方、オーバーフ
ローが無かった場合には、テンポラリ−レジスタTMP
3に保持されている係数Kがrl」であるか否かを判定
する。係数Kが「1」である場合には、係数Kを変える
必要がないので、定数ROM(23)の定数r1」の記
憶されたアドレスをアドレスポインタ(26〉に設定し
、係数Kがrl、でない場合には、K〉1であるかK<
1であるかを判定する。係数K>1のときには、「1」
に近づけるため定数r a 、を選択し、係数K<1の
ときには定数「b、を選択する。そして、乗算命令によ
り、定数ROM(23)からアドレスポインタ(26)
でアドレスされた定数を読み出し、テンポラリ−レジス
タTMP3に保持された係数にと乗算し、その結果をテ
ンポラリ−レジスタTMP3に新しい係数にとして転送
する。そし℃、再び次の入力されたデジタルデータと係
数にの乗算を行うのである。セットされたオーバーフロ
ーフラグ(R) 、 (L)(59)は、乗箕後のリセ
ット命令によってリセットされる。
)の所定アドレスに記憶きれている最大値「7FFFF
FFFJを取り出して、フィルタ出力z1としてデータ
RAM(21)に設定し、負のオーバーフローである場
合には定数ROM(23)に記憶されている最小値’8
0000000.を取り出して、フィルタ出力Z、とし
てデータRAM(21)に記憶させる。そして、フィル
タ処理がすべて終了したら、データRAM(21)内に
記憶された出力データZ1を処理済デジタルデータとし
てデータ入出力回路(14)に転送し出力する。ここで
、次の入力データの処理に移る前に、再びオーバーフロ
ーがあったか否かを判定する。第7図に示されたオーバ
ーフローフラグ(R) 、 (L)(59)は、オーバ
ーフローフラグの判定命令の実行時にはリセットされな
いので、前のフィルタ処理でオーバーフローがあればセ
ットされたままとなっている。判定の結果、オーバーフ
ローがあった場合には、そのオーバーフローが正である
か負であるかを前の判定に基いて判定し、正であるとき
には、入力されたデジタルデータのレベルが大きすぎる
のであるから係数Kを小さくすべく、定数ROM(23
>に記憶されている定数’a」(a−0,99)のアド
レスをアドレスポインタ(26)に設定し、負であると
きには入力されたデータのレベルが小さすぎるのである
から係数Kを大きくすべく、定数ROM(23)ニ記憶
すレテイル定数’b」(b=1.01)のアドレスをア
ドレスポインタ(26)に設定する。一方、オーバーフ
ローが無かった場合には、テンポラリ−レジスタTMP
3に保持されている係数Kがrl」であるか否かを判定
する。係数Kが「1」である場合には、係数Kを変える
必要がないので、定数ROM(23)の定数r1」の記
憶されたアドレスをアドレスポインタ(26〉に設定し
、係数Kがrl、でない場合には、K〉1であるかK<
1であるかを判定する。係数K>1のときには、「1」
に近づけるため定数r a 、を選択し、係数K<1の
ときには定数「b、を選択する。そして、乗算命令によ
り、定数ROM(23)からアドレスポインタ(26)
でアドレスされた定数を読み出し、テンポラリ−レジス
タTMP3に保持された係数にと乗算し、その結果をテ
ンポラリ−レジスタTMP3に新しい係数にとして転送
する。そし℃、再び次の入力されたデジタルデータと係
数にの乗算を行うのである。セットされたオーバーフロ
ーフラグ(R) 、 (L)(59)は、乗箕後のリセ
ット命令によってリセットされる。
このように、乗算あるいは演算時にオーバーフローが発
生した場合には、サンプリング周期毎に係数Kが徐々に
増減されるため、入力されたデジタルデータのレベルが
なだらかに変化する。また、オーバーフローが無くなっ
た場合にも、係数Kがrl」となるようになだらかに変
化するので、出力されたデジタルデータをアナログ変換
して再生したときに急激な音の変化が無くなるのである
。
生した場合には、サンプリング周期毎に係数Kが徐々に
増減されるため、入力されたデジタルデータのレベルが
なだらかに変化する。また、オーバーフローが無くなっ
た場合にも、係数Kがrl」となるようになだらかに変
化するので、出力されたデジタルデータをアナログ変換
して再生したときに急激な音の変化が無くなるのである
。
次に、定数RA M (22)に記憶されたデジタルフ
ィルタを構成するためのフィルタ係数を変更あるいは書
き込む場合の動作を説明する。デジタルフィルタの係数
を変更する場合、外部に接続されたマイクロコンピータ
が係数を送出して来る。デジタルフィルタは第8図に示
される構成であるが、係数の変更は、各段−度に変更し
なければならない。例えば、−段目のフィルタ動作中に
係数を変えてしまうと、−段目のフィルタ出力y、は、
正しくフィルタされない歪んだものとなってしまう。そ
こで、−段目のフィルタ係数A、B、C。
ィルタを構成するためのフィルタ係数を変更あるいは書
き込む場合の動作を説明する。デジタルフィルタの係数
を変更する場合、外部に接続されたマイクロコンピータ
が係数を送出して来る。デジタルフィルタは第8図に示
される構成であるが、係数の変更は、各段−度に変更し
なければならない。例えば、−段目のフィルタ動作中に
係数を変えてしまうと、−段目のフィルタ出力y、は、
正しくフィルタされない歪んだものとなってしまう。そ
こで、−段目のフィルタ係数A、B、C。
D、Hの5個の係数を変更する場合を説明する。
定数RAM(22)には、第10図に示した如く、アド
レスr□、から「4」までの間にフィルタ係数がC,B
、A、E、Dの順に記憶きれている。
レスr□、から「4」までの間にフィルタ係数がC,B
、A、E、Dの順に記憶きれている。
第3図に示されたインターフェイス回路(15)の保持
レジスタ(42)は、書き込まれる順序とは逆の順序で
読み出しが為されるため、マイクロコンピータは、フィ
ルタ係数をり、E、A、B、Cの順序で転送し、更に、
係数Cの後に、第6図に示された複合データを送って来
る。この場合、複合データの下位10ピツトは、定数R
AM(22>の係数Cが記憶されるアドレス、即ち、「
O」となっており、また、上位4ビツトは、係数の個数
、即ち、「5.を示すデータである。係数A、B、C。
レジスタ(42)は、書き込まれる順序とは逆の順序で
読み出しが為されるため、マイクロコンピータは、フィ
ルタ係数をり、E、A、B、Cの順序で転送し、更に、
係数Cの後に、第6図に示された複合データを送って来
る。この場合、複合データの下位10ピツトは、定数R
AM(22>の係数Cが記憶されるアドレス、即ち、「
O」となっており、また、上位4ビツトは、係数の個数
、即ち、「5.を示すデータである。係数A、B、C。
D、Eを右チ〜ンネル及び左チ〜ンネル共に変える場合
には、複合データの残り2ビツトは共に「1」であり、
独立して変える場合には変更するチャンネルに対応する
ビットのみを「1」とする。
には、複合データの残り2ビツトは共に「1」であり、
独立して変える場合には変更するチャンネルに対応する
ビットのみを「1」とする。
マイクロコンピータが係数り、E、A、B、C及び複合
データを転送し終わると、転送終了フラグ(43)をセ
ットするため、DSPシステムは、転送終了フラグ(4
3)の判定命令により、転送終了を検出し、先ず、イン
ターフェイス回路(15)からループカウンタ(40)
、記憶制御レジスタ(18)、及び、アドレスボーイン
ク(25)への転送命令を実行する。これにより、ル−
プカウンタ(40)にはr5.、アドレスポインタ(2
5)にはrO」、記憶制御レジスタ(18)には、例え
ば、rll」がセットされる。次に、インターフェイス
回路(15)から定数RA M (22)への転送命令
がループカウンタ(40〉に設定された回数、即ち、5
回実行され、保持レジスタ(42)から取り出された定
数はC,B、A、E。
データを転送し終わると、転送終了フラグ(43)をセ
ットするため、DSPシステムは、転送終了フラグ(4
3)の判定命令により、転送終了を検出し、先ず、イン
ターフェイス回路(15)からループカウンタ(40)
、記憶制御レジスタ(18)、及び、アドレスボーイン
ク(25)への転送命令を実行する。これにより、ル−
プカウンタ(40)にはr5.、アドレスポインタ(2
5)にはrO」、記憶制御レジスタ(18)には、例え
ば、rll」がセットされる。次に、インターフェイス
回路(15)から定数RA M (22)への転送命令
がループカウンタ(40〉に設定された回数、即ち、5
回実行され、保持レジスタ(42)から取り出された定
数はC,B、A、E。
Dの順序で定数RA M (22)に転送される。アド
レスポインタ(25)は転送命令の実行毎にインクリメ
ントされるため、定数C,B、A、E、Dは、第10図
に示される如く、各々のアドレスに記憶されることにな
る。
レスポインタ(25)は転送命令の実行毎にインクリメ
ントされるため、定数C,B、A、E、Dは、第10図
に示される如く、各々のアドレスに記憶されることにな
る。
従って、インターフェイス回路(15)からデータを転
送するためのプログラムは、2つの転送命令のみで実現
できるので、プログラムステップ数の短縮化が図れるの
である。
送するためのプログラムは、2つの転送命令のみで実現
できるので、プログラムステップ数の短縮化が図れるの
である。
(ト)発明の効果
上述の如く、本発明によれば、多機能でスルーブツトの
高いDSPシステムが実現できるものであり、また、ワ
ンチップ半導体素子上に集積化し易く、外部装置との接
続も容易となる利点を有する。特に、オーディオ信号処
理に利用した場合、オーディオ装置の機能向上に多大な
る効果を奏するものである。
高いDSPシステムが実現できるものであり、また、ワ
ンチップ半導体素子上に集積化し易く、外部装置との接
続も容易となる利点を有する。特に、オーディオ信号処
理に利用した場合、オーディオ装置の機能向上に多大な
る効果を奏するものである。
第1図は本発明の実施例を示すブロック図、第2図乃至
第4図は、第1図に示されたブロックの更に詳細なブロ
ック図、第5図は、外部メモリ装置の領域を示す図、第
6図は、第1図に示されたDSPシステムに外部から印
加する複合データを示す図、第7図は第1図に示された
ブロックの内部回路、第8図は、デジタルフィルタを示
す図、第9図は第8図のデジタルフィルタを実現するプ
ログラムを示す図、第10図は、第8図のデジタルフィ
ルタを実現する際のデータRAM及び定数RAMのアド
レス割り付は図、第11図は第1図の実施例の一機能の
動作を示すフロー図、第12図は従来例を示す図である
。 (11)・・・データバス、(12)(13)・・・デ
ジタル処理回路、 (14)・・・データ入出力回路、
(15)・・・インターフェイス回路、 (16)・
・・外部メモリインターフェイス回路、 (17)・・
・データ交換レジスタ、(18)・・・記憶制御レジス
タ、 (19)・・・条件分岐制御回路、 (20)・
・・制御回路、 (21)・・・データRAM、 (
22)・・・定数RAM、 (23)・・・定数RO
M。 (24)(25)(26)・・・アドレスポインタ、
(27)・・・乗箕器、 (28)・・・ALU、
(29)・・・ACC,(30)・・・テンポラリ−レ
ジスタ。 第3図 BUS2 BLJSl 第5図 第6図 +n+7ンχへ しシスyへ 第8図 ド′P行a’+♀ニー〜のり一訴 へ Σ g 3 、、+ (更 匡 (?C≧二二 第11図 笛12図
第4図は、第1図に示されたブロックの更に詳細なブロ
ック図、第5図は、外部メモリ装置の領域を示す図、第
6図は、第1図に示されたDSPシステムに外部から印
加する複合データを示す図、第7図は第1図に示された
ブロックの内部回路、第8図は、デジタルフィルタを示
す図、第9図は第8図のデジタルフィルタを実現するプ
ログラムを示す図、第10図は、第8図のデジタルフィ
ルタを実現する際のデータRAM及び定数RAMのアド
レス割り付は図、第11図は第1図の実施例の一機能の
動作を示すフロー図、第12図は従来例を示す図である
。 (11)・・・データバス、(12)(13)・・・デ
ジタル処理回路、 (14)・・・データ入出力回路、
(15)・・・インターフェイス回路、 (16)・
・・外部メモリインターフェイス回路、 (17)・・
・データ交換レジスタ、(18)・・・記憶制御レジス
タ、 (19)・・・条件分岐制御回路、 (20)・
・・制御回路、 (21)・・・データRAM、 (
22)・・・定数RAM、 (23)・・・定数RO
M。 (24)(25)(26)・・・アドレスポインタ、
(27)・・・乗箕器、 (28)・・・ALU、
(29)・・・ACC,(30)・・・テンポラリ−レ
ジスタ。 第3図 BUS2 BLJSl 第5図 第6図 +n+7ンχへ しシスyへ 第8図 ド′P行a’+♀ニー〜のり一訴 へ Σ g 3 、、+ (更 匡 (?C≧二二 第11図 笛12図
Claims (1)
- 【特許請求の範囲】 (1)デジタルデータを転送するための一対のデータバ
スと、該データバスに各々接続された一対のデジタル処
理手段と、該一対のデジタル処理手段の動作を予めプロ
グラムされた手順に従って同時に制御する制御手段とを
備えたデジタル信号処理装置に於いて、前記デジタル処
理手段は、外部接続される記憶装置の特定メモリ領域を
巡回してアクセスするためのアドレスデータを記憶する
記憶手段と、前記アドレスデータをインクリメントある
いはデクリメントし、その結果が前記特定メモリ領域の
境界であるときに所定値を演算結果として出力する動作
を単一の命令で実行する演算手段と、該演算手段の演算
結果に前記特定メモリ領域の先頭アドレスデータを加算
し前記記憶装置の実アドレスデータを得る加算手段とを
備え、更に、前記加算手段で得られた実アドレスデータ
を前記データバスを介して入力し外部接続された記憶装
置に印加する外部メモリインターフェイス手段が前記デ
ータバスに接続されることを特徴とするデジタル信号処
理装置。 (2)請求項第1項に於いて、前記外部メモリインター
フェイス手段は外部接続された記憶装置がD−RAMの
場合に、印加する実アドレスデータにより前記特定メモ
リ領域が一巡アクセスする間に少なくとも特定メモリ領
域以外の領域がリフレッシュされるように前記実アドレ
スデータを出力することを特徴とするデジタル信号処理
装置。 (3)外部接続された記憶装置の特定メモリ領域をアク
セスするためのアドレスデータを内部の記憶手段から読
み出してインクリメントあるいはデクリメントし、該イ
ンクリメントあるいはデクリメントの結果が前記特定メ
モリ領域の境界であるとき所定値を演算結果として出力
する動作を単一の命令の実行サイクルで行う第1ステッ
プと、該第1ステップの結果を前記記憶手段に転送する
第2ステップと、前記第1ステップの結果に前記特定メ
モリ領域の先頭アドレスデータを加算する第3ステップ
と、該第3ステップの結果を外部メモリインターフェイ
ス手段に送出する第4ステップを備えたことを特徴とす
る信号処理方法。 (4)デジタルデータを転送するための一対のデータバ
スと、該データバスに各々接続された一対のデジタル処
理手段と、該一対のデジタル処理手段の動作を予めプロ
グラムされた手順に従って同時に制御する制御手段とを
備えたデジタル信号処理装置に於いて、前記デジタル処
理手段は各々、定数「1」、「1」より小さい定数「a
」、及び「1」より大きい定数「b」を記憶する記憶手
段と、該記憶手段及び前記データバスに接続された乗算
手段及び演算手段とを備え、更に、前記デジタル処理手
段の乗算及び演算の結果、オーバーフローが生じたこと
を保持するオーバーフローフラグ手段を設け、該オーバ
ーフローフラグ手段の内容に基いて前記定数「1」、「
a」、あるいは、「b」を選択し、該選択された定数の
乗算結果と入力されたデジタルデータの乗算を行うこと
を特徴とするデジタル信号処理装置。 (5)請求項第4項に於いて、前記オーバーフローフラ
グ手段は、入力されたデジタルデータと乗算された定数
の乗算後リセットされることを特徴とするデジタル信号
処理装置。(6)請求項第4項に於いて、前記一対のデ
ータバスに入力されるデジタルデータは、所定周波数で
サンプリングされA−D変換された右チャンネルと左チ
ャンネルのオーディオ信号であり、前記デジタルデータ
と定数の乗算により入力レベルの調整を行うことを特徴
とするデジタル信号処理装置。 (7)外部から入力されたデジタルデータと係数を乗算
し、オーバーフローフラグをリセットする第1ステップ
と、該第1ステップの乗算結果を用いて所定の乗算ある
いは演算を行い、該乗算あるいは演算でオーバーフロー
フラグがセットされたとき最大値あるいは最小値を出力
データとして設定する第2ステップと、前記オーバーフ
ローフラグに基いて定数「1」、「1」より小さい定数
「a」、あるいは、「1」より大きい定数「b」を選択
して前記係数に乗算し、新しい係数を計算する第3ステ
ップとを備え、前記第2ステップでオーバーフローが無
くなるまで入力されたデジタルデータのレベル調整を行
うことを特徴とするデジタル信号処理方法。 (8)請求項第7項に於いて、外部から入力されたデジ
タルデータは、所定周波数でサンプリングされA−D変
換された右チャンネルと左チャンネルのオーディオ信号
であることを特徴とするデジタル信号処理方法。 (9)デジタルデータを転送するための一対のデータバ
スと、該データバスに各々接続された一対のデジタル処
理手段と、該一対のデジタル処理手段の動作を予めプロ
グラムされた手順に従って同時に制御する制御手段とを
備えたデジタル信号処理装置に於いて、外部から印加さ
れるデジタルデータを外部から印加される制御信号に基
いて入力するレジスタ手段と、該レジスタ手段に入力さ
れたデジタルデータを順次複数保持し、外部から印加さ
れたデータの転送終了を示す信号に基いて前記保持した
複数のデジタルデータを前記一対のデータバスに送出す
る保持手段と、前記一対のデータバスに送出された処理
済データを保持し、外部に出力する出力レジスタ手段と
を備えたインターフェイス手段を設けたことを特徴とす
るデジタル信号処理装置。 (10)請求項第9項に於いて、前記一対のデジタル処
理手段は、各々、前記インターフェイス手段からデータ
バスに送出されたデータを記憶する記憶手段と該記憶手
段のアドレスを指定するアドレス指定手段を有し、前記
制御回路は、前記インターフェイス手段の前記保持手段
からデジタルデータを前記一対のデータバスに送出させ
るための命令の実行回数を制御するためのループカウン
タ手段を有し、更に、前記一対のデータバスの一方又は
両方に接続され、前記各々の記憶手段の記憶動作を制御
する記憶制御レジスタ手段を設け、前記インターフェイ
ス手段内の前記保持手段から最初に送出されたデータが
前記アドレス指定手段、ループカウンタ手段及び記憶制
御レジスタ手段に保持されることを特徴とするデジタル
信号処理装置。 (11)請求項第10項に於いて、前記一対のデジタル
処理手段は、所定周波数でサンプリングされA−D変換
された右チャンネルと左チャンネルのオーディオ信号を
処理するデジタルフィルタを構成し、前記インターフェ
イス手段から前記一対のデータバスに送出されるデータ
は前記デジタルフィルタを構成するための係数データで
あることを特徴とするデジタル信号処理装置。 (12)デジタルデータを記憶する一対の記憶手段をア
ドレスするアドレスデータ、前記デジタルデータを前記
一対の記憶手段に転送する動作回数を示すループデータ
、及び、前記一対の記憶手段の記憶動作を指示する記憶
手段指示データから成る複合データをインターフェイス
手段から取り出し、前記一対の記憶手段のアドレス指定
をするアドレス指定手段と前記デジタルデータの転送を
制御する制御手段に設けられたループカウンタ手段と前
記一対の記憶手段の各々の記憶動作を制御する記憶制御
レジスタ手段とに前記複合データの各々をセットする第
1ステップと、前記ループカウンタ手段にセットされた
回数だけ前記インターフェイス手段からデジタルデータ
を取り出して前記一対の記憶手段に転送し、前記記憶制
御レジスタにセットされた内容に基いて前記記憶手段に
転送されたデジタルデータを記憶させる第2ステップと
を備えたことを特徴とするデジタル信号処理方法。 (13)請求項第12項に於いて、前記第2ステップで
前記インターフェイス手段から取り出されるデジタルデ
ータは、所定周波数でサンプリングされA−D変換され
た右チャンネルと左チャンネルのデジタルデータを処理
する一対のデジタルフィルタを構成するための係数デー
タであることを特徴とするデジタル信号処理方法。 (14)デジタルデータを転送するための一対のデータ
バスと、該データバスに各々接続された一対のデジタル
処理手段と、該一対のデジタル処理手段の動作を予めプ
ログラムされた手順に従って同時に制御する制御手段と
を備えたデジタル信号処理装置に於いて、前記一対のデ
ータバス間にデジタルデータ交換手段を設けたことを特
徴とするデジタル信号処理装置。 (15)請求項第14項に於いて、前記デジタルデータ
交換手段は、一方のデータバスに送出されたデジタルデ
ータを保持し他方のデータバスに出力する第1レジスタ
手段と他方のデータバスに送出されたデジタルデータを
保持し一方のデータバスに出力する第2レジスタ手段か
ら構成され、前記第1及び第2のレジスタ手段の動作が
同時に行われることを特徴とするデジタル信号処理装置
。 (16)デジタルデータを転送するための一対のデータ
バスと、該データバスに各々接続された一対のデジタル
処理手段と、該一対のデジタル処理手段の動作を予めプ
ログラムされた手順に従って同時に制御する制御手段と
を備えたデジタル信号処理装置に於いて、前記制御手段
は、命令コードの組み合わされたプログラムを記憶する
プログラムメモリ手段と、該プログラムメモリ手段のア
ドレスを指定するプログラムカウンタ手段と、前記プロ
グラムメモリ手段から読み出された命令コードを解読し
、制御信号を出力するデコーダ手段と、前記一対のデー
タバスの一方あるいは両方に接続されジャンプ先アドレ
スの設定されるジャンプアドレスレジスタ手段と、該ジ
ャンプアドレスレジスタ手段に設定されたアドレスを前
記プログラムカウンタに選択的に印加するマルチプレク
サ手段とを備え、外部からジャンプ先アドレスを設定可
能としたことを特徴とするデジタル信号処理装置。 (17)請求項第16項に於いて、前記ジャンプアドレ
スレジスタ手段は、ジャンプ命令実行時、あるいは、条
件分岐命令の実行時に選択されることを特徴とするデジ
タル信号処理装置。 (18)デジタルデータを転送するための一対のデータ
バスと、該データバスに各々接続された一対のデジタル
処理手段と、該一対のデジタル処理手段の動作を予めプ
ログラムされた手順に従って同時に制御する制御手段と
を備えたデジタル信号処理装置に於いて、前記デジタル
処理手段は、各々乗算手段及び演算手段を備え、該乗算
手段及び演算手段の動作結果が所定の条件となったとき
にセットされる複数対のフラグ手段と、前記一対のデー
タバスの一方あるいは両方に接続された条件設定レジス
タ手段と、該条件設定レジスタ手段の内容に基いて前記
複数対のフラグ手段の出力を選択し、前記制御手段にジ
ャンプ制御信号を出力する選択手段とを備えた条件分岐
制御手段を設けたことを特徴とするデジタル信号処理装
置。 (19)請求項第18項に於いて、前記複数対のフラグ
手段のうち少なくとも一対は、条件分岐命令の実行後に
実行される所定命令によってリセットされることを特徴
とするデジタル信号処理装置。 (20)請求項第19項に於いて、前記複数対のフラグ
手段のうち少なくとも一対は、前記乗算手段あるいは演
算手段の動作結果が最大値あるいは最小値を越えたとき
にセットされるオーバーフローフラグであることを特徴
とするデジタル信号処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63003346A JPH0719246B2 (ja) | 1988-01-11 | 1988-01-11 | デジタル信号処理装置 |
KR1019880008911A KR0134042B1 (ko) | 1987-07-17 | 1988-07-16 | 디지탈 신호처리장치 및 신호처리방법 |
DE3853025T DE3853025T2 (de) | 1987-07-17 | 1988-07-18 | Anordnung und Verfahren zur Digitalsignalverarbeitung. |
EP88111551A EP0299537B1 (en) | 1987-07-17 | 1988-07-18 | Apparatus and Method for processing digital signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63003346A JPH0719246B2 (ja) | 1988-01-11 | 1988-01-11 | デジタル信号処理装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6184923A Division JP2766191B2 (ja) | 1994-08-05 | 1994-08-05 | デジタル信号処理装置及び信号処理方法 |
JP6184924A Division JP3022186B2 (ja) | 1994-08-05 | 1994-08-05 | デジタル信号処理装置 |
JP18492294A Division JP2686234B2 (ja) | 1994-08-05 | 1994-08-05 | デジタル信号処理装置及び信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01179515A true JPH01179515A (ja) | 1989-07-17 |
JPH0719246B2 JPH0719246B2 (ja) | 1995-03-06 |
Family
ID=11554796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63003346A Expired - Lifetime JPH0719246B2 (ja) | 1987-07-17 | 1988-01-11 | デジタル信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0719246B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09212361A (ja) * | 1996-02-07 | 1997-08-15 | Mitsubishi Electric Corp | データ処理装置およびデータ処理方法 |
KR20200139256A (ko) * | 2018-11-21 | 2020-12-11 | 상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드 | 네트워크 온칩 데이터 처리 방법 및 장치 |
US11797467B2 (en) | 2018-10-18 | 2023-10-24 | Shanghai Cambricon Information Technology Co., Ltd. | Data processing device with transmission circuit |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5433825A (en) * | 1977-08-22 | 1979-03-12 | Daido Metal Co Ltd | Bearing metal for large engine |
JPS5661086A (en) * | 1979-10-23 | 1981-05-26 | Toshiba Corp | Refresh system for dynamic memory |
JPS58176749A (ja) * | 1982-04-09 | 1983-10-17 | Nec Corp | マイクロプログラム制御装置 |
JPS605339A (ja) * | 1983-06-23 | 1985-01-11 | Sony Corp | デイジタル信号処理装置 |
JPS6027977A (ja) * | 1983-07-27 | 1985-02-13 | Matsushita Electric Ind Co Ltd | 並列処理装置 |
JPS60195657A (ja) * | 1984-03-16 | 1985-10-04 | Hitachi Micro Comput Eng Ltd | デ−タ処理システム |
JPS60258647A (ja) * | 1984-06-06 | 1985-12-20 | Fujitsu Ltd | 条件分岐制御回路 |
JPS6133229A (ja) * | 1984-07-23 | 1986-02-17 | Mitsubishi Heavy Ind Ltd | 流動床加熱炉 |
JPS61110256A (ja) * | 1984-11-02 | 1986-05-28 | Hitachi Ltd | 複数の演算部を有するプロセツサ |
-
1988
- 1988-01-11 JP JP63003346A patent/JPH0719246B2/ja not_active Expired - Lifetime
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5433825A (en) * | 1977-08-22 | 1979-03-12 | Daido Metal Co Ltd | Bearing metal for large engine |
JPS5661086A (en) * | 1979-10-23 | 1981-05-26 | Toshiba Corp | Refresh system for dynamic memory |
JPS58176749A (ja) * | 1982-04-09 | 1983-10-17 | Nec Corp | マイクロプログラム制御装置 |
JPS605339A (ja) * | 1983-06-23 | 1985-01-11 | Sony Corp | デイジタル信号処理装置 |
JPS6027977A (ja) * | 1983-07-27 | 1985-02-13 | Matsushita Electric Ind Co Ltd | 並列処理装置 |
JPS60195657A (ja) * | 1984-03-16 | 1985-10-04 | Hitachi Micro Comput Eng Ltd | デ−タ処理システム |
JPS60258647A (ja) * | 1984-06-06 | 1985-12-20 | Fujitsu Ltd | 条件分岐制御回路 |
JPS6133229A (ja) * | 1984-07-23 | 1986-02-17 | Mitsubishi Heavy Ind Ltd | 流動床加熱炉 |
JPS61110256A (ja) * | 1984-11-02 | 1986-05-28 | Hitachi Ltd | 複数の演算部を有するプロセツサ |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09212361A (ja) * | 1996-02-07 | 1997-08-15 | Mitsubishi Electric Corp | データ処理装置およびデータ処理方法 |
US11797467B2 (en) | 2018-10-18 | 2023-10-24 | Shanghai Cambricon Information Technology Co., Ltd. | Data processing device with transmission circuit |
US11809360B2 (en) | 2018-10-18 | 2023-11-07 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11841816B2 (en) | 2018-10-18 | 2023-12-12 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11868299B2 (en) | 2018-10-18 | 2024-01-09 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11880330B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11880329B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Arbitration based machine learning data processor |
US11880328B2 (en) | 2018-10-18 | 2024-01-23 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
US11960431B2 (en) | 2018-10-18 | 2024-04-16 | Guangzhou University | Network-on-chip data processing method and device |
US11971836B2 (en) | 2018-10-18 | 2024-04-30 | Shanghai Cambricon Information Technology Co., Ltd. | Network-on-chip data processing method and device |
KR20200139256A (ko) * | 2018-11-21 | 2020-12-11 | 상하이 캠브리콘 인포메이션 테크놀로지 컴퍼니 리미티드 | 네트워크 온칩 데이터 처리 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
JPH0719246B2 (ja) | 1995-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3208990B2 (ja) | 信号処理装置 | |
JP2002152014A (ja) | 正規最小平均二乗アルゴリズムに基づいた係数適応用ハードウエアアクセリレータ | |
EP0405915B1 (en) | Audio signal data processing system | |
JPH082014B2 (ja) | 多段デジタル・フィルタ | |
JPH01179515A (ja) | デジタル信号処理装置 | |
JPS63266576A (ja) | デイジタル信号処理装置 | |
EP0299537B1 (en) | Apparatus and Method for processing digital signal | |
US5442125A (en) | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner | |
US5689079A (en) | Musical tone generator | |
JP2766191B2 (ja) | デジタル信号処理装置及び信号処理方法 | |
JP3022186B2 (ja) | デジタル信号処理装置 | |
JP2686234B2 (ja) | デジタル信号処理装置及び信号処理方法 | |
JPH07199980A (ja) | デジタル信号処理回路 | |
JPH04222111A (ja) | ディジタルフィルタ | |
WO2021035715A1 (zh) | 数据处理方法和装置 | |
JP3178036B2 (ja) | 信号処理装置 | |
JPS63316165A (ja) | デジタル信号処理装置 | |
KR100551458B1 (ko) | 디지탈신호처리동작실행방법및디지탈신호처리기 | |
JP3503141B2 (ja) | ディジタル演算処理装置 | |
JPH02236693A (ja) | デジタル信号処理装置 | |
JPH0795671B2 (ja) | デイジタルフイルタ | |
JPH05108343A (ja) | 楽音信号演算処理装置 | |
JPS59128644A (ja) | シ−ケンス制御回路 | |
JPH06309168A (ja) | ディジタル信号処理回路 | |
JPH0721760B2 (ja) | ディジタル演算回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |