FI97002C - Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi - Google Patents
Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi Download PDFInfo
- Publication number
- FI97002C FI97002C FI935709A FI935709A FI97002C FI 97002 C FI97002 C FI 97002C FI 935709 A FI935709 A FI 935709A FI 935709 A FI935709 A FI 935709A FI 97002 C FI97002 C FI 97002C
- Authority
- FI
- Finland
- Prior art keywords
- bit
- elements
- delay
- fir filter
- subtraction
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Algebra (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
97002
Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi 5 Keksinnön kohteena on digitaalinen suora FIR-suoda tin, ja erityisesti pistetulon laskeminen tällaisessa suo-dattimessa menetelmällä, joka käsittää digitaalisen si-sääntulosignaalin peräkkäisten sanojen viivästämisen vii-velinjassa, jossa on sanan pituisia viiveitä, viivelinjas-10 ta saatavien eritavoin viivästettyjen sanojen ja vastaavien kerroinvakioiden välisen pistetulon laskemisen.
Digitaalinen suodatin on ohjelma tai erityisesti suunniteltu elektroninen piiri, joka käsittelee diskreettejä signaalinäytteitä halutun siirtofunktio-operaation 15 suorittamiseksi tälle signaalille. Digitaalisen eli diskreettiaikaisen FIR (Finite Impulse Response) suodattimen Z-siirtofunktio on yleisessä tapauksessa muotoa «<z> - Hfj- Σ v : 20 missä H(z) on suodattimen siirtofunktio, Y(z) ja X(z) ovat : : vastaavasti suodattimen ulostulo- ja sisääntulo, a^ ovat ·1·.. vakiokertoimia eli tappikertoimia ja z_1 on i:n näytteen • . viive. FIR-Suodattimen ominaisuudet riippuvat yksinomaan • · · · tappikertoimista a^ , joten diskreettiaikasuodattimen syn- ··' 25 tesointi merkitsee näiden kertoimien määrittämistä siten, • · · • ti että suodatin saa halutut ominaisuudet. Kertoimien määrit- tämistapoja on monia. Yhtälön (1) mukainen ei-rekursiivi- '·!·’ nen diskreettiaikasuodatin esitetään yleensä lohkokaaviona • · · " kuvioiden 1 ja 2 mukaisesti. Kuvio 1 esittää ns. suoramuo- Ί' 30 toisen FIR (Finite Impulse Response)-suodattimen ja kuvio .··. 2 transponoidun FIR-suodattimen. Molemmat diskreettiaikai- • set suodattimet toteuttavat yhtälön (1) mukaisen suodatus-• · · • · · I · · • · ·
• M
• 1 2 97002 funktion, mutta esillä oleva keksintö liittyy kuvion 1 mukaiseen suoraan FIR-suodattimeen. Kuten kuvioista 1 ja 2 ilmenee, diskreettiaikasuodatin esitetään lohkokaaviona, jossa neliömäiset lohkot 1 suorittavat informaation vii-5 västyksen yhdellä näytteellä z-1, kolmiomaiset lohkot 2 esittävät kertolaskuoperaatioita ja ympyrät 3 ovat summai-mia.
Kuten edellä todettiin, suodattimen ominaisuudet riippuvat tappikertoimien a^ arvoista. Eräissä tunnetuissa 10 suorissa FIR-suodattimissa käytetään erillistä kertolas- kuyksikköä jokaiselle tappikertoimelle. Tämän toteutuksen haittapuolena on sen vaatima suuri määrä kertolaskuyksi- köitä, jotka vaativat integroidulle piirille toteutettuna paljon piiripinta-alaa ja ovat sen vuoksi kalliita. Eräs 15 tunnettu toteutus on sellainen, jossa tappikertoimet ovat yksinkertaisia 2:n potenssin summia, eli kertoimet on ra- ” ä ~ b — c joitettu muotoon 2 +2 + 2 Tällaisen ratkaisun haittapuolena on rajoitukset mahdollisille toteutettaville kertoimille. Nämä rajoitukset voivat olennaisesti hanka-20 loittaa halutun signaalikäsittelyfunktion H(z) toteuttamista .
Vielä eräs tunnettu ratkaisu on käyttää nopeaa ker-tojaa ja muistia suodattimen toteutukseen. Tällaista rat-···, kaisua on havainnollistettu kuviossa 3, jossa tarvittavat 25 viiveet z-1 aikaansaadaan puskuroimalla sisääntulosignaa- • · * . Iin X(z) arvot RAM-muistiin 41 ennen niiden syöttämistä • · · *·· · kertojalle 42, jossa ne kerrotaan lukumuistista (ROM) saa- « · · | · · - .·1 tavien valmiiden kertoimien a^ kanssa. Tämän jälkeen ker- ·.·· tolaskutulokset viedään summaimelle 44, jossa ne summataan 30 suodattimen ulostulon Y(z) kanssa. Tällaisen ratkaisun .1 haittapuolena on nopean kertolaskuyksikön 42 vaatima pin- ·'«1; ta-ala. Lisäksi haittapuolina ovat kertolaskuyksikön 42 tehonkulutus ja tietyissä sovelluksissa sen aiheuttamat sähkömagneettiset häiriöt muille piirirakenteille. Lisäksi <··’ 35 kertolaskuyksikön rajoitetun nopeuden vuoksi yhdellä ker- « « · # · · • · • · · · • » · ♦ · 3 97002 tolaskuyksiköllä voidaan kuitenkin toteuttaa vain rajoitettu määrä kertoimia a^. Monimutkaiset rakenteet vaativat useita kertolaskuyksiköitä ja monimutkaisen ohjauslogii-kan.
5 Esillä olevan keksinnön päämääränä on suoramuotoi- nen digitaalinen FIR-suodatin, joka voidaan toteuttaa mikropiirille useilla kertoimilla sellaisella tavalla, joka vaatii mikropiiritoteutuksessa olennaisesti vähemmän pii-ripinta-alaa kuin aikaisemmat toteutustekniikat.
10 Esillä olevan keksinnön päämääränä on myös suoda- tinrakenne, joka soveltuu suhteellisen korkeille kellotaajuuksille .
Esillä olevan keksinnön päämääränä on edelleen digitaalinen suodatin, joka mahdollistaa mielivaltaisten 15 kertoimien toteuttamisen automaattisesti.
Nämä ja muut keksinnön päämäärät ja edut saavutetaan johdannossa esitetyn tyyppisellä menetelmällä, jolle on tunnusomaista, että kertolaskuvaihe käsittää viivelinjan sisääntulon ja ulostulojen sanojen bit-20 tien yhdistelemisen bitti kerrallaan käyttäen bittisarjal-lisista vähennys- ja/tai yhteenlaskuelementeistä muodostuvaa verkkoa, jossa ainakin yksi elementti osallistuu aina- : {’: kin kahdella eri kerroinvakiolla kertomiseen, . vähennys- ja yhteenlaskuelementtien verkon tuotta- « Γ. 25 mien kertolaskutulosten kertomisen kahden potensseilla ja i «· 4 , ,·, tulosten summaamisen mainituksi pistetuloksi.
» i i
Keksinnön toinen piirre on suoramuotoinen digitaa-
* S
linen FIR-suodatin, joka käsittää viivelinjan, joka sisäl- . * · ·* * tää sisääntulon digitaalisten sanojen vastaanottamiseksi 30 sarjamuodossa, useita yhden sanan pituisia viiveitä sekä ulostulon jokaisen viiveen jälkeen; laskentavälineet vii- v r velinjan sisääntulossa ja kussakin ulostulossa esiintyvien sanojen ja vastaavien kerroinvakioiden välisen pistetulon laskemiseksi; ulostulon, johon laskettu pistetulo syöte-35 tään. Suodattimelle on keksinnön mukaisesti tunnusomaista,
I K
t « * « 97002 4 että mainitut laskentavälineet käsittävät joukon bittisarjallisia vähennys- ja yhteenlasku-elementtejä viivelinjan sisääntulossa ja kussakin ulostulossa esiintyvien sanojen bittien yhdistelemiseksi, mai-5 nittujen vähennys- ja/tai yhteenlaskuelementtien muodosta essa verkon, jossa ainakin yksi vähennys- ja/tai yhteen-laskuelementti on mukana ainakin kahden eri kerroinvakion kertolaskuoperaatiossa, välineet vähennys- ja yhteenlaskuelementtien verkon 10 tuottamien kertolaskutulosten kertomiseksi kahden potens seilla ja tulosten summaamiseksi mainituksi pistetuloksi.
välineet vähennys- ja yhteenlaskuelementtien verkon tuottamien kertolaskutulosten kertomiseksi mainittujen kerroinvakioiden eksponenttiosalla ja tulosten summaami-15 seksi mainituksi pistetuloksi.
Keksinnön eräs piirre on menetelmä suoran digitaalisen suodattimen suunnittelemiseksi, jossa menetelmässä määritetään suodattimessa tarvittavat kerroinva-kiot. Menetelmälle on keksinnön mukaisesti tunnusomaista, 20 että suunnitellaan suodattimeen bittisar jallisten vähen-nys- ja/tai yhteenlaskuelementtien verkko, jossa element-: : : tien lukumäärä minimoidaan tietyt suodattimen suoritusar- vokriteerit huomioiden siten, että mahdollisimman moni 25 elementti osallistuu useamman kuin yhden eri kerroinvakion ♦ . .·. kertolaskuoperaatioon, • · · ♦ ··.·. suunnitellaan kahden potenssilla kertomisen suorit- • · tava ja tulokset summaava ulostulorekisteri, joka muodos- ♦ · « ’ tuu yhden bitin viive-elimistä sekä bittisarjallisista 30 yhteen- ja vähennyslaskuelementeistä.
• · · *·!·1 Esillä olevan keksinnön mukaisessa ratkaisussa pis- • · · V : tetulon laskeminen toteutetaan yhdistelemällä viivelinjas- ta saatavia lukuja bittisarjallisilla yhteen ja/tai vähen-.··. nyslaskuelementeillä siten, että ainakin osaa yhteen- 35 ja/tai vähennyslaskuelementeistä käytetään useamman kuin « · · · 97002 5 yhden kerroinvakion mantissaosan toteuttamiseen. Toisin sanoen tietyllä elementillä muodostettua "osasummaa" tai "osaerotusta" voidaan käyttää yhteen- ja/tai vähennyslas-kuelementtien verkon seuraavalla tasolla samanaikaisesti 5 useiden kerroinvakioiden mantissaosien muodostamiseen.
Edelleen keksinnön mukaisessa ratkaisussa yhteen- ja vä-hennyslaskuelementtien käyttö yhdessä kertoimien toteuttamiseen mahdollistaa elementtien (+/- -operaattorien) määrän minimoinnin. Laskentaelementtien verkon antamat tulot 10 kerrotaan kukin vastaavan kerroinvakion eksponenttiosalla ja summataan yhteen lopullisen pistetulon saamiseksi. Keksinnön mukaisessa ratkaisussa saavutetaan hyvä pyöristys-ja katkaisukäyttäytyminen. Tuloksen pyöristys tai katkaisu tehdään vain kerran, joten tuloksen virhe on keskimäärin 15 vain 1/2 vähiten merkitsevää bittiä. Kahden potenssilla kertominen ja summaaminen tehdään edullisesti kaikille kerroin vakioille samassa ulostulorekisterissä, joka muodostuu yhden bitin viiveistä ja bittisarjallisista yhteen-ja vähennyslaskuelementeistä. Näin voidaan optimoida tar-20 vittavien viiveiden määrä verrattuna tapaukseen, jossa kullakin kerroinvakiolla on omat laskentaelementit, viive-elimet, kahden potenssilla kertomista varten.
Keksinnön avulla voidaan bittisarjallisten yhteen- .*··. ja vähennyslaskuelementtien verkko optimoida etsimällä ;·, 25 tarvittaville kertoimille 2:n potenssien summa ja/tai ero- • · · tus siten, että tarvittavien laskentaelementtien määrä • · · • · · *".* pienenee huomattavasti tunnettuihin ratkaisuihin verrattu- • · · :#>·* na. Samalla tarvittava sarjaankytkettävien elementtien • · · *·* * määrä tyypillisesti pienenee. Keksinnön mukaisella raken- 30 teella voidaan toteuttaa mielivaltaiset kertoimet. Keksin-nön etuna on edelleen erittäin pieni looginen syvyys, jol-·*·** loin maksimitoimintataajuus on erittäin korkea. Integ roidulle piirille toteutettuna keksinnön vaatima pinta-ala on alle puolet pinta-alasta, jonka esimerkiksi kuviossa 3 ;· 35 esitetty kertojalla sekä RAM- ja ROM-muisteilla toteutettu I « · « * 6 97002 suodatin vaatii.
Keksintöä selitetään seuraavassa suoritusesimerkki-en avulla viitaten oheiseen piirrokseen, jossa kuvio 1 on lohkokaavio suoramuotoisesta digitaali- 5 sesta FIR-suodattimesta, kuvio 2 on lohkokaavio transponoidusta digitaali sesta FIR-suodattimesta, kuvio 3 esittää lohkokaavion tunnetusta digitaalisesta suodattimesta, joka on toteutettu nopealla kertojal-10 la ja muisteilla, kuvio 4 esittää lohkokaavion eräästä keksinnön mukaisesta digitaalisesta suodattimesta, jossa viisi kerrointa, kuvio 5 esittää lohkokaavion eräästä kuvion 4 mu-15 kaisen digitaalisen suodattimen toteutuksesta, ja kuvio 6 on bittisarjallisen summainelementin lohko- kaavio .
Nyt viitataan kuvioon 4, jossa on esitetty keksinnön mukaisesti toteutettu 5-kertoiminen suora digitaalinen 20 FIR-suodatin. Suodatin käsittää sisääntulon IN jälkeen viivelinjan, joka käsittää neljä yhden sanan mittaista (z_1) viivelohkoa 50A, 50B, 50C ja 50D. Kukin viivelohko muodostuu n kappaleesta 1-bittisiä viive-elimiä 49, kuten t i · kuvion 5 viivelohkossa 50D. N on suodattimen sanan leveys.
.1" 25 Sisääntuloon IN vastaanotettu lukujono X syötetään sisään • · : viivelinjaan 50A - 50D bittisarjallisessa muodossa kukin • · · Σ·ί · luku N:nä peräkkäisenä bittinä vähiten merkitsevä bitti • · · : ’.· LSB edellä. Sanat kellotetaan viivelinjan läpi siten, että • ·· ; sana siirtyy yhden bitin verran jokaisella kellojaksolla, 30 ts. N peräkkäisen kellojakson aikana kukin sanan bitti : esiintyy vuorollaan vastaavan viivelohkon 1-bittisessä • · · -***· ulostulossa. Täten viivelinjasta 50A - 50D saadaan, si säänmeno mukaanluettuna, ulos viisi erimäärin viivästettyä lukua x0, x1# x2, x3 ja x4 bittisarjallisessa muodossa. Näin 3 5 saadut luvut x0, xlf x2, x3 ja x4 tulisi kertoa vastaavilla I · I I 4 · f a 4 · · a a * • · 11 7 97CC2 tappikertoimilla a0/ a1# a2/ a3 ja a4, minkä jälkeen saadut tulot summataan siten, että muodostuu haluttu pistetulo, kuten kuvion 1 suoran FIR-suodattimen periaatteellisessa lohkokaaviossa.
5 Viivelinjan ulostuloihin on kytketty yhdistämisele- menttien 51, 52, 53, 54, 55 ja 56 verkko sanojen x0-x4 kertomiseksi tappikertoimilla a1-a4 viivelinjan 1-bittisiä ulostuloja yhdistelemällä. Yhdistämiselementtien verkko muodostuu bittisarjallisesta aritmetiikkaa käyttävistä 10 bittisarjallisista yhteen- ja vähennyslaskuelementeistä 51, 52, 53, 54, 55 ja 56, joita on useassa tasossa. Keksinnön perusperiaatteen mukaisesti laskentaelementtien lukumäärä on pyritty minimoimaan suodattimen tietyt suori-tusarvokriteerit huomioiden siten, että samoja laskenta-15 elementtejä käytetään useamman eri tappikertoimen laskennassa. Kuvion 4 esimerkkitapauksessa muodostetaan viisi kerrointa käyttäen vain kuutta bittisarjallista (1-bittis-tä) aritmetiikkaelementtiä. Esimerkiksi yhteenlaskuelemen-tin 53 sisääntuloina ovat viivelinjan ulostulot x2 ja x3. 20 Yhteenlaskuelementin 53 ulostuloarvo x2 + x3 puolestaan muodostaa sisääntulon verkon seuraavalla tasolla yhteen-laskuelementeille 52 ja 54. Laskentaelementit 51, 52, 54, : : : 55 ja 56 tuottavat vastaavasti viisi ulostuloa, jotka sit- ten kerrotaan tarvittavalla kahden potenssilla kertojaeli- • · · 25 missä 57A, 57B, 57C, 57D ja vastaavasti 57E. Kertojaelin- . ten 57A-57E ulostulot summataan summainelimellä 58, joi- * « 1 ;1V loin saadaan haluttu pistetulo • · γ = Σ aixi (2) i= 0 • · · • · · M· ««« • · ·
I f I
Bittisarjallisen luvun viivästäminen yhden bitin 3 0 verran vastaa luvun kertomista kahdella. Tämän vuoksi ker-: tolaskuelimet 57A-57E on keksinnön eräässä suoritusmuodos- i · i ..‘.f sa toteutettu yhden bitin viive-elimillä, joita on kussa- * · • · · « · ·
• · I
• « 97002 8 kin viive-elimessä kerrottava kahden potenssia vastaava määrä. Täten esimerkiksi kertojaelimessä 57A on yhdeksän viivettä ja kertojaelimessä 57D kolme viivettä. Kuvion 4 suoritusmuodossa tarvitaan siten yhteensä 23 viive-elintä 5 kertojaelinten 57A-57D toteuttamiseksi.
Kuviossa 5 on esitetty keksinnön ensisijainen suoritusmuoto, jossa samat elementit ja toiminnot kuin kuviossa 4 on varustettu samoilla viitenumeroilla ja symboleilla. Kuvion 5 suoritusmuodossa viivelinja 50A-50D sekä 10 laskentaelementtien verkko 51-56 ovat identtiset kuvion 4 suoritusmuodon kanssa. Sen sijaan kuvion 4 kertojaelimet 57A-57D sekä summainelin 58 on kuviossa 5 korvattu yhteisellä ulostulorekisterillä. Ulostulorekisteri käsittää seuraavassa järjestyksessä sarjaan kytkettyinä kolme yhden 15 bitin viive-elintä 49A, 49B ja 49C, summainelimen 45, yhden bitin viive-elimen 49D, summainelimen 46, kaksi yhden bitin viivettä 49E ja 49F, vähennyselimen 47, kolme yhden bitin viive-elintä 49G, 49H ja 49K sekä summainelimen 48. Laskentaelementtiverkon 51-56 elementin 51 ulostulo on 20 kytketty viive-elimen 49A sisääntuloon, elementin 52 ulostulo on kytketty summainelimelle 45 yhdessä viive-elimen 49C ulostulon kanssa, elementin 54 ulostulo on kytketty summainelimelle 46 yhdessä viive-elimen 49D ulostulon • · · kanssa, elementin 55 ulostulo on kytketty vähennyslas-25 kuelimelle 47 yhdessä viive-elimen 49F ulostulon kanssa ja • · * ] elementin 56 ulostulo on kytketty summainelimelle 48 yh- • · · · dessä viive-elimen 49K ulostulon kanssa. Summaimen 48 • · · ί .1 2 ulostulo muodostaa suodattimen ulostulon OUT. Laskentaeli- • ·· * met 45, 46, 47 ja 48 ovat bittisarjallisia laskentaele- 30 menttejä. Kuvion 5 suoritusmuodossa käytetään eri kerroin- : vakioille yhteisiä viiveitä, jolloin suodattimessa tarvit- ;3· tavien elementtien määrää voidaan edelleen pienentää. Esi merkkitapauksessa ulostulorekisteri käsittää yhdeksän vii-··;; ve-elintä ja neljä laskentaelintä, kun vastaava toiminto l...' 35 kuvion 4 suoritusmuodossa vaatii 23 viive-elintä ja yhden • « · « · 2 « · · 3 • · 97002 9 laskentaelimen.
Keksinnön mukaisen suodattimen toiminta kuvataan seuraavassa viitaten kuvion 5 suoritusmuotoon. Kaikki laskentaelementit 51-56, 45-48 sekä ulostulorekisterin viive-5 elimet 49A-49K nollataan laskennan alussa. Keksinnön mukaisen rakenteen etuihin kuuluu, että kaikki nämä elementit voidaan nollata yhtäaikaisesti ja nollaus voidaan tehdä yhdellä ohjaussignaalilla. Tämän jälkeen viivelinjaan 50A-50D kellotetaan sisään uusi luku xO, jolloin viivelin-10 jaan aikaisemmilla laskentakierroksilla kellotetut luvut x1-x4 siirtyvät yhden viivelohkon verran eteenpäin. Täten viivelinjasta saadaan seuraavien N kellojakson aikana bittil kerrallaan ulostuloina eri tavoin viivästettyinä luvut x0, x1( x2, x3 ja x4, jotka ovat siten bittisarjalli-15 sessa muodossa. Viivelinjoista saatavat luvut x0-x4 syötetään bittisarjallisessa muodossa bittisarjalliseen lasken-taverkkoon 51-56, jonka ulostuloista saadaan bittisarjal-liset luvut x0-x2, x3+x2+x3, x0+x2+x3+x4, x0+x4 ja x3-x4. Las-kentaverkosta 51-56 näin saadut luvut syötetään bittisar-20 jallisessa muodossa ulostulorekisteriin, joka yhdistelee ne samalla viivästäen niitä eri suuruisia määriä. Kuten edellä todettiin, bittisarjallisen luvun viivästäminen : : : yhden bitin verran vastaa luvun kertomista kahdella. Täten kuvion 5 suoritusmuodossa ulostulorekisteri viivästyttää
1 I I
' 25 siihen syötettyjä lukuja 9, 6, 5, 3 ja 0 bitin verran, . .·. mikä siten vastaa lukujen kertomista arvoilla 512, 64, 32, • · ·
IIV 8 ja 1. Ulostulorekisteristä saadaan siten ulostuloon OUT
: · : *..! arvo • « · • · · 30 512 (x0-x2) +64 (x1+x2+x3) +32 (x0+x2+x3+x4) -8 (x0+x4) + (x3-x4) • · » • · » • · · = 536x0 + 64x1-416x2 + 97x3 + 23x4 = r (3) 1 ,,,· 35 Kun koko sisäänsyötettävä sana on N kellojakson aikana bitti kerrallaan kellotettu sisään viivelinjaan • · 1 · 10 97002 50A-50D ja laskentaverkkoon 51-56, on ulostulorekisterissä ja laskentaverkon 51-56 muistinumeroissa vielä laskennan kannalta merkittäviä numeroita. Jotta tulos saadaan ulos suodattimesta, jatketaan viivelinjan 50A-50D ja laskenta-5 verkon 51-56 kellottamista vielä kymmenen kellojakson ajan, jolloin koko tulos on saatu ulos. Yllä kuvatulla tavalla laskettaessa kasvaa tuloksen sanaleveys suodatti-messa huomattavasti. Jos tätä ei haluta hyödyntää, jätetään huomioimatta n ensimmäistä summaimelta 48 ulostuloon 10 OUT kellotettavaa tulosbittiä. Tämä vastaa tuloksen jakamista luvulla 2n. Jos esimerkiksi kuvion 5 suoritusmuodossa jätetään ulostulossa OUT huomioimatta 10 ensimmäistä ulos-tulevaa bittiä, on suodattimena laskettu funktio: 15 512 (x0-x2) +64 (x1+x2+x3) +32 (x0+x2+x3+x4) -8 (x0+x4) + (x3-x4) I -1 1024 = | 0.5234375x0 + 0.0625x3-0.40625x2 + 0.0947265625x3 + 0.0224609375x4 | 20 (4)
Kuviossa 6 on esitetty erään bittisarjallisen sum-mainelementin lohkokaavio. Summainelementti muodostuu 1-bittisestä viive-elimestä 61, joka on esimerkkitapauksessa 25 toteutettu D-kiikulla, sekä summaimesta 62, joka laskee • i i.· yhteen kaksi databittiä ja antaa ulos summan ja muis- ,1" tinumerobitin cout. Kaikki kuvioon 6 piirretyt signaalit • · * . ovat 1-bittisiä eli toteutettavissa kukin yhdellä signaa- • · · · li johtimella. Kuvion 6 summainelementti toimii seuraavas- ! .* 30 ti. Summattavat luvut tuodaan summaimeen 62 sarjamuodossa • · · V · vähiten merkitsevä bitti (LSB) ensimmäisenä. Kahden bitin a ja b ja muistinumerobitin cin summauksesta saadaan tulok- : seksi yksi summabitti sum ja muistinumerobitti cout, joka • · · -’** tallennetaan viive-elementtiin 61 seuraavien bittien sum- 35 mausta varten. Viive-elementti 61 nollataan kahden peräkkäisen N-bittisen luvun summauksen välillä käyttäen nol-lauslinjaa reset.
i «
* * I
• » · • ·
II
97002 11
Bittisarjallinen vähennyslaskuelementti voidaan toteuttaa samalla tavoin. Erona on vain, että summaimen 62 sijasta käytetään vähentäjää. Lisäksi viive-elementti 61 asetetaan kahden peräkkäisen N-bittisen luvun vähentämisen 5 välillä arvoon 1.
Kuviot ja niihin liittyvä selitys on tarkoitettu vain havainnollistamaan esillä olevaa keksintöä. Yksityiskohdiltaan keksinnön mukaiset menetelmät ja suodatin voivat vaihdella oheisten patenttivaatimusten puitteissa.
« ' I
i i I I I · « • * A · • ·* • r i * · · • « » i * : t · • ·« : : : r • · · * I I ··« * · ·
< I
II I
t I « » I I « 4 •
4 I
• · *
• I
• ·
Claims (5)
1. Menetelmä pistetulon laskemiseksi suorassa digitaalisessa FIR-suodattimessa, joka menetelmä käsittää 5 digitaalisen sisääntulosignaalin peräkkäisten sa nojen viivästämisen viivelinjassa, jossa on sanan pituisia viiveitä, viivelinjasta saatavien eritavoin viivästettyjen sanojen ja vastaavien kerroinvakioiden välisen pistetulon 10 laskemisen, tunnettu siitä, että kertolaskuvaihe käsittää viivelinjan sisääntulon ja ulostulojen sanojen bittien yhdistelemisen bitti kerrallaan käyttäen bittisarjal-lisista vähennys- ja/tai yhteenlaskuelementeistä muodostu-15 vaa verkkoa, jossa ainakin yksi elementti osallistuu aina kin kahdella eri kerroinvakiolla kertomiseen, vähennys- ja yhteenlaskuelementtien verkon tuottamien kertolaskutulosten kertomisen kahden potensseilla ja tulosten summaamisen mainituksi pistetuloksi.
2. Suoramuotoinen digitaalinen FIR-suodatin, joka käsittää viivelinjan, joka sisältää sisääntulon (XO) digi- : taalisten sanojen vastaanottamiseksi sarjamuodossa, useita yhden sanan pituisia viiveitä (50A-50D) sekä ulostulon 25 (Xl,X2,X3,X4) jokaisen viiveen jälkeen, „ .·. laskentavälineet viivelinjan sisääntulossa (XO) ja • » · kussakin ulostulossa (Xl,X2,X3,X4) esiintyvien sanojen ja J 1 ! vastaavien kerroinvakioiden välisen pistetulon laskemiseksi ϊ • si, 30 ulostulon (OUT), johon laskettu pistetulo syöte- *·!«* tään, tunnettu siitä, että mainitut laskentaväli- ··» * * ? neet käsittävät joukon bittisarjallisia vähennys- ja yhteenlasku-elementtejä (51-56) viivelinjan sisääntulossa (X0)ja kus- i 35 sakin ulostulossa (Xl,X2,X3,X4) esiintyvien sanojen bit- I I I I · I I I I I • * il 97002 13 tien yhdistelemiseksi, mainittujen vähennys- ja/tai yh-teenlaskuelementtien muodostaessa verkon, jossa ainakin yksi vähennys- ja/tai yhteenlaskuelementti on mukana ainakin kahden eri kerroinvakion kertolaskuoperaatiossa, 5 välineet (57A-D,58;49A-49K,45-47) vähennys- ja yh- teenlaskuelementtien verkon tuottamien kertolaskutulosten kertomiseksi kahden potensseilla ja tulosten summaamiseksi mainituksi pistetuloksi.
3. Patenttivaatimuksen 2 mukainen FIR-suodatin, 10 tunnettu siitä, että mainitut välineet kahden potensseilla kertomiseksi käsittävät ulostulorekisterin, joka muodostuu yhden bitin viive-elimistä (49A-K) ja bit-tisarjallisista yhteen- ja vähennyslaskuelementeistä (45-48), yhden viive-elimen kutakin kahden potenssia kohti ja 15 yhden laskentaelementin kutakin kerroinvakiota kohti.
4. Patenttivaatimuksen 2 mukainen FIR-suodatin, tunnettu siitä, että viivelinjan kukin viive (50A-D) muodostuu n kappaleesta yhden bitin viive-elimiä (49), missä n on sanan leveys bitteinä.
5. Menetelmä suoran digitaalisen suodattimen suun nittelemiseksi, jossa menetelmässä määritetään suodatti-messa tarvittavat kerroinvakiot, tunnettu siitä, että ... suunnitellaan suodattimeen bittisar jallisten vähen si. 25 nys- ja/tai yhteenlaskuelementtien verkko, jossa element-• · ’···* tien lukumäärä minimoidaan tietyt suodattimen suoritusar- • · : *' vokriteerit huomioiden siten, että mahdollisimman moni :.· : elementti osallistuu useamman kuin yhden eri kerroinvakion • · · • V kertolaskuoperaatioon, :T: 30 suunnitellaan kahden potenssilla kertomisen suorit tava ja tulokset summaava ulostulorekisteri, joka muodostuu yhden bitin viive-elimistä sekä bittisarjallisista yhteen- ja vähennyslaskuelementeistä. I · · • · · • · • · · * · 97002 14
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI935709A FI97002C (fi) | 1993-12-17 | 1993-12-17 | Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi |
| AT95903364T ATE185458T1 (de) | 1993-12-17 | 1994-12-16 | Berechnung eines skalarprodukts in einem direkten nichtrekursiven filter |
| KR1019950703435A KR960701409A (ko) | 1993-12-17 | 1994-12-16 | 직접형 유한 임펄스 응답 필터 및 이 필터에서 스칼라 적을 계산하는 방법 |
| DE69421073T DE69421073T2 (de) | 1993-12-17 | 1994-12-16 | Berechnung eines skalarprodukts in einem direkten nichtrekursiven filter |
| EP95903364A EP0685127B1 (en) | 1993-12-17 | 1994-12-16 | Calculation of a scalar product in a direct-type fir filter |
| PCT/FI1994/000568 WO1995017708A2 (en) | 1993-12-17 | 1994-12-16 | Calculation of a scalar product in a direct-type fir filter |
| JP7517215A JPH08506953A (ja) | 1993-12-17 | 1994-12-16 | ダイレクト型firフィルタにおけるスカラ積の計算 |
| US08/505,257 US6131105A (en) | 1993-12-17 | 1994-12-16 | Calculation of a scalar product in a direct-type FIR filter |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI935709A FI97002C (fi) | 1993-12-17 | 1993-12-17 | Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi |
| FI935709 | 1993-12-17 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI935709A0 FI935709A0 (fi) | 1993-12-17 |
| FI935709A7 FI935709A7 (fi) | 1995-06-18 |
| FI97002B FI97002B (fi) | 1996-06-14 |
| FI97002C true FI97002C (fi) | 1996-09-25 |
Family
ID=8539143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI935709A FI97002C (fi) | 1993-12-17 | 1993-12-17 | Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6131105A (fi) |
| EP (1) | EP0685127B1 (fi) |
| JP (1) | JPH08506953A (fi) |
| KR (1) | KR960701409A (fi) |
| AT (1) | ATE185458T1 (fi) |
| DE (1) | DE69421073T2 (fi) |
| FI (1) | FI97002C (fi) |
| WO (1) | WO1995017708A2 (fi) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19613732B4 (de) * | 1996-03-29 | 2004-01-29 | Siemens Ag | Verfahren zum Erzeugen eines einer elektrischen Blindleistung proportionalen Meßsignals |
| US6272173B1 (en) * | 1998-11-09 | 2001-08-07 | Broadcom Corporation | Efficient fir filter for high-speed communication |
| US6718355B2 (en) * | 2001-02-05 | 2004-04-06 | Conexant Systems, Inc. | Systems and methods for a partial sum digital fir filter |
| US7986932B1 (en) | 2002-11-19 | 2011-07-26 | National Semiconductor Corporation | Fixed point FIR filter with adaptive truncation and clipping and wireless mobile station using same |
| US7853632B2 (en) | 2003-12-29 | 2010-12-14 | Xilinx, Inc. | Architectural floorplan for a digital signal processing circuit |
| US7567997B2 (en) * | 2003-12-29 | 2009-07-28 | Xilinx, Inc. | Applications of cascading DSP slices |
| US7840630B2 (en) * | 2003-12-29 | 2010-11-23 | Xilinx, Inc. | Arithmetic logic unit circuit |
| US7467175B2 (en) * | 2003-12-29 | 2008-12-16 | Xilinx, Inc. | Programmable logic device with pipelined DSP slices |
| US7840627B2 (en) | 2003-12-29 | 2010-11-23 | Xilinx, Inc. | Digital signal processing circuit having input register blocks |
| US7882165B2 (en) | 2003-12-29 | 2011-02-01 | Xilinx, Inc. | Digital signal processing element having an arithmetic logic unit |
| US7865542B2 (en) | 2003-12-29 | 2011-01-04 | Xilinx, Inc. | Digital signal processing block having a wide multiplexer |
| US7480690B2 (en) | 2003-12-29 | 2009-01-20 | Xilinx, Inc. | Arithmetic circuit with multiplexed addend inputs |
| US7849119B2 (en) | 2003-12-29 | 2010-12-07 | Xilinx, Inc. | Digital signal processing circuit having a pattern detector circuit |
| US7853634B2 (en) | 2003-12-29 | 2010-12-14 | Xilinx, Inc. | Digital signal processing circuit having a SIMD circuit |
| US7853636B2 (en) | 2003-12-29 | 2010-12-14 | Xilinx, Inc. | Digital signal processing circuit having a pattern detector circuit for convergent rounding |
| US8495122B2 (en) | 2003-12-29 | 2013-07-23 | Xilinx, Inc. | Programmable device with dynamic DSP architecture |
| US7844653B2 (en) | 2003-12-29 | 2010-11-30 | Xilinx, Inc. | Digital signal processing circuit having a pre-adder circuit |
| US7472155B2 (en) | 2003-12-29 | 2008-12-30 | Xilinx, Inc. | Programmable logic device with cascading DSP slices |
| US7870182B2 (en) | 2003-12-29 | 2011-01-11 | Xilinx Inc. | Digital signal processing circuit having an adder circuit with carry-outs |
| US7860915B2 (en) | 2003-12-29 | 2010-12-28 | Xilinx, Inc. | Digital signal processing circuit having a pattern circuit for determining termination conditions |
| US7744793B2 (en) | 2005-09-06 | 2010-06-29 | Lemaire Alexander B | Apparatus and method for growing fullerene nanotube forests, and forming nanotube films, threads and composite structures therefrom |
| CN101242168B (zh) * | 2008-03-06 | 2010-06-02 | 清华大学 | 一种fir数字滤波器直接型实现方法及实现装置 |
| CN101360087B (zh) * | 2008-09-18 | 2010-09-29 | 清华大学 | 基带成形srrc数字滤波器的低复杂度实现装置及方法 |
| US8543635B2 (en) | 2009-01-27 | 2013-09-24 | Xilinx, Inc. | Digital signal processing block with preadder stage |
| US8479133B2 (en) | 2009-01-27 | 2013-07-02 | Xilinx, Inc. | Method of and circuit for implementing a filter in an integrated circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2301870A1 (fr) * | 1975-02-19 | 1976-09-17 | Majos Jacques | Circuit multiplicateur a fort debit numerique notamment pour filtre numerique |
| US3979701A (en) * | 1975-06-17 | 1976-09-07 | Communications Satellite Corporation (Comsat) | Non-recursive digital filter employing simple coefficients |
| GB2075299B (en) * | 1980-04-22 | 1983-10-19 | Casio Computer Co Ltd | Digital filter device |
| US5042026A (en) * | 1987-03-03 | 1991-08-20 | Nec Corporation | Circuit for cancelling whole or part of a waveform using nonrecursive and recursive filters |
| JP2639543B2 (ja) * | 1987-12-02 | 1997-08-13 | 日本ビクター株式会社 | デジタル・フィルタ装置 |
| DE3841268A1 (de) * | 1988-12-08 | 1990-06-13 | Thomson Brandt Gmbh | Digitales filter |
| JPH02222317A (ja) * | 1989-02-23 | 1990-09-05 | Lsi Rojitsuku Kk | デジタルフィルタ |
| JPH0834406B2 (ja) * | 1990-06-28 | 1996-03-29 | 株式会社東芝 | 入力加重形トランスバーサルフィルタ |
| US5481316A (en) * | 1990-11-05 | 1996-01-02 | Samsung Electronics Co., Ltd. | System, apparatus and method for canceling televison ghost signals |
| GB9301704D0 (en) * | 1993-01-28 | 1993-03-17 | Signal Processors Ltd | New digital modem design techniques |
| FI96256C (fi) * | 1993-04-05 | 1996-05-27 | Tapio Antero Saramaeki | Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi |
| JP3203454B2 (ja) * | 1993-08-26 | 2001-08-27 | 日本プレシジョン・サーキッツ株式会社 | 乗算器 |
| US5383145A (en) * | 1993-10-14 | 1995-01-17 | Matsushita Electric Industrial Co., Ltd. | Digital filter and digital signal processing system |
-
1993
- 1993-12-17 FI FI935709A patent/FI97002C/fi active IP Right Grant
-
1994
- 1994-12-16 AT AT95903364T patent/ATE185458T1/de not_active IP Right Cessation
- 1994-12-16 KR KR1019950703435A patent/KR960701409A/ko not_active Abandoned
- 1994-12-16 WO PCT/FI1994/000568 patent/WO1995017708A2/en not_active Ceased
- 1994-12-16 EP EP95903364A patent/EP0685127B1/en not_active Expired - Lifetime
- 1994-12-16 JP JP7517215A patent/JPH08506953A/ja active Pending
- 1994-12-16 DE DE69421073T patent/DE69421073T2/de not_active Expired - Fee Related
- 1994-12-16 US US08/505,257 patent/US6131105A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FI935709A0 (fi) | 1993-12-17 |
| FI97002B (fi) | 1996-06-14 |
| ATE185458T1 (de) | 1999-10-15 |
| DE69421073D1 (de) | 1999-11-11 |
| WO1995017708A3 (en) | 1995-07-20 |
| JPH08506953A (ja) | 1996-07-23 |
| EP0685127A1 (en) | 1995-12-06 |
| KR960701409A (ko) | 1996-02-24 |
| DE69421073T2 (de) | 2000-02-03 |
| US6131105A (en) | 2000-10-10 |
| EP0685127B1 (en) | 1999-10-06 |
| WO1995017708A2 (en) | 1995-06-29 |
| FI935709A7 (fi) | 1995-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI97002C (fi) | Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi | |
| EP0042452B1 (en) | Signal processor computing arrangement and method of operating said arrangement | |
| FI96256B (fi) | Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi | |
| US4947363A (en) | Pipelined processor for implementing the least-mean-squares algorithm | |
| US6304133B1 (en) | Moving average filter | |
| US4677583A (en) | Apparatus for decimal multiplication | |
| US6157939A (en) | Methods and apparatus for generating multiplicative inverse product | |
| US5268858A (en) | Method and apparatus for negating an operand | |
| JPH10509011A (ja) | 改良されたディジタルフィルタ | |
| JPS6053907B2 (ja) | 二項ベクトル乗算回路 | |
| US5031137A (en) | Two input bit-serial multiplier | |
| JPS5841532B2 (ja) | セキワケイサンカイロ | |
| KR0154792B1 (ko) | 비트 시리얼 기법을 이용한 미분기 | |
| Singh et al. | High performance VLSI architecture for wave digital filtering | |
| RU2799035C1 (ru) | Конвейерный сумматор по модулю | |
| RU2119242C1 (ru) | Цифровой трансверсальный фильтр | |
| KR100337716B1 (ko) | 곱의합을형성하는회로 | |
| JPH06152330A (ja) | ディジタルフィルター | |
| Gopi et al. | 128 Bit unsigned multiplier design and implementation using an efficient SQRT-CSLA | |
| JP2643165B2 (ja) | 演算回路 | |
| JPS6129167B2 (fi) | ||
| KR20010095399A (ko) | 비트 분리 구조의 고속 디지털 필터 | |
| JP2001092810A (ja) | 複素乗算器および複素相関器 | |
| JPH06196969A (ja) | 有限インパルス応答フィルタ | |
| Broddfelt | Design of a finite-impulse response filter generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG | Patent granted |
Owner name: PAJARRE, EERO JUHANI |
|
| BB | Publication of examined application |