KR960701409A - 직접형 유한 임펄스 응답 필터 및 이 필터에서 스칼라 적을 계산하는 방법 - Google Patents

직접형 유한 임펄스 응답 필터 및 이 필터에서 스칼라 적을 계산하는 방법 Download PDF

Info

Publication number
KR960701409A
KR960701409A KR1019950703435A KR19950703435A KR960701409A KR 960701409 A KR960701409 A KR 960701409A KR 1019950703435 A KR1019950703435 A KR 1019950703435A KR 19950703435 A KR19950703435 A KR 19950703435A KR 960701409 A KR960701409 A KR 960701409A
Authority
KR
South Korea
Prior art keywords
adder
scalar product
bit
subtractor
serial bit
Prior art date
Application number
KR1019950703435A
Other languages
English (en)
Inventor
파자레 에에로
에에롤라 빌레
사라메키 타피오
리토니에미 타파니
후수 티모
잉갈수오 세포
Original Assignee
파자레 에에로
에에롤라 빌레
사라메키 타피오
리토니에미 타파니
후수 티모
잉갈수오 세포
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파자레 에에로, 에에롤라 빌레, 사라메키 타피오, 리토니에미 타파니, 후수 티모, 잉갈수오 세포 filed Critical 파자레 에에로
Publication of KR960701409A publication Critical patent/KR960701409A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Complex Calculations (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Networks Using Active Elements (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)

Abstract

본 발명은 직접형 유한 임펄스 응답(FIR)필터 및 이 필터에서 스칼라 적을 계산하는 방법과 직접형 디지탈 FIR필터를 설계하는 방법에 관한 것이다. 디지탈 입력신호의 연속 워드가 1워드 지속기간의 지여소자(50A-50D)를 갖는 지연선에서 지연되고, 이 지연선에서 발생된 다양하게 지여노딘 워드들과 대응하는 일정계수들간의 스칼라 적(積)이 계산된다. 본 발명에 따르면, 스칼라 적의 계산방법은 (a)직렬비트 감산기 및/또는 가산기 소자로 구성된 네트워크내에서 1비트씩 지연선의 입력(X) 및 출력(X1-X4)에서 워드의 비트들을 결합시키는 단계와; 여기서 적어도 하나의 직렬비트 감산기 및/또는 가산기 소자로 구성된 네트워크에서 얻어진 승산값을 2의 누승으로 곱하고(49A-49K)그 누승값을 합산(45-48)하여 스칼라 적을 산출하는 단계로 이루어진다.

Description

직접형 유한 임펄스 응답 필터 및 이 필터에서 스칼라 적을 계산하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 5개 계수를 갖는 본 발명의 디지탈 필터의 블록다이어그램,
제5도는 제4도 디지탈 필터의 실시예를 나타낸 블록다이어그램,
제6도는 직렬비트 가산기 소자의 블록다이어그램이다.

Claims (5)

1워드 지속기간의 지연을 가져오는 자연선에서 디지탈 입력신호의 연속 워드를 지연시키는 단계와, 지연선에서 생성된 여러가지 지연된 워드와 대응되는 계수 사이의 스칼라 적을 계산하는 단계를 포함하는 직접형배 디지탈 FIR 필터에서 스칼라 적을 계산하는 방법에 있어서, 상기 계산하는 단계가; 직렬비트 감산기 및/또는 가산기 소자로 구성된 네트워크내에서 1비트씩 지연선의 입력 및 출력에서 워드의 비트들을 결합시키는 단계와; 여기서 적어도 하나의 직렬비트 감산기 및/또는 가산기 소자가 적어도 2개의 상이한 계수에 대한 승산동작을 수행하고 상기 직렬비트 감산기 및/또는 가산기 소자로 구성된 네트워크에서 얻어진 승산값을 2의 누승으로 곱하는 단계를 포함하고, 그 누승값을 합산하여 상기 스칼라 적을 산출하는 것을 특징으로 하는 직접형유한 임펄스 응답 필터에서 스카랄 적을 계산하는 방법.
직렬형태의 디지탈 워드를 수신하는 입력(X0)과, 다수의 1워드 자연소자(50A-50D)와, 각 자연소자의 후단에 위치한 출력(X1,X2,X3,X4)을 갖는 지연선과, 상기 지연선의 입력단(X0) 및 각 출력단(X1,X2,X3,X4)의 워드와 대응하는 계수 사이의 스칼라 적을 계산하는 계산수단과, 상기 계산된 스칼라 적이 가해지는 출력단(OUT)을 구비한 직접형 디지탈 FIR필터에 있어서, 상기 계산수단은 상기 지연선의 입력단(X0)및 각 출력단(X1,X2,X3,X4)에서의 워드 비트들을 결합하는 다수의 직렬비트 감산기 및/또는 가산기 소자(51-56)와, 상기 직렬비트 감산기 및/또는 가산기 소자의 네트워크에서 계산된 승산값을 2의 누승으로 곱해주는 수단(57A-D,58; 49A-49K, 45-47)을 포함하고, 상기 직렬비트 감산기 및/또는 가산기 소자는 적어도 하나의 직렬비트 감산기 및/또는 가산기 소자가 적어도 2개의 상이한 계수에 대한 승산작용을 하는 네트워크를 형성하고, 상기 2의 누승으로 곱해주는 수단의 계산값을 합산하여 상기 스칼라 적을 산출하는 것을 특징으로 하는 직접형 디지탈 FIR 필터.
제2항에 있어서, 상기 2의 누승으로 곱해주는 수단은 1비트 지연소자(49A-49K)와, 직렬비트 가산기 및 감산기 소자(45-48)와, 2의 누승을 위한 하나의 지연소자, 그리고 각 계수에 대한 1비트 직렬 가산기 또는 감산기소자로 구성된 출력 레지스터로 이루어지는 것을 특징으로 하는 직접형 디지탈 FIR 필터.
제2항에 있어서, 상기 지연선에서의 각 지연소자(50A-50D)는 n개의 1비트 지연소자(49)롤 구성되고, 여기서 n은 비트들의 워드 길이인 것을 특징으로 하는 직접형 디지탈 FIR 필터.
필터에 필요한 계수들을 결정하는 단계를 포함하는 직접형 디지탈 필터의 설계방법에 있어서, 필터의 특성을 고려하여 직렬비트 감삼기 및/또는 가산기 소자의 수를 최소화 하도록 상기 직렬비트 소자의 최대 수가 하나 이상의 상이한 계수들을 승산하는 데 이용하는 직렬비트 감산기 및/또는 가산기 소자가 이루어지는 네트워크를 설계하고, 2의 누승에 의한 곱셈을 수행하고 상기 네트워크의 계산값을 합산하는 출력 레지스터를 설계하는 단계를 추가로 포함하고, 상기 출력 레지스터가 1비트 지연소자와 직렬비트 가산기 및 감산기 소자들로 이루어지는 것을 특징으로 하는 직접형 디지탈 필터의 설계방법.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950703435A 1993-12-17 1994-12-16 직접형 유한 임펄스 응답 필터 및 이 필터에서 스칼라 적을 계산하는 방법 KR960701409A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI935709A FI97002C (fi) 1993-12-17 1993-12-17 Suora FIR-suodatin, menetelmä pistetulon laskemiseksi FIR-suodattimessa ja menetelmä suoran FIR-suodattimen suunnittelemiseksi
FI935709 1993-12-17
PCT/FI1994/000568 WO1995017708A2 (en) 1993-12-17 1994-12-16 Calculation of a scalar product in a direct-type fir filter

Publications (1)

Publication Number Publication Date
KR960701409A true KR960701409A (ko) 1996-02-24

Family

ID=8539143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703435A KR960701409A (ko) 1993-12-17 1994-12-16 직접형 유한 임펄스 응답 필터 및 이 필터에서 스칼라 적을 계산하는 방법

Country Status (8)

Country Link
US (1) US6131105A (ko)
EP (1) EP0685127B1 (ko)
JP (1) JPH08506953A (ko)
KR (1) KR960701409A (ko)
AT (1) ATE185458T1 (ko)
DE (1) DE69421073T2 (ko)
FI (1) FI97002C (ko)
WO (1) WO1995017708A2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19613732B4 (de) * 1996-03-29 2004-01-29 Siemens Ag Verfahren zum Erzeugen eines einer elektrischen Blindleistung proportionalen Meßsignals
US6272173B1 (en) * 1998-11-09 2001-08-07 Broadcom Corporation Efficient fir filter for high-speed communication
US6718355B2 (en) * 2001-02-05 2004-04-06 Conexant Systems, Inc. Systems and methods for a partial sum digital fir filter
US7986932B1 (en) 2002-11-19 2011-07-26 National Semiconductor Corporation Fixed point FIR filter with adaptive truncation and clipping and wireless mobile station using same
US7860915B2 (en) 2003-12-29 2010-12-28 Xilinx, Inc. Digital signal processing circuit having a pattern circuit for determining termination conditions
US7849119B2 (en) 2003-12-29 2010-12-07 Xilinx, Inc. Digital signal processing circuit having a pattern detector circuit
US7853632B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Architectural floorplan for a digital signal processing circuit
US7844653B2 (en) 2003-12-29 2010-11-30 Xilinx, Inc. Digital signal processing circuit having a pre-adder circuit
US7840627B2 (en) 2003-12-29 2010-11-23 Xilinx, Inc. Digital signal processing circuit having input register blocks
US7882165B2 (en) 2003-12-29 2011-02-01 Xilinx, Inc. Digital signal processing element having an arithmetic logic unit
US7853634B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Digital signal processing circuit having a SIMD circuit
US7865542B2 (en) 2003-12-29 2011-01-04 Xilinx, Inc. Digital signal processing block having a wide multiplexer
US8495122B2 (en) 2003-12-29 2013-07-23 Xilinx, Inc. Programmable device with dynamic DSP architecture
US7567997B2 (en) * 2003-12-29 2009-07-28 Xilinx, Inc. Applications of cascading DSP slices
US7480690B2 (en) 2003-12-29 2009-01-20 Xilinx, Inc. Arithmetic circuit with multiplexed addend inputs
US7472155B2 (en) 2003-12-29 2008-12-30 Xilinx, Inc. Programmable logic device with cascading DSP slices
US7467175B2 (en) * 2003-12-29 2008-12-16 Xilinx, Inc. Programmable logic device with pipelined DSP slices
US7840630B2 (en) * 2003-12-29 2010-11-23 Xilinx, Inc. Arithmetic logic unit circuit
US7870182B2 (en) 2003-12-29 2011-01-11 Xilinx Inc. Digital signal processing circuit having an adder circuit with carry-outs
US7853636B2 (en) 2003-12-29 2010-12-14 Xilinx, Inc. Digital signal processing circuit having a pattern detector circuit for convergent rounding
US7744793B2 (en) 2005-09-06 2010-06-29 Lemaire Alexander B Apparatus and method for growing fullerene nanotube forests, and forming nanotube films, threads and composite structures therefrom
CN101242168B (zh) * 2008-03-06 2010-06-02 清华大学 一种fir数字滤波器直接型实现方法及实现装置
CN101360087B (zh) * 2008-09-18 2010-09-29 清华大学 基带成形srrc数字滤波器的低复杂度实现装置及方法
US8543635B2 (en) 2009-01-27 2013-09-24 Xilinx, Inc. Digital signal processing block with preadder stage
US8479133B2 (en) 2009-01-27 2013-07-02 Xilinx, Inc. Method of and circuit for implementing a filter in an integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2301870A1 (fr) * 1975-02-19 1976-09-17 Majos Jacques Circuit multiplicateur a fort debit numerique notamment pour filtre numerique
US3979701A (en) * 1975-06-17 1976-09-07 Communications Satellite Corporation (Comsat) Non-recursive digital filter employing simple coefficients
GB2075299B (en) * 1980-04-22 1983-10-19 Casio Computer Co Ltd Digital filter device
US5042026A (en) * 1987-03-03 1991-08-20 Nec Corporation Circuit for cancelling whole or part of a waveform using nonrecursive and recursive filters
JP2639543B2 (ja) * 1987-12-02 1997-08-13 日本ビクター株式会社 デジタル・フィルタ装置
DE3841268A1 (de) * 1988-12-08 1990-06-13 Thomson Brandt Gmbh Digitales filter
JPH02222317A (ja) * 1989-02-23 1990-09-05 Lsi Rojitsuku Kk デジタルフィルタ
JPH0834406B2 (ja) * 1990-06-28 1996-03-29 株式会社東芝 入力加重形トランスバーサルフィルタ
US5481316A (en) * 1990-11-05 1996-01-02 Samsung Electronics Co., Ltd. System, apparatus and method for canceling televison ghost signals
GB9301704D0 (en) * 1993-01-28 1993-03-17 Signal Processors Ltd New digital modem design techniques
FI96256C (fi) * 1993-04-05 1996-05-27 Tapio Antero Saramaeki Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi
JP3203454B2 (ja) * 1993-08-26 2001-08-27 日本プレシジョン・サーキッツ株式会社 乗算器
US5383145A (en) * 1993-10-14 1995-01-17 Matsushita Electric Industrial Co., Ltd. Digital filter and digital signal processing system

Also Published As

Publication number Publication date
WO1995017708A3 (en) 1995-07-20
FI97002B (fi) 1996-06-14
US6131105A (en) 2000-10-10
EP0685127B1 (en) 1999-10-06
FI935709A0 (fi) 1993-12-17
FI935709A (fi) 1995-06-18
DE69421073T2 (de) 2000-02-03
WO1995017708A2 (en) 1995-06-29
DE69421073D1 (de) 1999-11-11
EP0685127A1 (en) 1995-12-06
FI97002C (fi) 1996-09-25
ATE185458T1 (de) 1999-10-15
JPH08506953A (ja) 1996-07-23

Similar Documents

Publication Publication Date Title
KR960701409A (ko) 직접형 유한 임펄스 응답 필터 및 이 필터에서 스칼라 적을 계산하는 방법
JPS6030129B2 (ja) 再帰形デジタルフイルタ
EP0182602A2 (en) Digital filter
Gokhale et al. Design of area and delay efficient Vedic multiplier using Carry Select Adder
US6574649B2 (en) Efficient convolution method and apparatus
US8090013B2 (en) Method and system of providing a high speed Tomlinson-Harashima Precoder
US5928314A (en) Digital filter having a substantially equal number of negative and positive weighting factors
JPH05291880A (ja) ディジタル・フィルタ
US8645444B2 (en) IIR filter for reducing the complexity of multiplying elements
US6003055A (en) Digital filter interpolation circuit
JPH0458608A (ja) 入力加重形トランスバーサルフィルタ
WO2005002051A1 (ja) デジタルフィルタ
KR920017352A (ko) 입력 가중형 트랜스버설필터
KR960027271A (ko) 에프아이알(fir)구조형태를 갖는 디지탈 필터
KR960027275A (ko) 대칭계수를 갖는 이차원 유한충격응답(fir) 필터
KR970031270A (ko) 유한 충격 응답(fir) 필터구조
Sankarayya et al. Optimizing computations in a transposed direct form realization of floating-point LTI-FIR systems
KR970029020A (ko) Fir 필터의 최적화 계수 연산을 위한 곱셈기
Jaiswal et al. Performance evaluation of digital and RNS based filter for fast DSP processors
JPH01293007A (ja) 非巡回形ダウンサンプリングフィルタ
KR0154792B1 (ko) 비트 시리얼 기법을 이용한 미분기
Gopi et al. 128 Bit unsigned multiplier design and implementation using an efficient SQRT-CSLA
JPH03263910A (ja) Ｉｉｒフィルタ
JPH03196712A (ja) ディジタル演算回路
JPS6096017A (ja) トランスバ−サルフイルタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N234 Change of applicant [patent]: notification of change of applicant and registration of full transfer of right
NORF Unpaid initial registration fee