JPH01293007A - 非巡回形ダウンサンプリングフィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタルフィルタの出力信号を入力信号の
サンプリング周波数の８分の１に下げる非巡回形ダウン
サンプリングフィルタ（以下、ｒＦＩＲ形ダウンサンプ
リングフィルタ」と称す）に関するものである。

（従来の技術） 従来、量分の１ダウンサンプリングフイルタをＦＩＲ形
フィルタを用いて実現する場合、例えば第３図に示すよ
うにＦＩＲ形フィルタ３００ノ出力に部分の１ダウンサ
ンプラ３１０を接続した構成が用いられている。

ＦＩＲ形フィルタ３００のフィルタ長はＮ　（整数）、
フィルタ係数はｈ（０）、ｈ（１）、・・・、ｈ（Ｎ−
１）であり、入力信号は入力端子に対して直列に接続さ
れた（Ｎ−１）個の遅延素子３２０−１，３２０−２．
・・・、３２０−（Ｎ−１）を入力信号のサンプリング
クロックに従って移動すると共に、乗算器３３Ｇ−０，
３３Ｑ−１，・・・、３３０−（Ｎ−１）においてサン
プリングクロック毎に遅延素子３２０−１゜３２０−２
　、・・・、３２０−（Ｎ−１）を移動する入力遅延信
号とフィルタ係数との乗算が行われる。多入力加算器３
４０は乗算器３３θ−０，３３０−１，・・・、３３０
−（Ｎ−１）の出力信号の総和を求めＦＩＲ形フィルタ
の出力信号を出力する。部分の１ダウンサンプラ３１０
はＦＩＲ形フィルタ３００の出力信号の阿サンプル毎に
１サンプルを出力することにより、Ｍ分の１ダウンサン
プリングフイルタを実現している。

（発明が解決しようとする問題点） しかしながら、従来方式では、ＦＩＲ形フィルタは入力
と同じサンプリング周期で信号を出力するので、ダウン
サンプリング出力に必要のないＦＩＲ形フィルタの出力
信号に対しても常にフィルタ演算をしているために多く
の演算器を必要とし回路規模が大きくなるという欠点が
あった。

本発明の目的は、従来技術のこのような欠点を解消し、
ディジタルフィルタの機能を維持しながら必要のない演
算を省いて演算量を減らすと共に、乗算器を多重使用す
ることにより必要な乗算器の数を減らすとともに、遅延
素子数も減らすことによって回路規模を縮小したＬＳＩ
化に適するＦＩＲ形ダウンサンプリングフィルタを提供
することにある。

（問題を解決するための手段） 本発明は入力信号のサンプリング周波数に対して出力信
号のサンプリング周波数をＭ分の１に下げる部分の１ダ
ウンサンプリング機能を有するＦＩＲ形ダウンサンプリ
ングフィルタにおいて、第１の入力端子から入力される
入力信号とに個のフィルタ係数を乗算する乗算器と、該
乗算器の出力信号と加算入力信号を加算する加算器と、
該加算器の出力信号を保持するアキュムレータと、該ア
キュムレータの出力信号と第２の入力端子の入力信号の
一方を選択して前記加算器の加算入力信号とするマルチ
プレクサから構成され、前記アキュムレータに保持され
る信号を出力信号とする少なくとも１個の部分演算回路
０．ｌ、２．・・・、（Ｋ−１）（Ｋは１以上の整数）
を有し、前記部分演算回路のそれぞれの第１の入力端子
はフィルタの入力端子に接続され、前記部分演算回路０
，１，２．・・・、（Ｋ−２）の第２の入力端子はそれ
ぞれ前記部分演算回路１，２，３．・・・、（（Ｋ−１
）の出力端子と接続され、前記部分演算回路（Ｋ−１）
の第２の入力端子は“０”が入力され、前記部分演算回
路Ｏの出力端子はホールド回路に接続され、前記ホール
ド回路の出力信号をフィルタの出力信号とするＦＩＲ形
ダウンサンプリングフィルタである。

（作用） 第３図において、ＦＩＲ形フィルタ３００のフィルタ長
がＮ（整数）、フィルタ係数がｈ（０）、ｈ（＋）、・
・・・・・、ｈ（Ｎ−１）である場合、 （Ｋ−１）Ｍ≦Ｎ　　＜ＫＭ　　（Ｋは正整数）（１）
であるとすると、改めて Ｎ：ＫＭ　　　　　　　　　　　　　　　　　　（２）
とおき、 ｈ（Ｎ）：ｈ（Ｎ＋１）＝・・・・・・：ｈ（ＫＭ−１
）＝０　　　　　　　（３）と拡張すれば、拡張後のＦ
ＩＲフィルタは元のＦＩＲフィルタと等価であるので以
降の説明ではＮは阿の整数倍であるとする。

第３図のＦＩＲ形ダウンサンプリングフィルタの２変換
を用いた伝達関数は式（小となる。式（４は出力信号の
単位遅延を基準として記述されている。式（４を変形す
ると式（５）　（６）　（７）のようになる。

＝Ｇｏ（ｚ）＋ｚ−’（Ｇ、（ｚ）＋ｚ−’（Ｇ２（ｚ
）＋　　・・・＋ｚ−Ｊ−Ｇ＆Ｉ−□（ｚ）＋ｚ−’Ｇ
ｋ−ｔ（ｚ））−））（８）ただし、 式（９）は、人力信号とフィルタ係数のＭ回の積和で、
■ダウンサンプリング周期で終了することを示している
。したがって、式（９）を実現する回路は、ダウンサン
プリング周期でフィルタ入力信号系列ｘ（ｋ　）　、Ｘ
　（ｋ＋Ｉ　）　ＩＸ　（ｋ＋２　）　＋　・”　、Ｘ
　（ｋ十Ｍ−１）に対してフィルタ係数をｈ（ＩＭ＋（
Ｍ−１））　、ｈ（１Ｍ＋Ｍ（−２））　、ｈ（ｉＭ−
（Ｍ−３））、・・・、ｈ（ｉＭ）の順に積和演算して
結果を出力する構成によれば入力側に遅延素子は必要な
くなり、乗算器は闘個のフィルタ係数に対して１個あれ
ばよく、回路規模を大幅に縮小することができる。

Ｍ分の１ダウンサンプリングフイルタは弐３）を実現す
る構成にすればよい。ｉ番目の積和演算回路をＧ、とす
れば、Ｇ、の出力信号とＧ　ＩＸ　１の１遅延信号を加
算し、加算器の出力信号に１遅延を与える構成にすれば
よい。

（実施例） 第１図は本発明を実現するための実施例である。乗算器
１００−０．１００−１．・・・、１００−（Ｋ−１）
は、入力信号とそれぞれＭ個のフィルタ係数との乗算を
行い、加算器１１０−０．１１０−１．・・・、１１０
−（Ｋ−１）は、乗算器＋００−０．１００−１．・・
・、１００−（Ｋ−２）の出力信号と、アキュムレータ
１２０−０．１２０−１．・・・、１２０−（Ｋ−１）
からマルチプレクサ１３０−０．１３０−１．・・・、
１３０−（Ｋ−１）を通じて入力される信号と加算して
再びアキュムレータ１２０−０　。

１２０−１．・・・、１２０−（Ｋ−１）に入力するこ
とにより、式（９）に示す積和演算を行う。部側の入力
信号の積和演算が終了したところで、積和演算結果は前
段のマルチプレクサ１３０−０．１３０−１．・・・、
１３０−（Ｋ−２）を介して前段の加算器１１０−０．
１１０−１．・・・、１１０−（Ｋ−２）で乗算結果と
加算されてアキュムレータ１２０−０．１２０−１．・
・・。

＋２Ｏ−（Ｋ−２）に格納される。このとき、初段のア
キュムレータの内容はサンプルホールド１５０を通じて
フィルタの出力信号として出力され、最終段のマルチプ
レクサ＋０Ｏ−（Ｋ−１）は０を出力する。前述のよう
にすると、アキュムレータ＋２０−０　、１２０−１　
。

・・・、＋２Ｏ−（Ｋ−１）の現在の内容は上書きされ
て消去され、次段の積和演算結果を乗算結果と加算しな
がらアキュムレータ１２０−０．１２０−１．・・・、
１２０−（Ｋ−２）に保持することにより次段の積和演
算結果に１遅延を与えることと積和演算結果の１遅延信
号との加算を同時に行うことができる。

第２図は、第１の回路のタイミングチャートである。Ｃ
ＬＫ　１は入力信号のサンプリングクロックを、ＣＬＫ
２はマルチプレクサの出力を切り換える第１のダウンサ
ンプリングクロックを、ＣＬＫ３はサンプルホールドの
データを保持するタイミングを与える第２のダウンサン
プリングクロックを、Ｃ０ＥＦは１番目（Ｉは０以上の
整数）の乗算器に入力されるフィルタ係数を表わしてい
る。

（発明の効果） 本発明のＭ分の１ダウンサンプリング用ＦＩＲ形ダウン
サンプリングフイルタ構成によると、Ｍ個のフィルタ係
数に対して各々１個の乗算器、加算器、アキュムレータ
、マルチプレクサで実現でるので演算器の数を従来方式
のＭ分の１近くに減らすことができるうえに、回路構成
を簡単化することができる。

以上のように、本発明によって容易にＦＩＲ形ダウンサ
ンプリングフィルタの小型化、簡単化が可能となり、そ
の効果は極めて大きい。

【図面の簡単な説明】

第１図は本発明のＦＩＲ形ダウンサンプリングフィルタ
構成を示すブロック図、第２図はタイムチャート、第３
図は従来の回路構成の説明図である。 図において、１００−０．１００−１．・・・、１００
−（Ｋ−１）は乗算器、１１０−０．１１０−１．・・
・、ｔ＋０−（Ｋ−２）は加算器、＋２０−１゜１２０
−２　、・・・、１２０−（Ｋ−１）はアキュムレータ
、１３０−０゜１３０−１．・・・、１３０−（Ｋ−１
）はマルチプレクサ、１４０−０゜１４０−１．、１４
０−（Ｋ−１）は係数選択回路、１５０はサンプルホー
ルド、ＩＥｉＯ−０，ＩＧＯ−１，・・・、１６０−（
Ｋ−１）は部分演算回路、３００はＦＩＲ形フィルタ、
３１０はＭ分の１ダウンサンプラ、３２０−１，３２０
−２．・・・、３２０−（Ｎ−１）は単位遅延素子、３
３Ｇ−０，３３０−１，・・・、３３０−（Ｎ−１）は
乗算器、３４０は多入力加算器である。

Claims (1)

【特許請求の範囲】
1. 入力信号のサンプリング周波数に対して出力信号のサン
   プリング周波数を整数（これをＭとする）分の１に下げ
   るＭ分の１ダウンサンプリング機能を有する非巡回形ダ
   ウンサンプリングフィルタにおいて、第１の入力端子か
   ら入力される入力信号とＭ個のフィルタ係数を乗算する
   乗算器と、該乗算器の出力信号と加算入力信号を加算す
   る加算器と、該加算器の出力信号を保持するアキュムレ
   ータと、該アキュムレータの出力信号と第２の入力端子
   の入力信号の一方を選択して前記加算器の加算入力信号
   とするマルチプレクサから構成され、前記アキュムレー
   タに保持される信号を出力信号とする少なくとも１個の
   部分演算回路０、１、２、・・・、（Ｋ−１）（Ｋは１
   以上の整数）を有し、前記部分演算回路のそれぞれの第
   １の入力端子はフィルタの入力端子に接続され、前記部
   分演算回路０、１、２、・・・、（Ｋ−２）の第２の入
   力端子はそれぞれ前記部分演算回路１、２、３、・・・
   、（Ｋ−１）の出力端子と接続され、前記部分演算回路
   （Ｋ−１）の第２の入力端子は“０”が入力され、前記
   部分演算回路０の出力端子はホールド回路に接続され、
   前記ホールド回路の出力信号をフィルタの出力信号とす
   ることを特徴とする非巡回形ダウンサンプリングフィル
   タ。