JPS6075117A - フイルタ装置 - Google Patents
フイルタ装置Info
- Publication number
- JPS6075117A JPS6075117A JP18352983A JP18352983A JPS6075117A JP S6075117 A JPS6075117 A JP S6075117A JP 18352983 A JP18352983 A JP 18352983A JP 18352983 A JP18352983 A JP 18352983A JP S6075117 A JPS6075117 A JP S6075117A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- digital
- output
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は広帯域ビデオ信号をA−D変換したのち所定
のフィルタ特性を得る場合のように、高いザンプリンタ
速度のデータ処理に使用して好適なフィルタ装置に関す
る。
のフィルタ特性を得る場合のように、高いザンプリンタ
速度のデータ処理に使用して好適なフィルタ装置に関す
る。
背景技術とその問題点
例えば、高解像化を指向するテレヒシステムでは取扱う
ビデオ信号の帯域も広いので、ビデ」信号をA−D変換
するサンプリング周波数も数10MIIzというように
非常に高いサンプリング周波数に選定される。このため
、ごの種テレビシステムに使用されるFIRデジタルフ
ィルタとして、従来のTTLやCMO3によるデジタル
論理回路を用いて直列処理することは困難である。
ビデオ信号の帯域も広いので、ビデ」信号をA−D変換
するサンプリング周波数も数10MIIzというように
非常に高いサンプリング周波数に選定される。このため
、ごの種テレビシステムに使用されるFIRデジタルフ
ィルタとして、従来のTTLやCMO3によるデジタル
論理回路を用いて直列処理することは困難である。
曲速デジタルフィルタを実現するには、T T Lや0
MO5によるデジタル論理回路を使用するならばデータ
の並列処理するか、ごれらを使用しないときはECL構
成で直列処理するかのどちらがである。
MO5によるデジタル論理回路を使用するならばデータ
の並列処理するか、ごれらを使用しないときはECL構
成で直列処理するかのどちらがである。
1iiJ者は電力消費の面で好ましくないはかりか、I
Cファミリーの充実度が低かったり、インピーダンスマ
ツチングが必要になるなどの欠点があり、また後者では
既存の演算処理装置を用いて順次!1E列処理を行うた
め、制御信号が複雑化するなどの欠点がある。さらに、
後者の場合には、低速動作の演算素子と重速動作の演算
素子とが混在するために、低速動作の演算素子を用いる
ごとに由来する特徴(例えば、設計、論理シュミレーシ
ョンの効率化、バー1−ウェアの動作速度に基づく階層
的管理など)を十分生かすことができない。
Cファミリーの充実度が低かったり、インピーダンスマ
ツチングが必要になるなどの欠点があり、また後者では
既存の演算処理装置を用いて順次!1E列処理を行うた
め、制御信号が複雑化するなどの欠点がある。さらに、
後者の場合には、低速動作の演算素子と重速動作の演算
素子とが混在するために、低速動作の演算素子を用いる
ごとに由来する特徴(例えば、設計、論理シュミレーシ
ョンの効率化、バー1−ウェアの動作速度に基づく階層
的管理など)を十分生かすことができない。
発明の目的
そこで、この発明では既存のデジタル出力信号に使用さ
れる低速の論理演算素子を使用しても市i連処理かり能
な人力加算型のフィルタ装置を提案するものである。
れる低速の論理演算素子を使用しても市i連処理かり能
な人力加算型のフィルタ装置を提案するものである。
発明の概要
そのため、この発明においては、kfs(fsは低速サ
ンプリング(クロック)周波数、kは正の整数)のサン
プリング周波数でサンプリングされた人力デジタル信号
をfs糸のデジタル信号群に変換しζこの低速クロック
周波数[Sで演算処理すると共に、演算処理後の信号群
をに個の信号群に組合せ、その信号群をkfsのスイッ
チング周波数で順次選択することにより、高速クロック
周波数kfSでデータ処理されたフィルタ出刃を得るよ
この構成によれば、入力デジタル信号をrS糸のデジタ
ル信号群に変換する変換糸と、kf、で(g号群を順次
選択する選択系のめ商運演算素子を使用するだけで、他
の演算処理系は全゛ζ低速/Jii H処理をすること
ができる。
ンプリング(クロック)周波数、kは正の整数)のサン
プリング周波数でサンプリングされた人力デジタル信号
をfs糸のデジタル信号群に変換しζこの低速クロック
周波数[Sで演算処理すると共に、演算処理後の信号群
をに個の信号群に組合せ、その信号群をkfsのスイッ
チング周波数で順次選択することにより、高速クロック
周波数kfSでデータ処理されたフィルタ出刃を得るよ
この構成によれば、入力デジタル信号をrS糸のデジタ
ル信号群に変換する変換糸と、kf、で(g号群を順次
選択する選択系のめ商運演算素子を使用するだけで、他
の演算処理系は全゛ζ低速/Jii H処理をすること
ができる。
実施例
続いて、この発明の一例を第1図以トを参照して説明す
る。
る。
第1図は従来から知られているNタップ構成の人力加算
型FIRデジタルフィルタ(この発明のフィルタ装置に
対応する)00)の−例で、入力端子(1)にはデジタ
ル人力信号S、が供給され、出力端子(2)には所定の
クロノクレート′ζ演箆処理されたデジタル出力信号S
oが得られる。
型FIRデジタルフィルタ(この発明のフィルタ装置に
対応する)00)の−例で、入力端子(1)にはデジタ
ル人力信号S、が供給され、出力端子(2)には所定の
クロノクレート′ζ演箆処理されたデジタル出力信号S
oが得られる。
人力倒号S、はN11111の乗算器(3o ) −(
3N−11に並列的に供給されて夫々の定数Ao−A+
+−+との乗算が行われたのち、対応する加算器(4o
)〜(4,8−2)に供給される。加算器(4o)〜(
4N−2)は直列接続されると共に、乗$、器に(。)
の出力段及び加算器と加算器との間には、クロック周波
数によって定まる単位周期を遅延時間に選定された(N
−2)個の単位遅延素子(レジスタ)(5o)〜(5h
−2)が接続される。
3N−11に並列的に供給されて夫々の定数Ao−A+
+−+との乗算が行われたのち、対応する加算器(4o
)〜(4,8−2)に供給される。加算器(4o)〜(
4N−2)は直列接続されると共に、乗$、器に(。)
の出力段及び加算器と加算器との間には、クロック周波
数によって定まる単位周期を遅延時間に選定された(N
−2)個の単位遅延素子(レジスタ)(5o)〜(5h
−2)が接続される。
このデジタルフィルタ装置αωにおいて、入力時系列を
X (/!T)<1は整数、T = 1 / f s
1テレビシステムに利用するときには、f8ば例えばザ
ブキャリヤ周波数(3,58M1lz ) )−出力時
系列をY(βT)とすれば、人出力の時系列関係はC1
1式のようになる。
X (/!T)<1は整数、T = 1 / f s
1テレビシステムに利用するときには、f8ば例えばザ
ブキャリヤ周波数(3,58M1lz ) )−出力時
系列をY(βT)とすれば、人出力の時系列関係はC1
1式のようになる。
C11式は人出力の時系列がともに15をクロック周波
数とする場合の関係式であっζ、もしこのデシクルフィ
ルタα口)が同速/11算処理が可能で、kfS(例え
ば、k−4)でサンプリングされた入力時系列を取扱う
ことができるものとずれば、1/kfS=Lとすると、
単位遅延素子(5o)〜(5N−2)の遅延量はtに選
定されると共に、(1)式は(2)式の、上うになる。
数とする場合の関係式であっζ、もしこのデシクルフィ
ルタα口)が同速/11算処理が可能で、kfS(例え
ば、k−4)でサンプリングされた入力時系列を取扱う
ことができるものとずれば、1/kfS=Lとすると、
単位遅延素子(5o)〜(5N−2)の遅延量はtに選
定されると共に、(1)式は(2)式の、上うになる。
現在の技術では、このように商運゛(サンプリングされ
た人力時系列を取扱うことができないので、この発明で
は以上のように構成しζ(2)式で小される人出力の時
系列関係を満たずフィルタ装置を実現する。
た人力時系列を取扱うことができないので、この発明で
は以上のように構成しζ(2)式で小される人出力の時
系列関係を満たずフィルタ装置を実現する。
説明の便宜上、N = 16で、k −4に選んんとき
のこの発明に係るフィルタ装置(10)の其体例につい
ζ、ま゛ず第2し1を参照して説明する。
のこの発明に係るフィルタ装置(10)の其体例につい
ζ、ま゛ず第2し1を参照して説明する。
まず、入力端子(1)には、(2に−2)個、jガーっ
こ6個のkfs −4fsをサンプリング周波数とする
レジスタ(+、1o)〜(115)が直列に接続され(
入力(ば号Slのデータが並列データに変換される。そ
して、これらレジスタ(llo)へ−(lli )の股
間、初段レジスタ(llo)の人力股及び終段レノスク
(115’)の出力段には、2に一1= 7 +1hl
のfsをクロック周波数とするレジスタ(12o)〜(
1,27)が接続されて、kfSの並列データがr8の
11E列データSo −3−e (Sのザフィソクスに
付りられた′“−”ばSoにス・1して遅延しているこ
とを示す)に変換される。
こ6個のkfs −4fsをサンプリング周波数とする
レジスタ(+、1o)〜(115)が直列に接続され(
入力(ば号Slのデータが並列データに変換される。そ
して、これらレジスタ(llo)へ−(lli )の股
間、初段レジスタ(llo)の人力股及び終段レノスク
(115’)の出力段には、2に一1= 7 +1hl
のfsをクロック周波数とするレジスタ(12o)〜(
1,27)が接続されて、kfSの並列データがr8の
11E列データSo −3−e (Sのザフィソクスに
付りられた′“−”ばSoにス・1して遅延しているこ
とを示す)に変換される。
ごのよつに、レジスタ(+、1o)〜(lls >及び
(12o ) 〜(126)を使用して、kfs系の入
力データがfS糸の並列データ群に変換される。
(12o ) 〜(126)を使用して、kfs系の入
力データがfS糸の並列データ群に変換される。
並列データ群はk = 411111のデジタルフイル
り群<13o)〜(133)に供給されて演算処理され
る。
り群<13o)〜(133)に供給されて演算処理され
る。
デジタルフィルタ群(13o)〜(13i)は夫々さら
にに−4(固のデジタルフイルりFO〜F3で構成され
る。このため、デジタルフィルりの総数心よに’=1.
64固必要となる・ ただし、これらのデジタルフィルタFO〜F3のタップ
数nは、N/に−4でよく、フィルりの次数はlc =
4個おきの次数に選定される。従って、デジタルフィ
ルタFOはに=4個の乗算器(30)。
にに−4(固のデジタルフイルりFO〜F3で構成され
る。このため、デジタルフィルりの総数心よに’=1.
64固必要となる・ ただし、これらのデジタルフィルタFO〜F3のタップ
数nは、N/に−4でよく、フィルりの次数はlc =
4個おきの次数に選定される。従って、デジタルフィ
ルタFOはに=4個の乗算器(30)。
(34)、(3e)及び(312)が使用され(第:3
図A)、次のデジタルフィルタF1は同図Bのような次
数に選定される。他のデジタルフィルタF2.F3につ
いても同様な関係をもって構成されるのでその詳細説明
は省略する。
図A)、次のデジタルフィルタF1は同図Bのような次
数に選定される。他のデジタルフィルタF2.F3につ
いても同様な関係をもって構成されるのでその詳細説明
は省略する。
そして、第1のデジタルフィルタ群(13o)には2に
一1= 7個の並列データのうち終段レジスタ(L26
)に得られる並列データS−eを基準にしてに=4個の
並列データS−e〜S−sが供給される。
一1= 7個の並列データのうち終段レジスタ(L26
)に得られる並列データS−eを基準にしてに=4個の
並列データS−e〜S−sが供給される。
第2のデジタルフィルタ群(131)には、終段まり1
つ前のレジスタ(12s)に得られる並列データS−5
を基準にして、k=4個の並列データS−5〜S−2が
対応するデジタルフィルタFo〜F31こ供給される。
つ前のレジスタ(12s)に得られる並列データS−5
を基準にして、k=4個の並列データS−5〜S−2が
対応するデジタルフィルタFo〜F31こ供給される。
このように、k= 4 (ltllの並列データを単位
とし′ζ、かつ1つづつ並列データの取出し方をづらせ
ば、第4のデジタルフィルタg(133)には」(−列
データS−s〜Soが夫々対応するデジタルフィルタF
O−F3に供給されることになるから、k″′4個を1
群とするに=4個の群の並列データが、k= 411M
のデジタルフィルタFO”F3で構成されたに一41固
のデジタルフィルり群(13o)〜(133)に夫々供
給されて演算処理される。
とし′ζ、かつ1つづつ並列データの取出し方をづらせ
ば、第4のデジタルフィルタg(133)には」(−列
データS−s〜Soが夫々対応するデジタルフィルタF
O−F3に供給されることになるから、k″′4個を1
群とするに=4個の群の並列データが、k= 411M
のデジタルフィルタFO”F3で構成されたに一41固
のデジタルフィルり群(13o)〜(133)に夫々供
給されて演算処理される。
演算処理のクロック周波数はfSである。fsはkfお
に比べて低速であるから、低速処理をi’+J能にする
ため1つのデジタルフイルり群をに= 44音のデジタ
ルフィルタFO〜F3で構成したものである。
に比べて低速であるから、低速処理をi’+J能にする
ため1つのデジタルフイルり群をに= 44音のデジタ
ルフィルタFO〜F3で構成したものである。
デジタルフィルタ群(13o)〜(13’3)を(構成
する夫々、k = 411&lのデジタルフィルタFO
〜F3より得られるに)−16f固の出力Tij(i4
よデジタルフィルタ群の個数で、i=o、1,2゜3、
jはその1群に含まれるデジタルフイルりの+1lil
数で、j=0.L、2.3)は、夫々の群の内で力目算
される。図はに−1= 3 +lI+1 (7) 2人
力加算器(14)〜(16)を使用した場合で、図では
更に2人力加算器(14)の前段に[8をサンプリンタ
゛j@波数と°」゛るレジスタ(17)が設けられ”ζ
む)る。2人ノノカ1.IW。
する夫々、k = 411&lのデジタルフィルタFO
〜F3より得られるに)−16f固の出力Tij(i4
よデジタルフィルタ群の個数で、i=o、1,2゜3、
jはその1群に含まれるデジタルフイルりの+1lil
数で、j=0.L、2.3)は、夫々の群の内で力目算
される。図はに−1= 3 +lI+1 (7) 2人
力加算器(14)〜(16)を使用した場合で、図では
更に2人力加算器(14)の前段に[8をサンプリンタ
゛j@波数と°」゛るレジスタ(17)が設けられ”ζ
む)る。2人ノノカ1.IW。
器の代りに4人力加算器を使用してもよG′N0夫にの
デジタルフィルタ群(13o)〜(133)から得られ
るに=4個の加算出力UO〜U3&ま、kfS=4fs
をスイ・ノチング周波数と1−るセレクタ(マルチプレ
クサ’) (20)に供給されて、l/kfSを周期と
して夫々の加算出力UO〜U3カ(j石灰スイッチング
される。その結果、出力端子(2)しこしまkfB −
4fsを時系列とする出カイjs 4jS(’か’IJ
g:r :li。
デジタルフィルタ群(13o)〜(133)から得られ
るに=4個の加算出力UO〜U3&ま、kfS=4fs
をスイ・ノチング周波数と1−るセレクタ(マルチプレ
クサ’) (20)に供給されて、l/kfSを周期と
して夫々の加算出力UO〜U3カ(j石灰スイッチング
される。その結果、出力端子(2)しこしまkfB −
4fsを時系列とする出カイjs 4jS(’か’IJ
g:r :li。
る。
ここで、この構11見における人出力の1lt1′:(
q列×。
q列×。
7の関係は(3)式に>jeずようになる。
ただし、d = 4t(2−(QOg24) )−万、
+21 x、cにおい′(、pJ −nk−4nYFあ
4)かcつ、(21、+41式より、第2図のよりに構
成した場合に0,1.4fsの時系列データか得られd
)とJ(Sに、第1図の場合に比しdだけ時系列データ
が遅れ(i−40れ<)。
+21 x、cにおい′(、pJ −nk−4nYFあ
4)かcつ、(21、+41式より、第2図のよりに構
成した場合に0,1.4fsの時系列データか得られd
)とJ(Sに、第1図の場合に比しdだけ時系列データ
が遅れ(i−40れ<)。
し、かじ、fI、糸のデジタルフィルタ(ち、d′=N
L/2相当の遅れが生ずることか(二λ、dな;、 +
Jl’れは実用」二叉11ζiを来た4−(Jどのt)
のCはなく、jj)(視できる。
L/2相当の遅れが生ずることか(二λ、dな;、 +
Jl’れは実用」二叉11ζiを来た4−(Jどのt)
のCはなく、jj)(視できる。
」−述の実施例では、k=4. N=16について説明
したが、k、Nの値には限定されることがなし)。
したが、k、Nの値には限定されることがなし)。
kf、 、 Nタップに拡張した場合について次Gこ説
明Jる。
明Jる。
入力信号S1、即ちx<p、t)を(2に−1)個の並
夕11データに変換する処理をまず第4図を参照しご説
明する。このデータ変換において、P番目より出力され
る並列データS−pは、 S −p (mT)−3’−p (mkt−t ) (
51Sip (mkt−L ) =X (mkt−t−
pt) (6)、’、 S −p (mT) = X
(mkt−t−ptl) (?)ここにP = 0.1
,2.・・・2に−2(7)式にボされる並列データS
−pは夕・ノブ数がnで、k′のデジタルフィルタFO
〜Fk−,に供給され゛((第5図参照)、これらより
に2111i+の演算処理された出力]゛00〜Tゆ−
11,−□が得られる。
夕11データに変換する処理をまず第4図を参照しご説
明する。このデータ変換において、P番目より出力され
る並列データS−pは、 S −p (mT)−3’−p (mkt−t ) (
51Sip (mkt−L ) =X (mkt−t−
pt) (6)、’、 S −p (mT) = X
(mkt−t−ptl) (?)ここにP = 0.1
,2.・・・2に−2(7)式にボされる並列データS
−pは夕・ノブ数がnで、k′のデジタルフィルタFO
〜Fk−,に供給され゛((第5図参照)、これらより
に2111i+の演算処理された出力]゛00〜Tゆ−
11,−□が得られる。
出力Tij(0≦i、j≦に−1、i、jは整数)−−
−−−(8) 史に、これらのフィルタフロックの出力のうりk +1
41づつの和を次の様にしてめる(第6図参1j4j
)。
−−−(8) 史に、これらのフィルタフロックの出力のうりk +1
41づつの和を次の様にしてめる(第6図参1j4j
)。
こごで、〔〕はガウス関数で、(X)はXを切り上げた
自然数である。
自然数である。
([、og2に+1 ) ”I”ζノミりされる項は、
k ill、lの自社を2進木状に加算する場合に、ク
ロック周波数1/Tで1組の加算ごとにレジスタを入れ
゛(パイプライン処理した時の遅廷時間であり、第1図
の、J、うなフィルタを構成する場合の加算器と同等の
ものを用いると仮定すればよい。
k ill、lの自社を2進木状に加算する場合に、ク
ロック周波数1/Tで1組の加算ごとにレジスタを入れ
゛(パイプライン処理した時の遅廷時間であり、第1図
の、J、うなフィルタを構成する場合の加算器と同等の
ものを用いると仮定すればよい。
(8)式を(9)式に代入すると共に、(7)式を考心
、−4れば、 [(gogJ+1) T ) 代えると、00)式は 次に第71ン(のセレクタ(20)で、第8図B4こン
代″・I−ように、lJ、(mT)を順次、’c (=
’Ars )の周期で切替えれば、次式が得られる。
、−4れば、 [(gogJ+1) T ) 代えると、00)式は 次に第71ン(のセレクタ(20)で、第8図B4こン
代″・I−ように、lJ、(mT)を順次、’c (=
’Ars )の周期で切替えれば、次式が得られる。
■(m1山it) =Ll (mt) −(13)従っ
て、(12) 、(13)式より Y (mkt十it) =Ul (mt)mk+i−β
とおけば、 (15)式は、N=nkタップでkfSをクロック周波
数とするデジタルフィルタの入出力における時系列の関
係を示すものであって、これは、dを除けば(2)式と
同一となるから、上記構成でkf、をクロックとするデ
ジタルフィルタを構成できるものである。
て、(12) 、(13)式より Y (mkt十it) =Ul (mt)mk+i−β
とおけば、 (15)式は、N=nkタップでkfSをクロック周波
数とするデジタルフィルタの入出力における時系列の関
係を示すものであって、これは、dを除けば(2)式と
同一となるから、上記構成でkf、をクロックとするデ
ジタルフィルタを構成できるものである。
なお、上述の説明においては、簡単化のため、タップ数
Nを、N=knとしたが、Nがkの倍数以外の場合は、
kの倍数より不足するタップ数に相当する乗算器の入力
を0として、N−knと同様にフィルタを構成するか、
或いは、人力を0にするべき乗算器は取り去り、その直
後の加算器を取り去り前後を接続すればよい。Nがkの
倍数以外のときは、フィルタの遅延量は、NがNより大
きいl(の倍数であるものとして計算すればよい。
Nを、N=knとしたが、Nがkの倍数以外の場合は、
kの倍数より不足するタップ数に相当する乗算器の入力
を0として、N−knと同様にフィルタを構成するか、
或いは、人力を0にするべき乗算器は取り去り、その直
後の加算器を取り去り前後を接続すればよい。Nがkの
倍数以外のときは、フィルタの遅延量は、NがNより大
きいl(の倍数であるものとして計算すればよい。
ところで、上述の実施例においては、kfs=dfs糸
の入力出力S、をfS糸の並列データに変換する場合、
レジスタ(lli )を(2に−2)個使用したが、1
個使用しても後段のレジスタ(12i )の接続関係を
第9図にボずように定めれば同様の変換処理を達成でき
る。
の入力出力S、をfS糸の並列データに変換する場合、
レジスタ(lli )を(2に−2)個使用したが、1
個使用しても後段のレジスタ(12i )の接続関係を
第9図にボずように定めれば同様の変換処理を達成でき
る。
また、k−4でも、タップ数Nが24の場合には、デジ
タルフィルタFo−F3としζ、乗算器ば6個、加算器
は5個、単位遅延素子は5個使用して構成すればよい。
タルフィルタFo−F3としζ、乗算器ば6個、加算器
は5個、単位遅延素子は5個使用して構成すればよい。
なお、第2図の例ではフィルタ群を構成するk 2=
16111jのデジタルフィルタFo=F3に並列デー
タを人力させて演算処理したがデジタルフィルタFo−
F3を2人力構成とし、これらを直列接続し°(も同様
なρJ速演算処理を達成J−ることができる。
16111jのデジタルフィルタFo=F3に並列デー
タを人力させて演算処理したがデジタルフィルタFo−
F3を2人力構成とし、これらを直列接続し°(も同様
なρJ速演算処理を達成J−ることができる。
そのため、デジタルフィルタとしくは第10図に示され
る2人力型のものが使用される。このデンタルフィルタ
F′1は初段の乗算器(5o)の乗算出力を直接初段の
加算器(4o)に加えるのではなく、この間にさらに加
算器(41)を1間接kA−→ると共に、この加算器(
41)に他の入カ端イ(1′)に供給された信号を単位
時間tだGノ遅廷さ−Uて供給するよにしたもので、(
51)はそのために設4Jられた単位時間の遅延素子で
ある。
る2人力型のものが使用される。このデンタルフィルタ
F′1は初段の乗算器(5o)の乗算出力を直接初段の
加算器(4o)に加えるのではなく、この間にさらに加
算器(41)を1間接kA−→ると共に、この加算器(
41)に他の入カ端イ(1′)に供給された信号を単位
時間tだGノ遅廷さ−Uて供給するよにしたもので、(
51)はそのために設4Jられた単位時間の遅延素子で
ある。
このように構成されたデジタルフィルタ■r2が第2図
の場合と同しく k 2 =−16(1111使用され
、第11図に示すように、そのうらに−4fllIil
ずつ直少り月妾統されて合計に−4111+Iのデジタ
ルフィルタBr(+3o )〜(133)が構成される
。
の場合と同しく k 2 =−16(1111使用され
、第11図に示すように、そのうらに−4fllIil
ずつ直少り月妾統されて合計に−4111+Iのデジタ
ルフィルタBr(+3o )〜(133)が構成される
。
この実施例では3段に旦り(nkt+t ) 、従っ−
((16t+t )の遅延素子(21o ) −(21
2)が縦続接続されると共に、その初段の遅延素子(2
1*)に端子(1a)より入力信号s1が供給され、初
段、終段及び股間より得られる信壮が夫々、3 (II
11縦続接続されたkf、−4fSのクロック周波数で
動作する合計12個のレジスタ(24o)〜(273)
のうち初段のレジスタ(24o ) 、(25o )
、(26o )及び(27o)にイ共給される。
((16t+t )の遅延素子(21o ) −(21
2)が縦続接続されると共に、その初段の遅延素子(2
1*)に端子(1a)より入力信号s1が供給され、初
段、終段及び股間より得られる信壮が夫々、3 (II
11縦続接続されたkf、−4fSのクロック周波数で
動作する合計12個のレジスタ(24o)〜(273)
のうち初段のレジスタ(24o ) 、(25o )
、(26o )及び(27o)にイ共給される。
そしζ、人力f;」号S1そのものがf8をクロック周
波数とするレジスタ(28o )を介してデジタルフィ
ルタ群(133)のうちの初段のデジタルフィルタF5
に供給される。この場合、デジタルフィルタF♂の一方
の入力端子(1′)は接地される。
波数とするレジスタ(28o )を介してデジタルフィ
ルタ群(133)のうちの初段のデジタルフィルタF5
に供給される。この場合、デジタルフィルタF♂の一方
の入力端子(1′)は接地される。
以下同様にレジスタ(24o)〜(242)の出力が夫
々対応する初段のデジタルフィルタF5に夫々レジスタ
(28工)〜(283)を介して供給され、これらに−
4,(l^IのデジタルフィルタFへの出力は次段のデ
ジタルフィルタF′2の一方の入力端子(1′)に供給
されると共に、他方の入力端子(1)には初段の遅延素
子(2b )の出力そのもの及び夫・νレジスタ(25
o)〜(252)を介して得た出力が人々レジスタ(2
9+、 )〜(293)を介して供給される。
々対応する初段のデジタルフィルタF5に夫々レジスタ
(28工)〜(283)を介して供給され、これらに−
4,(l^IのデジタルフィルタFへの出力は次段のデ
ジタルフィルタF′2の一方の入力端子(1′)に供給
されると共に、他方の入力端子(1)には初段の遅延素
子(2b )の出力そのもの及び夫・νレジスタ(25
o)〜(252)を介して得た出力が人々レジスタ(2
9+、 )〜(293)を介して供給される。
残りのに−4(固のデシタルフィルりF′1.F’6に
ついても同様であるので、その説明は省略する。
ついても同様であるので、その説明は省略する。
デジタルフィルタ群(13o)〜(133)の夫々の出
力Wo−W3はセレクタ(2o)にイバ給されζ、端子
(2)よりkfS=4fsの時系列を有する出方信号S
oが得られる。
力Wo−W3はセレクタ(2o)にイバ給されζ、端子
(2)よりkfS=4fsの時系列を有する出方信号S
oが得られる。
このように構成した場合の、人出力の時系列の関係は次
式のようになる。
式のようになる。
(k−1) (nkL ) −ktl
ただし、n=に=4
d −(k−1) (nkL ) +ktこの場合にお
いても、d ″なる遅延が生−4゛るが、この値は第2
図に示した実施例と同様にフ」1町視(きるイ1へであ
る。
いても、d ″なる遅延が生−4゛るが、この値は第2
図に示した実施例と同様にフ」1町視(きるイ1へであ
る。
発明の効果
以」二説明したように、この発明によれは一部に高速波
W、素子を使用するだけ゛乙大部分の論理演算を行なう
人力加算型のデジタルフィルタは既存の低速演算素子を
使用して高速動作のフィルタ装置を構成することができ
る。そして、この発明では低速で動作するデジタルフィ
ルタの大部分を同一の制御クロック信号で同期動作させ
ることができるから、制御信号の簡略化を図ることがで
きると共に、これらの部分を1プロ・7り化することが
できる。そのため、このブロックをモジュール化、或い
はLSI化ずれは、様々な動作速度をもつF I Rデ
ジタルフィルタに対して汎用部分としてl当月Jするこ
とが゛ごきる。
W、素子を使用するだけ゛乙大部分の論理演算を行なう
人力加算型のデジタルフィルタは既存の低速演算素子を
使用して高速動作のフィルタ装置を構成することができ
る。そして、この発明では低速で動作するデジタルフィ
ルタの大部分を同一の制御クロック信号で同期動作させ
ることができるから、制御信号の簡略化を図ることがで
きると共に、これらの部分を1プロ・7り化することが
できる。そのため、このブロックをモジュール化、或い
はLSI化ずれは、様々な動作速度をもつF I Rデ
ジタルフィルタに対して汎用部分としてl当月Jするこ
とが゛ごきる。
また、このようにブロック化できることは、低速動作の
演算素子と高速動作の演算素子とを分離できるために、
低速動作の演算素子を用いることに由来する特徴(例え
は、設δ]、論理シュミレーションの効率化、ハードウ
ェアの動作速度に基づく階1ml的管理など)を十分生
かすことができる。
演算素子と高速動作の演算素子とを分離できるために、
低速動作の演算素子を用いることに由来する特徴(例え
は、設δ]、論理シュミレーションの効率化、ハードウ
ェアの動作速度に基づく階1ml的管理など)を十分生
かすことができる。
第1図は従来のフィルタ装置の説明に供する1” I
Rデジタルフィルタの接続図、第2図はごの発明に係る
フィルタ装置の一例をボず接続図、第3図はこのフィル
タ装置に使用される入力加算型のデジタルフィルタの一
例をボず接続図、第4図〜第8図はフィルタ装置をkf
sで動作させる場合の説明に供する図、第9図は並列デ
ータ形成手段の他の例を示す接続図、第10図はこの発
明の他の例におい′ζ使用されるデジタルフィルタの接
続図、第11図はこの発明の他の例を示す接続図である
。 00)はフィルタ装置、(lli ) 、(12i )
、(24i )〜(31i )はレジスタ、(13i
)はデジタルフィルタ群、Fi、Fi’ はデジタル
フィルタ、(2o)はセレクタごある。 −GL’y’ 第4図 第5図
Rデジタルフィルタの接続図、第2図はごの発明に係る
フィルタ装置の一例をボず接続図、第3図はこのフィル
タ装置に使用される入力加算型のデジタルフィルタの一
例をボず接続図、第4図〜第8図はフィルタ装置をkf
sで動作させる場合の説明に供する図、第9図は並列デ
ータ形成手段の他の例を示す接続図、第10図はこの発
明の他の例におい′ζ使用されるデジタルフィルタの接
続図、第11図はこの発明の他の例を示す接続図である
。 00)はフィルタ装置、(lli ) 、(12i )
、(24i )〜(31i )はレジスタ、(13i
)はデジタルフィルタ群、Fi、Fi’ はデジタル
フィルタ、(2o)はセレクタごある。 −GL’y’ 第4図 第5図
Claims (1)
- 【特許請求の範囲】 ジ“ンブリング周波数kfSのディジクル入力信号をサ
ンプリング周波数fSのに個の並列信号に変換し、各信
号を人々フィルタの次数に応じた複数の乗算回路に供給
して該複数の乗算回路において」−記各信号に所定の係
数を乗じ、上記複数の乗算回路の各出力を夫々直列接続
された複数の1/f。 のa延時間を有する単位遅延素子間に配された加算回路
に供給して前段の単位遅延素子の出力と加算するように
なし、各信号に対する最終単位遅延素子出力をksの周
波数で順次選択して出力信号を(4)るよっにしたフィ
ルタ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58183529A JP2800820B2 (ja) | 1983-09-30 | 1983-09-30 | フイルタ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58183529A JP2800820B2 (ja) | 1983-09-30 | 1983-09-30 | フイルタ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6075117A true JPS6075117A (ja) | 1985-04-27 |
JP2800820B2 JP2800820B2 (ja) | 1998-09-21 |
Family
ID=16137427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58183529A Expired - Lifetime JP2800820B2 (ja) | 1983-09-30 | 1983-09-30 | フイルタ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2800820B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01293007A (ja) * | 1988-05-20 | 1989-11-27 | Nec Corp | 非巡回形ダウンサンプリングフィルタ |
JPH02171016A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 非巡回形補間フィルタ |
WO2001026316A1 (fr) * | 1999-10-04 | 2001-04-12 | Nec Corporation | Demodulateur utilise pour traiter un signal numerique |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5377438A (en) * | 1976-12-21 | 1978-07-08 | Fujitsu Ltd | Digital filter |
-
1983
- 1983-09-30 JP JP58183529A patent/JP2800820B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5377438A (en) * | 1976-12-21 | 1978-07-08 | Fujitsu Ltd | Digital filter |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01293007A (ja) * | 1988-05-20 | 1989-11-27 | Nec Corp | 非巡回形ダウンサンプリングフィルタ |
JPH02171016A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 非巡回形補間フィルタ |
WO2001026316A1 (fr) * | 1999-10-04 | 2001-04-12 | Nec Corporation | Demodulateur utilise pour traiter un signal numerique |
US6624691B1 (en) | 1999-10-04 | 2003-09-23 | Nec Corporation | Demodulator for processing digital signal |
Also Published As
Publication number | Publication date |
---|---|
JP2800820B2 (ja) | 1998-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0152435B1 (en) | Transformation circuit for implementing a collapsed walsh hadamard transform | |
EP0216580B1 (en) | Infinite impulse response filters | |
US4791600A (en) | Digital pipelined heterodyne circuit | |
EP0146963A2 (en) | Iir digital filter | |
JPH0235348B2 (ja) | ||
US4791597A (en) | Multiplierless FIR digital filter with two to the Nth power coefficients | |
EP1262019A1 (en) | Apparatus for splitting the frequency band of an input signal | |
Ardakani et al. | Hardware implementation of FIR/IIR digital filters using integral stochastic computation | |
EP0137386B1 (en) | Digital multiplying circuit | |
DE3789819T2 (de) | Verarbeitungsschaltung für serielle Digitalsignale. | |
DE69320218T2 (de) | Digitales Filter | |
JPS6075117A (ja) | フイルタ装置 | |
KR960004127B1 (ko) | 입력가중형 트랜스버셜 필터 | |
EP0791242B1 (en) | Improved digital filter | |
JP3041563B2 (ja) | 有限インパルス応答フィルタ | |
US6072911A (en) | Linear image filter and the corresponding filtering method | |
JP3243831B2 (ja) | Fir型フィルタ | |
JP2880580B2 (ja) | 非巡回型デジタルフィルター回路 | |
KR0176829B1 (ko) | 초대규모 집적회로 구현에 적합한 고차 에프아이알 필터 | |
JPH0423609A (ja) | Firディジタルフィルタ | |
KR940002971B1 (ko) | 분리형 디지탈필터 | |
KR950010451B1 (ko) | 그룹 트리구조 알고리즘(GTSM ; Group Tree Structure Method)을 적용한 고속 승산기 | |
JPS62213409A (ja) | デジタル・デジタル変換装置 | |
KR890004649Y1 (ko) | 디지탈 필터 | |
JPH0624310B2 (ja) | デイジタルフイルタ |