JPS6075117A - フイルタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は広帯域ビデオ信号をＡ−Ｄ変換したのち所定
のフィルタ特性を得る場合のように、高いザンプリンタ
速度のデータ処理に使用して好適なフィルタ装置に関す
る。

背景技術とその問題点 例えば、高解像化を指向するテレヒシステムでは取扱う
ビデオ信号の帯域も広いので、ビデ」信号をＡ−Ｄ変換
するサンプリング周波数も数１０ＭＩＩｚというように
非常に高いサンプリング周波数に選定される。このため
、ごの種テレビシステムに使用されるＦＩＲデジタルフ
ィルタとして、従来のＴＴＬやＣＭＯ３によるデジタル
論理回路を用いて直列処理することは困難である。

曲速デジタルフィルタを実現するには、Ｔ　Ｔ　Ｌや０
ＭＯ５によるデジタル論理回路を使用するならばデータ
の並列処理するか、ごれらを使用しないときはＥＣＬ構
成で直列処理するかのどちらがである。

１ｉｉＪ者は電力消費の面で好ましくないはかりか、Ｉ
Ｃファミリーの充実度が低かったり、インピーダンスマ
ツチングが必要になるなどの欠点があり、また後者では
既存の演算処理装置を用いて順次！１Ｅ列処理を行うた
め、制御信号が複雑化するなどの欠点がある。さらに、
後者の場合には、低速動作の演算素子と重速動作の演算
素子とが混在するために、低速動作の演算素子を用いる
ごとに由来する特徴（例えば、設計、論理シュミレーシ
ョンの効率化、バー１−ウェアの動作速度に基づく階層
的管理など）を十分生かすことができない。

発明の目的 そこで、この発明では既存のデジタル出力信号に使用さ
れる低速の論理演算素子を使用しても市ｉ連処理かり能
な人力加算型のフィルタ装置を提案するものである。

発明の概要 そのため、この発明においては、ｋｆｓ（ｆｓは低速サ
ンプリング（クロック）周波数、ｋは正の整数）のサン
プリング周波数でサンプリングされた人力デジタル信号
をｆｓ糸のデジタル信号群に変換しζこの低速クロック
周波数［Ｓで演算処理すると共に、演算処理後の信号群
をに個の信号群に組合せ、その信号群をｋｆｓのスイッ
チング周波数で順次選択することにより、高速クロック
周波数ｋｆＳでデータ処理されたフィルタ出刃を得るよ
この構成によれば、入力デジタル信号をｒＳ糸のデジタ
ル信号群に変換する変換糸と、ｋｆ、で（ｇ号群を順次
選択する選択系のめ商運演算素子を使用するだけで、他
の演算処理系は全゛ζ低速／Ｊｉｉ　Ｈ処理をすること
ができる。

実施例 続いて、この発明の一例を第１図以トを参照して説明す
る。

第１図は従来から知られているＮタップ構成の人力加算
型ＦＩＲデジタルフィルタ（この発明のフィルタ装置に
対応する）００）の−例で、入力端子（１）にはデジタ
ル人力信号Ｓ、が供給され、出力端子（２）には所定の
クロノクレート′ζ演箆処理されたデジタル出力信号Ｓ
ｏが得られる。

人力倒号Ｓ、はＮ１１１１１の乗算器（３ｏ　）　−（
３Ｎ−１１に並列的に供給されて夫々の定数Ａｏ−Ａ＋
＋−＋との乗算が行われたのち、対応する加算器（４ｏ
）〜（４，８−２）に供給される。加算器（４ｏ）〜（
４Ｎ−２）は直列接続されると共に、乗＄、器に（。）
の出力段及び加算器と加算器との間には、クロック周波
数によって定まる単位周期を遅延時間に選定された（Ｎ
−２）個の単位遅延素子（レジスタ）（５ｏ）〜（５ｈ
−２）が接続される。

このデジタルフィルタ装置αωにおいて、入力時系列を
Ｘ　（／！Ｔ）＜１は整数、Ｔ　＝　１　／　ｆ　ｓ　
１テレビシステムに利用するときには、ｆ８ば例えばザ
ブキャリヤ周波数（３，５８Ｍ１ｌｚ　）　）−出力時
系列をＹ（βＴ）とすれば、人出力の時系列関係はＣ１
１式のようになる。

Ｃ１１式は人出力の時系列がともに１５をクロック周波
数とする場合の関係式であっζ、もしこのデシクルフィ
ルタα口）が同速／１１算処理が可能で、ｋｆＳ（例え
ば、ｋ−４）でサンプリングされた入力時系列を取扱う
ことができるものとずれば、１／ｋｆＳ＝Ｌとすると、
単位遅延素子（５ｏ）〜（５Ｎ−２）の遅延量はｔに選
定されると共に、（１）式は（２）式の、上うになる。

現在の技術では、このように商運゛（サンプリングされ
た人力時系列を取扱うことができないので、この発明で
は以上のように構成しζ（２）式で小される人出力の時
系列関係を満たずフィルタ装置を実現する。

説明の便宜上、Ｎ　＝　１６で、ｋ　−４に選んんとき
のこの発明に係るフィルタ装置（１０）の其体例につい
ζ、ま゛ず第２し１を参照して説明する。

まず、入力端子（１）には、（２に−２）個、ｊガーっ
こ６個のｋｆｓ　−４ｆｓをサンプリング周波数とする
レジスタ（＋、１ｏ）〜（１１５）が直列に接続され（
入力（ば号Ｓｌのデータが並列データに変換される。そ
して、これらレジスタ（ｌｌｏ）へ−（ｌｌｉ　）の股
間、初段レジスタ（ｌｌｏ）の人力股及び終段レノスク
（１１５’）の出力段には、２に一１＝　７　＋１ｈｌ
のｆｓをクロック周波数とするレジスタ（１２ｏ）〜（
１，２７）が接続されて、ｋｆＳの並列データがｒ８の
１１Ｅ列データＳｏ　−３−ｅ　（Ｓのザフィソクスに
付りられた′“−”ばＳｏにス・１して遅延しているこ
とを示す）に変換される。

ごのよつに、レジスタ（＋、１ｏ）〜（ｌｌｓ　＞及び
（１２ｏ　）　〜（１２６）を使用して、ｋｆｓ系の入
力データがｆＳ糸の並列データ群に変換される。

並列データ群はｋ　＝　４１１１１１のデジタルフイル
り群＜１３ｏ）〜（１３３）に供給されて演算処理され
る。

デジタルフィルタ群（１３ｏ）〜（１３ｉ）は夫々さら
にに−４（固のデジタルフイルりＦＯ〜Ｆ３で構成され
る。このため、デジタルフィルりの総数心よに’＝１．
６４固必要となる・ ただし、これらのデジタルフィルタＦＯ〜Ｆ３のタップ
数ｎは、Ｎ／に−４でよく、フィルりの次数はｌｃ　＝
　４個おきの次数に選定される。従って、デジタルフィ
ルタＦＯはに＝４個の乗算器（３０）。

（３４）、（３ｅ）及び（３１２）が使用され（第：３
図Ａ）、次のデジタルフィルタＦ１は同図Ｂのような次
数に選定される。他のデジタルフィルタＦ２．Ｆ３につ
いても同様な関係をもって構成されるのでその詳細説明
は省略する。

そして、第１のデジタルフィルタ群（１３ｏ）には２に
一１＝　７個の並列データのうち終段レジスタ（Ｌ２６
）に得られる並列データＳ−ｅを基準にしてに＝４個の
並列データＳ−ｅ〜Ｓ−ｓが供給される。

第２のデジタルフィルタ群（１３１）には、終段まり１
つ前のレジスタ（１２ｓ）に得られる並列データＳ−５
を基準にして、ｋ＝４個の並列データＳ−５〜Ｓ−２が
対応するデジタルフィルタＦｏ〜Ｆ３１こ供給される。

このように、ｋ＝　４　（ｌｔｌｌの並列データを単位
とし′ζ、かつ１つづつ並列データの取出し方をづらせ
ば、第４のデジタルフィルタｇ（１３３）には」（−列
データＳ−ｓ〜Ｓｏが夫々対応するデジタルフィルタＦ
Ｏ−Ｆ３に供給されることになるから、ｋ″′４個を１
群とするに＝４個の群の並列データが、ｋ＝　４１１Ｍ
のデジタルフィルタＦＯ”Ｆ３で構成されたに一４１固
のデジタルフィルり群（１３ｏ）〜（１３３）に夫々供
給されて演算処理される。

演算処理のクロック周波数はｆＳである。ｆｓはｋｆお
に比べて低速であるから、低速処理をｉ’＋Ｊ能にする
ため１つのデジタルフイルり群をに＝　４４音のデジタ
ルフィルタＦＯ〜Ｆ３で構成したものである。

デジタルフィルタ群（１３ｏ）〜（１３’３）を（構成
する夫々、ｋ　＝　４１１＆ｌのデジタルフィルタＦＯ
〜Ｆ３より得られるに）−１６ｆ固の出力Ｔｉｊ（ｉ４
よデジタルフィルタ群の個数で、ｉ＝ｏ、１，２゜３、
ｊはその１群に含まれるデジタルフイルりの＋１ｌｉｌ
数で、ｊ＝０．Ｌ、２．３）は、夫々の群の内で力目算
される。図はに−１＝　３　＋ｌＩ＋１　（７）　２人
力加算器（１４）〜（１６）を使用した場合で、図では
更に２人力加算器（１４）の前段に［８をサンプリンタ
゛ｊ＠波数と°」゛るレジスタ（１７）が設けられ”ζ
む）る。２人ノノカ１．ＩＷ。

器の代りに４人力加算器を使用してもよＧ′Ｎ０夫にの
デジタルフィルタ群（１３ｏ）〜（１３３）から得られ
るに＝４個の加算出力ＵＯ〜Ｕ３＆ま、ｋｆＳ＝４ｆｓ
をスイ・ノチング周波数と１−るセレクタ（マルチプレ
クサ’）　（２０）に供給されて、ｌ／ｋｆＳを周期と
して夫々の加算出力ＵＯ〜Ｕ３カ（ｊ石灰スイッチング
される。その結果、出力端子（２）しこしまｋｆＢ　−
４ｆｓを時系列とする出カイｊｓ　４ｊＳ（’か’ＩＪ
　ｇ：ｒ　：ｌｉ。

る。

ここで、この構１１見における人出力の１ｌｔ１′：（
ｑ列×。

７の関係は（３）式に＞ｊｅずようになる。

ただし、ｄ　＝　４ｔ（２−（ＱＯｇ２４）　）−万、
＋２１　ｘ、ｃにおい′（、ｐＪ　−ｎｋ−４ｎＹＦあ
４）かｃつ、（２１、＋４１式より、第２図のよりに構
成した場合に０，１．４ｆｓの時系列データか得られｄ
）とＪ（Ｓに、第１図の場合に比しｄだけ時系列データ
が遅れ（ｉ−４０れ＜）。

し、かじ、ｆＩ、糸のデジタルフィルタ（ち、ｄ′＝Ｎ
Ｌ／２相当の遅れが生ずることか（二λ、ｄな；、　＋
Ｊｌ’れは実用」二叉１１ζｉを来た４−（Ｊどのｔ）
のＣはなく、ｊｊ）（視できる。

」−述の実施例では、ｋ＝４．　Ｎ＝１６について説明
したが、ｋ、Ｎの値には限定されることがなし）。

ｋｆ、　、　Ｎタップに拡張した場合について次Ｇこ説
明Ｊる。

入力信号Ｓ１、即ちｘ＜ｐ、ｔ）を（２に−１）個の並
夕１１データに変換する処理をまず第４図を参照しご説
明する。このデータ変換において、Ｐ番目より出力され
る並列データＳ−ｐは、 Ｓ　−ｐ　（ｍＴ）−３’−ｐ　（ｍｋｔ−ｔ　）　（
５１Ｓｉｐ　（ｍｋｔ−Ｌ　）　＝Ｘ　（ｍｋｔ−ｔ−
ｐｔ）　（６）、’、　Ｓ　−ｐ　（ｍＴ）　＝　Ｘ　
（ｍｋｔ−ｔ−ｐｔｌ）　（？）ここにＰ　＝　０．１
，２．・・・２に−２（７）式にボされる並列データＳ
−ｐは夕・ノブ数がｎで、ｋ′のデジタルフィルタＦＯ
〜Ｆｋ−，に供給され゛（（第５図参照）、これらより
に２１１１ｉ＋の演算処理された出力］゛００〜Ｔゆ−
１１，−□が得られる。

出力Ｔｉｊ（０≦ｉ、ｊ≦に−１、ｉ、ｊは整数）−−
−−−（８） 史に、これらのフィルタフロックの出力のうりｋ　＋１
４１づつの和を次の様にしてめる（第６図参１ｊ４ｊ　
）。

こごで、〔〕はガウス関数で、（Ｘ）はＸを切り上げた
自然数である。

（［、ｏｇ２に＋１　）　”Ｉ”ζノミりされる項は、
ｋ　ｉｌｌ、ｌの自社を２進木状に加算する場合に、ク
ロック周波数１／Ｔで１組の加算ごとにレジスタを入れ
゛（パイプライン処理した時の遅廷時間であり、第１図
の、Ｊ、うなフィルタを構成する場合の加算器と同等の
ものを用いると仮定すればよい。

（８）式を（９）式に代入すると共に、（７）式を考心
、−４れば、 ［（ｇｏｇＪ＋１）　Ｔ　） 代えると、００）式は 次に第７１ン（のセレクタ（２０）で、第８図Ｂ４こン
代″・Ｉ−ように、ｌＪ、（ｍＴ）を順次、’ｃ　（＝
　’Ａｒｓ　）の周期で切替えれば、次式が得られる。

■（ｍ１山ｉｔ）　＝Ｌｌ　（ｍｔ）　−（１３）従っ
て、（１２）　、（１３）式より Ｙ　（ｍｋｔ十ｉｔ）　＝Ｕｌ　（ｍｔ）ｍｋ＋ｉ−β
とおけば、 （１５）式は、Ｎ＝ｎｋタップでｋｆＳをクロック周波
数とするデジタルフィルタの入出力における時系列の関
係を示すものであって、これは、ｄを除けば（２）式と
同一となるから、上記構成でｋｆ、をクロックとするデ
ジタルフィルタを構成できるものである。

なお、上述の説明においては、簡単化のため、タップ数
Ｎを、Ｎ＝ｋｎとしたが、Ｎがｋの倍数以外の場合は、
ｋの倍数より不足するタップ数に相当する乗算器の入力
を０として、Ｎ−ｋｎと同様にフィルタを構成するか、
或いは、人力を０にするべき乗算器は取り去り、その直
後の加算器を取り去り前後を接続すればよい。Ｎがｋの
倍数以外のときは、フィルタの遅延量は、ＮがＮより大
きいｌ（の倍数であるものとして計算すればよい。

ところで、上述の実施例においては、ｋｆｓ＝ｄｆｓ糸
の入力出力Ｓ、をｆＳ糸の並列データに変換する場合、
レジスタ（ｌｌｉ　）を（２に−２）個使用したが、１
個使用しても後段のレジスタ（１２ｉ　）の接続関係を
第９図にボずように定めれば同様の変換処理を達成でき
る。

また、ｋ−４でも、タップ数Ｎが２４の場合には、デジ
タルフィルタＦｏ−Ｆ３としζ、乗算器ば６個、加算器
は５個、単位遅延素子は５個使用して構成すればよい。

なお、第２図の例ではフィルタ群を構成するｋ　２＝　
１６１１１ｊのデジタルフィルタＦｏ＝Ｆ３に並列デー
タを人力させて演算処理したがデジタルフィルタＦｏ−
Ｆ３を２人力構成とし、これらを直列接続し°（も同様
なρＪ速演算処理を達成Ｊ−ることができる。

そのため、デジタルフィルタとしくは第１０図に示され
る２人力型のものが使用される。このデンタルフィルタ
Ｆ′１は初段の乗算器（５ｏ）の乗算出力を直接初段の
加算器（４ｏ）に加えるのではなく、この間にさらに加
算器（４１）を１間接ｋＡ−→ると共に、この加算器（
４１）に他の入カ端イ（１′）に供給された信号を単位
時間ｔだＧノ遅廷さ−Ｕて供給するよにしたもので、（
５１）はそのために設４Ｊられた単位時間の遅延素子で
ある。

このように構成されたデジタルフィルタ■ｒ２が第２図
の場合と同しく　ｋ　２　＝−１６（１１１１使用され
、第１１図に示すように、そのうらに−４ｆｌｌＩｉｌ
ずつ直少り月妾統されて合計に−４１１１＋Ｉのデジタ
ルフィルタＢｒ（＋３ｏ　）〜（１３３）が構成される
。

この実施例では３段に旦り（ｎｋｔ＋ｔ　）　、従っ−
（（１６ｔ＋ｔ　）の遅延素子（２１ｏ　）　−（２１
２）が縦続接続されると共に、その初段の遅延素子（２
１＊）に端子（１ａ）より入力信号ｓ１が供給され、初
段、終段及び股間より得られる信壮が夫々、３　（ＩＩ
１１縦続接続されたｋｆ、−４ｆＳのクロック周波数で
動作する合計１２個のレジスタ（２４ｏ）〜（２７３）
のうち初段のレジスタ（２４ｏ　）　、（２５ｏ　）　
、（２６ｏ　）及び（２７ｏ）にイ共給される。

そしζ、人力ｆ；」号Ｓ１そのものがｆ８をクロック周
波数とするレジスタ（２８ｏ　）を介してデジタルフィ
ルタ群（１３３）のうちの初段のデジタルフィルタＦ５
に供給される。この場合、デジタルフィルタＦ♂の一方
の入力端子（１′）は接地される。

以下同様にレジスタ（２４ｏ）〜（２４２）の出力が夫
々対応する初段のデジタルフィルタＦ５に夫々レジスタ
（２８工）〜（２８３）を介して供給され、これらに−
４，（ｌ＾ＩのデジタルフィルタＦへの出力は次段のデ
ジタルフィルタＦ′２の一方の入力端子（１′）に供給
されると共に、他方の入力端子（１）には初段の遅延素
子（２ｂ　）の出力そのもの及び夫・νレジスタ（２５
ｏ）〜（２５２）を介して得た出力が人々レジスタ（２
９＋、　）〜（２９３）を介して供給される。

残りのに−４（固のデシタルフィルりＦ′１．Ｆ’６に
ついても同様であるので、その説明は省略する。

デジタルフィルタ群（１３ｏ）〜（１３３）の夫々の出
力Ｗｏ−Ｗ３はセレクタ（２ｏ）にイバ給されζ、端子
（２）よりｋｆＳ＝４ｆｓの時系列を有する出方信号Ｓ
ｏが得られる。

このように構成した場合の、人出力の時系列の関係は次
式のようになる。

（ｋ−１）　（ｎｋＬ　）　−ｋｔｌ ただし、ｎ＝に＝４ ｄ　−（ｋ−１）　（ｎｋＬ　）　＋ｋｔこの場合にお
いても、ｄ　″なる遅延が生−４゛るが、この値は第２
図に示した実施例と同様にフ」１町視（きるイ１へであ
る。

発明の効果 以」二説明したように、この発明によれは一部に高速波
Ｗ、素子を使用するだけ゛乙大部分の論理演算を行なう
人力加算型のデジタルフィルタは既存の低速演算素子を
使用して高速動作のフィルタ装置を構成することができ
る。そして、この発明では低速で動作するデジタルフィ
ルタの大部分を同一の制御クロック信号で同期動作させ
ることができるから、制御信号の簡略化を図ることがで
きると共に、これらの部分を１プロ・７り化することが
できる。そのため、このブロックをモジュール化、或い
はＬＳＩ化ずれは、様々な動作速度をもつＦ　Ｉ　Ｒデ
ジタルフィルタに対して汎用部分としてｌ当月Ｊするこ
とが゛ごきる。

また、このようにブロック化できることは、低速動作の
演算素子と高速動作の演算素子とを分離できるために、
低速動作の演算素子を用いることに由来する特徴（例え
は、設δ］、論理シュミレーションの効率化、ハードウ
ェアの動作速度に基づく階１ｍｌ的管理など）を十分生
かすことができる。

【図面の簡単な説明】

第１図は従来のフィルタ装置の説明に供する１”　Ｉ　
Ｒデジタルフィルタの接続図、第２図はごの発明に係る
フィルタ装置の一例をボず接続図、第３図はこのフィル
タ装置に使用される入力加算型のデジタルフィルタの一
例をボず接続図、第４図〜第８図はフィルタ装置をｋｆ
ｓで動作させる場合の説明に供する図、第９図は並列デ
ータ形成手段の他の例を示す接続図、第１０図はこの発
明の他の例におい′ζ使用されるデジタルフィルタの接
続図、第１１図はこの発明の他の例を示す接続図である
。 ００）はフィルタ装置、（ｌｌｉ　）　、（１２ｉ　）
　、（２４ｉ　）〜（３１ｉ　）はレジスタ、（１３ｉ
　）はデジタルフィルタ群、Ｆｉ、Ｆｉ’　はデジタル
フィルタ、（２ｏ）はセレクタごある。 −ＧＬ’ｙ’ 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 ジ“ンブリング周波数ｋｆＳのディジクル入力信号をサ
   ンプリング周波数ｆＳのに個の並列信号に変換し、各信
   号を人々フィルタの次数に応じた複数の乗算回路に供給
   して該複数の乗算回路において」−記各信号に所定の係
   数を乗じ、上記複数の乗算回路の各出力を夫々直列接続
   された複数の１／ｆ。 のａ延時間を有する単位遅延素子間に配された加算回路
   に供給して前段の単位遅延素子の出力と加算するように
   なし、各信号に対する最終単位遅延素子出力をｋｓの周
   波数で順次選択して出力信号を（４）るよっにしたフィ
   ルタ装置。