JPH02171016A - 非巡回形補間フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テイジタルフィルタの出力信号から入力信号
のサンプリング周波数のＬ倍に上げる非巡回形補間フィ
ルタ回路に関するものである。

（従来の技術） 従来、Ｌ倍補間フィルタを非巡回形フィルタを用いて実
現する場合、例えば第５図に示すように非巡回形補間フ
ィルタ５００の入力にＬ倍補間器５１０を接続した構成
が用いられている。

Ｌ倍補間器５１０はフィルタ入力信号周波数のＬ倍の周
波数で１個のフィルタ入力信号につき（Ｌ−１）個の零
値信号を挿入して出力する。非巡回形フィルタ５００の
係数の数はＮ（整数）、フィルタ係数はｈ（０）、ｈ（
１）、・・・、ｈ（Ｎ−１）であり、入力信号は入力端
子に対して直列に接続された（Ｎ−１）個の遅延素子５
２０−１，５２０−２）・・・、５２０−（Ｎ−１）を
入力信号のサンフリングクロックに従って移動すると共
に、乗算器５３０−０．５３０−１、・・・、５３０−
（Ｎ−１）おいてサンプリングクロック毎に遅延素子５
２０−１，５２０−２．・・・５２０−（Ｎ−１）を移
動する人力遅延信号とフィルタ係数との乗算が行われる
。多入力加算器５４０は乗算器５３０−０，５３０−叶
・・、５３０−（Ｎ−１）の出力信号の総和を求め非巡
回形フィルタの出力信号を出力することにより、Ｌ倍補
間フィルタを実現している。

（発明が解決しようとする問題点） しかしながら、非巡回形フィルタは零値信号に対しても
演算を行うので、多くの演算器を必要とし回路規模が大
きくなるという欠点があった。

本発明の目的は、従来技術のこのような欠点を解消し、
ディジタルフィルタの機能を維持しながら必要のない演
算を省いて演算量を減らすと共に、乗算器を多重使用す
ることにより必要な乗算器の数を減らすことによって回
路規模を縮小したＬＳＩ化に適する非巡回形補間フィル
タを提供することにある。

（問題を解決する手段） 本発明は、入力信号のサンプリング周波数に対して出力
信号のサンプリング周波数を整数（これをＬとする）倍
に上げるＬ倍補間機能を有する非巡回形補間フィルタに
おいて、フィルタ入力信号を人力信号のサンプリング周
期の間保持するレジスタと、該レジスタの出力信号とＬ
個のフィルタ係数を乗算する乗算器と該乗算器の出力信
号と後記第２段の演算回路の出力信号を加算しフィルタ
出力信号とする加算器から構成される第１段の演算回路
と、前記レジスタの出力信号とＬ個のフィルタ係数を乗
算する乗算器と該乗算器の出力信号と次段の演算回路の
出力信号を加算する加算器と該加算器の出力信号を入力
としＬ周期送らせて出力するＬ遅延装置から構成される
第２段、第３段、・・・、第（Ｋ−１）段の演算回路と
、前記レジスタの出力信号とＬ個のフィルタ係数を乗算
する乗算器と該乗算器の出力信号を入力としＬ周期遅ら
せて出力するＬ遅延装置から構成される第に段の演算回
路から構成される非巡回形補間フィルタである。

本発明は、前記り遅延装置が、入力端子に接続されたＬ
個のレジスタと、該レジスタの出力から１個を選択し出
力信号とするセレクタから構成される非巡回形補間フィ
ルタである。

（作用） 第５図はＬ（整数）倍非巡回形補間フィルタであるとす
る。ここで、非巡回形フィルタ５００の係数の数がＮ（
整数）、フィルタ係数がｈ（０）、ｈ（１０，・・・、
ｈ（Ｎ−１）である場合、 （ｋ−１）Ｌ≦ＮＫ＜Ｌ　　　（ｋは整数）（１）であ
るとすると、改めて Ｎ−ＫＬ　　　　　　　　　　　　　　　　（２）とお
き、 ｈ（Ｎ）　＝　ｈ（Ｎ　＋　１）　＝・・・・ｈ（ＫＬ
−１）＝Ｏ（３）と拡張すれば、拡張後の非巡回形フィ
ルタは元の非巡回形フィルタと等価であるので以降の説
明ではＮはＬの整数倍であるとする。

出力信号のサンプリング周期をＴとすると、非巡回形フ
ィルタの入出力関係式は、時刻ｍＴにおける人力および
出力を各々ｗ（ｍＴ）、ｙ（ｍＴ）とすると式（４）で
表される。

Ｌ倍補間器の人出力の関係式は、ＬＴ周期で信号が入力
されることから、時刻ｍＴにおける入力および出力を各
々ｘ（ｍＴ）、ｗ（ｍＴ）とすると式（５）で表される
。

非巡回形補間フィルタの人出力関係は式（４Ｘ５）によ
り表すことができる。さらに、式（２Ｘ４Ｘ５）よりｗ
（ｍＴ）＝　Ｏとなる項を省略しても結果に影響しない
ので省略すると、非巡回形補間フィルタの入出力関係は
式（６）で表される。

ｎ＝０ （た、だし、ｍ％Ｌはｍをして除算した余りを表わす）
簡単のため、式（６）の例を示す。Ｎ＝１２．Ｌ＝４と
するとに＝３となることから入出力の関係は次のような
なる。

ｙ（ＯＴ）　＝　ｈ（０）ｘ（ＯＴ）　＋　ｈ（４）ｘ
（−４Ｔ）　＋　ｈ（８）ｘ（−８Ｔ）ｙ（ＩＴ）　＝
　ｈ（１）ｘ（ＯＴ）　＋　ｈ（５）ｘ（−４Ｔ）＋　
ｈ（９）ｘ（−８Ｔ）ｙ（２Ｔ）＝ｈ（２）ｘ（ＯＴ）
＋ｈ（６）ｘ（−４Ｔ）＋ｈ（１０）ｘ（−８Ｔ）ｙ（
３Ｔ）　＝　ｈ（３）ｘ（ＯＴ）　＋　ｈ（７）ｘ（−
４Ｔ）　＋　ｈ（１１）ｘ（−８Ｔ）ｙ（４Ｔ）　＝　
ｈ（０）ｘ（ＩＴ）　＋　ｈ（４）ｘ（ＯＴ）　十ｈ（
８）ｘ（−４Ｔ）ｙ（５Ｔ）＝ｈ（１）ｘ（ＩＴ）＋ｈ
（５）ｘ（ＯＴ）＋ｈ（９）ｘ（−４Ｔ）人力信号の遅
延データとフィルタ係数を乗算した結果と、入力信号と
フィルタ係数を乗算したものに同様の遅延を与えた結果
とは等価となることから、非巡回形補間フィルタは、フ
ィルタ入力信号とＬ間隔で抽出したフィルタ係数の積を
ＬＴ時間の整数倍だけ遅延させたに個のデータの緩和で
実現できる。さらに、１個の入力信号がＬ個のフィルタ
係数と乗算されることと、入力信号とフィルタ係数の乗
算結果が各々１周期ずれて出力信号に含まれることを利
用して、出力信号のサンプリング周期で動作する乗算器
をフィルタ係数を切り換えてＬ回多重使用することが可
能となるので、必要な乗算器の数はに個である。

以上のことより、本発明の非巡回形補間フィルタは、入
力信号を入力信号のサンプリンク周期の間保持するレジ
スタと、レジスタの出力信号とＬ個のフィルタ係数を順
次切り換えて乗算する乗算器と乗算器の出力信号と後段
の演算回路の出力信号を加算する加算器と、加算器の出
力信号を出力信号を出力信号のサンプリンク周期のＬ倍
遅延させて出力するＬ遅延器から構成される演算回路を
に個接続することにより実現される。この結果、従来、
方式に比べて乗算器の数を約り分の１に削減できる。

（実施例） 第１図は本発明を実現するための一実施例である。フィ
ルタ入力端子１００に人力されたフィルタ入力信号は、
入力信号の周期の間レジスタ１６０に保持される。乗算
器１２０−１，１２０−２．・・・、１２０−には出力
信号の周期でレジスタ１６０の出力信号とフィルタ係数
を乗算する。レジスタ１６０の出力が更新された時を周
期０として出力信号の周期毎に周期１、周期２）・・・
、周期（Ｌ−１）とすると乗算器１２０−１，１２０−
２．・・・、１２０−Ｋに入力されるフィルタ係数は第
４図に示す通りとなる。加算器１３０−１，１３０−２
．−．１３０−には乗算器の出力信号とＬ遅延器１５０
−２．・・・、１５０−にの出力信号を加算する。Ｌ遅
延器１５０−２．・・・、１５０−には加算器１３０−
１，１３０−２．・・・、１３０−にの出力信号を入力
とし、Ｌ周期遅延後に出力する。加算器１３０−１の出
力信号が非巡回形補間フィルタの出力信号となる。

第２図は第１図におけるＬ遅延器を実現するための一実
施例である。入力信号は入力端子２００より出力信号の
周期で順次後段のレジスタ２２０−１，２２０−２）・
・・、２２０−Ｌへ転送され、Ｋ周期の遅延を受けて出
力端子２１０より出力される。第２図のＬ遅延器はＬ個
のレジスタで構成されるので、回路規模を小型化できる
。

第３図は第１図におけるし遅延器を実現するための弛め
実施例である。入力信号は入力端子３００より出力信号
のＬ倍の周期で入力信号を読み込むレジスタ３２０−１
，３２０−２．・・・、３２０−Ｌに順次人力され、レ
ジスタに保持される信号はＬ遅延後セレクタ３３０によ
り読み出され出力端子３１０より出力される。第３図の
Ｌ遅延器は同時に動作する回路が１個のレジスタとセレ
クタのみであるので、低消費電力化が図れる。

（発明の効果） 本発明のＬ倍非巡回形補間フィルタ構成によると、Ｌ個
のフィルタ係数に対して各々１個の乗算器、加算器、Ｌ
遅延器で実現できるので乗算器、加算器の数を従来方式
のＬ分の１近くに減らすことができるうえに、回路構成
を簡単化することができる。

以上のように、本発明によって容易に巡回形補間フィル
タの小型化、簡単化が可能となり、その効果は極めて大
きい。

【図面の簡単な説明】

第１図は本発明の非巡回形補間フィルタの構成を表すブ
ロック図、第２図は本発明のＬ遅延語構成を示すブロッ
ク図、第３図は本発明のし遅延器の構成を表すブロック
図、第４図は各周期毎に乗算器に入力するフィルタ係数
を表す図、第５図は従来の非巡回形補間フィルタの構成
を表すブロック図である。 図において、１００はフィルタ入力端子、１１０はフィ
ルタ出力端子、１２０−１，１２０−２．・・・、１２
０−には乗算器、１３０−１，１３０−２．・・・は加
算器、１４０−１，１４０−２．・・・、１４０−には
係数レジスタ、１５０−２．・・・、１５０−にはＬ遅
延器、１６０はレジスタ、２００は入力端子、２１０は
出力端子、２２〇−１，２２０−２，・・・、２２０−
Ｌはレジスタ、３００入力端子、３１０はＬ入力１出力
セレクタ、５００は非巡回形フィルタ、５１０はＬ倍補
間器、５２０−１，５２０−２．・・・、５２０−（Ｎ
−１）は遅延器、５３０−０，５３０−１．・・・、５
２０−（Ｎ−１）は乗算器、５４０は加算器、５５０は
フィルタ入力端子、 である。 ５６０はフィルタ出力端子

Claims (2)

【特許請求の範囲】
1. （１）入力信号のサンプリング周波数に対して出力信号
   のサンプリング周波数を整数（これをＬとする）倍に上
   げるＬ倍補間機能を有する非巡回形補間フィルタにおい
   て、フィルタ入力信号を入力信号のサンプリング周期の
   間保持するレジスタと、該レジスタノ出力信号とＬ個の
   フィルタ係数を乗算する乗算器と該乗算器の出力信号と
   後記第２段の演算回路の出力信号を加算してフィルタ出
   力信号とする加算器から構成される第１段の演算回路と
   、前記レジスタの出力信号とＬ個のフィルタ係数を乗算
   する乗算器と該乗算器の出力信号と次段の演算回路の出
   力信号を加算する加算器と該加算器の出力信号を入力と
   しＬ周期遅らせて出力するＬ遅延装置から構成される第
   ２段、第３段、・・・、第（Ｋ−１）段の演算回路と、
   前記レジスタの出力信号とＬ個のフィルタ係数を乗算す
   る乗算器と該乗算器の出力信号を入力としＬ周期送らせ
   て出力するＬ遅延装置から構成される第に段の演算回路
   から構成されることを特徴とする非巡回形補間フィルタ
   。
2. （２）特許請求の範囲第１項記載のＬ遅延装置が、入力
   端子に接続されたＬ個のレジスタと、該レジスタの出力
   から１個を選択し出力信号とするセレクタから構成され
   ることを特徴とする非巡回形補間フィルタ。