JPH0199311A - 補間フィルタ - Google Patents
補間フィルタInfo
- Publication number
- JPH0199311A JPH0199311A JP25670387A JP25670387A JPH0199311A JP H0199311 A JPH0199311 A JP H0199311A JP 25670387 A JP25670387 A JP 25670387A JP 25670387 A JP25670387 A JP 25670387A JP H0199311 A JPH0199311 A JP H0199311A
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- multiplication
- filter
- coefficient
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は補間フィルタに関する。
この発明は、補間フィルタにおいて、係数が対称な乗算
回路を共有させることにより、全体の構成を簡略化した
ものである。
回路を共有させることにより、全体の構成を簡略化した
ものである。
入力デジタル信号に対してそのサンプリングレートを例
えば４倍にするには、補間フィルタを使用すればよいが
、第７図Ａに示すように、入力信号の位相を０°とした
ときには、同図Ｂに示すように、０°、９０°、１８０
°、 ２７０”についての出力信号を求めればよい。
えば４倍にするには、補間フィルタを使用すればよいが
、第７図Ａに示すように、入力信号の位相を０°とした
ときには、同図Ｂに示すように、０°、９０°、１８０
°、 ２７０”についての出力信号を求めればよい。
したがって、その補間フィルタが、例えば３１次のＦＩ
Ｒ型であり、同図Ｃに示すように、乗算係数が対称であ
るとすれば、その補間フィルタは例えば第８図に示すよ
うに構成できる。
Ｒ型であり、同図Ｃに示すように、乗算係数が対称であ
るとすれば、その補間フィルタは例えば第８図に示すよ
うに構成できる。
すなわち、同図において、（１０１）〜（１０７）。
（２０１）〜（２０Ｂ ） 、 （３０１）〜（３０
Ｂ ） 、 （４０１）〜（４０８）は、入力デジタ
ル信号に所定の係数り。
Ｂ ） 、 （４０１）〜（４０８）は、入力デジタ
ル信号に所定の係数り。
〜ｈｔｓを乗算する乗算回路、（１１１）〜（１１７）
。
。
（２１１）〜（２１Ｂ） 、 （３１１）〜 （３１
８）。
８）。
（４１１）〜（４１８）は加算回路、（１２１）〜（１
２６）。
２６）。
（２２１）〜（２２７”） 、 （３２１）〜（３２
７） 、 （４２１）〜（４２７）はｌサンプル期
間の遅延回路であり、入力信号はＯｏの位置にしか存在
しないので、各位相の出力信号に対応する乗算係数は、
第７図りに示すようにフィルタのインパルス応答を４つ
ごとに１つづつ採ったものとなる。
７） 、 （４２１）〜（４２７）はｌサンプル期
間の遅延回路であり、入力信号はＯｏの位置にしか存在
しないので、各位相の出力信号に対応する乗算係数は、
第７図りに示すようにフィルタのインパルス応答を４つ
ごとに１つづつ採ったものとなる。
そして、このフィルタのインパルス応答が、入力信号と
たたみ込まれて９０°ごとの出力信号が取り出される。
たたみ込まれて９０°ごとの出力信号が取り出される。
ところが、上述のフィルタにおいては、フィルタの次数
の数だけ、すなわち、３１個の乗算回路を必要とするの
で、これをＩＣ化したときに半導体チップ上で大きな面
積を占めてしまい、あるいは全体が大きくなってしまう
。また、乗算回路は消費電力も大きく、このため、発熱
も大きい。
の数だけ、すなわち、３１個の乗算回路を必要とするの
で、これをＩＣ化したときに半導体チップ上で大きな面
積を占めてしまい、あるいは全体が大きくなってしまう
。また、乗算回路は消費電力も大きく、このため、発熱
も大きい。
この発明は、以上のような問題点を解決しようとするも
のである。
のである。
今、第７図及び第８図の乗算係数を見ると、位相が０°
のときの初段及び終段の乗算回路（１０１） 。
のときの初段及び終段の乗算回路（１０１） 。
（１０７）の係数はｈ１２で互いに等しいというように
、位相が０°及び１８０°のときの係数は、それぞれに
おいて対称である。また、位相が９０°のときの初段の
乗算回路（２０１）と、位相が２７０°のときの終段の
乗算回路（４０８’）とでは係数がｈｌｉで互いに等し
いというように、９０°及び２７０°のときの係数は、
９０°と２７０°との間で互いに対称である。
、位相が０°及び１８０°のときの係数は、それぞれに
おいて対称である。また、位相が９０°のときの初段の
乗算回路（２０１）と、位相が２７０°のときの終段の
乗算回路（４０８’）とでは係数がｈｌｉで互いに等し
いというように、９０°及び２７０°のときの係数は、
９０°と２７０°との間で互いに対称である。
この発明は、このような点に着目して乗算回路の数を半
減させたものである。
減させたものである。
乗算回路が共用されてそれらの数が半減する。
第１図において、入力デジタル信号が、乗算回路（１０
１）〜（１０４）に供給され、その出力信号が加算回路
（１１１）〜（１１４）にそれぞれ供給されるとともに
、乗算回路（１０１）〜（１０３）の出力信号が加算回
路（１１７）〜（１１５）にそれぞれ供給される。また
、加算回路（１１１’）の残る入力端が無人力とされる
とともに、加算回路（１１１）〜（１１６）の出力信号
が、遅延回路（１２１）〜（１２６）を通じて次段の加
算回路（１１２）〜（１１７）にそれぞれ供給される。
１）〜（１０４）に供給され、その出力信号が加算回路
（１１１）〜（１１４）にそれぞれ供給されるとともに
、乗算回路（１０１）〜（１０３）の出力信号が加算回
路（１１７）〜（１１５）にそれぞれ供給される。また
、加算回路（１１１’）の残る入力端が無人力とされる
とともに、加算回路（１１１）〜（１１６）の出力信号
が、遅延回路（１２１）〜（１２６）を通じて次段の加
算回路（１１２）〜（１１７）にそれぞれ供給される。
なお、この場合、乗算回路（１０１）〜（１０４）にお
ける乗算の係数は、それぞれｈｅ２．ｈｅ 、ｈ４ 、
ｈｏとされる。
ける乗算の係数は、それぞれｈｅ２．ｈｅ 、ｈ４ 、
ｈｏとされる。
また、乗算回路（３０１）〜（３０４”） 、加算回路
（３１１）〜（３１Ｂ）及び遅延回路（３２１’）〜（
３２７）が、回路（１０１）〜（１０４） 、 （１
１１）〜（１１７）。
（３１１）〜（３１Ｂ）及び遅延回路（３２１’）〜（
３２７）が、回路（１０１）〜（１０４） 、 （１
１１）〜（１１７）。
（１２１）〜（１２６）と同様に接続される。なお、乗
算回路（３０１）〜（３０４’Ｉにおける乗算の係数は
、それぞれｈｌｓ、 ｈｌｏ、 ｈｅ 、 ｈ２
とされる。
算回路（３０１）〜（３０４’Ｉにおける乗算の係数は
、それぞれｈｌｓ、 ｈｌｏ、 ｈｅ 、 ｈ２
とされる。
さらに、入力デジタル信号が、乗算回路（２０１）〜（
２０Ｂ）に供給され、その出力信号が加算回路（２１１
）〜（２１８＞にそれぞれ供給されるとともに、加算回
路（４１Ｂ）〜（４１１）にそれぞれ供給される。また
、加算回路（２１１） 、 （４１１）の残る入力端
が無人力とされるとともに、加算回路（２１１）〜（２
１７） 、 （４１１）〜（４１７＞の出力信号が、
遅延回路（２２１）〜（２２７） 、 （４２１）〜
（４２７）を通じて次段の加算回路（２１２”）〜（２
１８） 、 （４１２）〜（４１８）にそれぞれ供給
される。なお、この場合、乗算回路（２０１）〜（２０
８）における乗算の係数は、それぞれｈ１３．ｈｑ＋ｈ
ｓ 、ｈｘ 、ｈ３．ｈｔ 、ｈｔｔ、ｈｔｓとされる
。
２０Ｂ）に供給され、その出力信号が加算回路（２１１
）〜（２１８＞にそれぞれ供給されるとともに、加算回
路（４１Ｂ）〜（４１１）にそれぞれ供給される。また
、加算回路（２１１） 、 （４１１）の残る入力端
が無人力とされるとともに、加算回路（２１１）〜（２
１７） 、 （４１１）〜（４１７＞の出力信号が、
遅延回路（２２１）〜（２２７） 、 （４２１）〜
（４２７）を通じて次段の加算回路（２１２”）〜（２
１８） 、 （４１２）〜（４１８）にそれぞれ供給
される。なお、この場合、乗算回路（２０１）〜（２０
８）における乗算の係数は、それぞれｈ１３．ｈｑ＋ｈ
ｓ 、ｈｘ 、ｈ３．ｈｔ 、ｈｔｔ、ｈｔｓとされる
。
このような構成によれば、このフィルタは、第２図に示
すように変形でき（煩雑になるので、参照符号は省略）
、これは、さらに第３図に示すように変形でき、この第
３図のフィルタは第８図のフィルタと同じである。
すように変形でき（煩雑になるので、参照符号は省略）
、これは、さらに第３図に示すように変形でき、この第
３図のフィルタは第８図のフィルタと同じである。
したがって、第１図のフィルタは、第８図のフィルタと
等価であり、入力デジタル信号の位相を０°とすれば、
０°、９０°、 １８０” 、 ２７０°について
の出力信号を得ることができる。
等価であり、入力デジタル信号の位相を０°とすれば、
０°、９０°、 １８０” 、 ２７０°について
の出力信号を得ることができる。
そして、この場合、特にこの発明によれば、係数の等し
い乗算回路は各出力信号ラインにおいて共有させている
ので、乗算回路の数は、３１次のフィルタであっても１
６個でよく、はぼ１／２に減らすことができる。
い乗算回路は各出力信号ラインにおいて共有させている
ので、乗算回路の数は、３１次のフィルタであっても１
６個でよく、はぼ１／２に減らすことができる。
したがって、このフィルタをＩＣ化したとき、必要な面
積を少なくできる。また、消費電力も小さくでき、発熱
を少なくできる。
積を少なくできる。また、消費電力も小さくでき、発熱
を少なくできる。
第４図は、３１次の通常の補間フィルタと、３１次の補
間フィルタとに切り換えられるようにした場合である。
間フィルタとに切り換えられるようにした場合である。
すなわち、加算回路（３１４） 、 （１１７） 、
（２１８） 。
（２１８） 。
（３１Ｂ ”）の出力信号が、■サンプルの遅延回路（
３２４） 、 （１２７） 、 （２２８） 、
（３２Ｂ）を通じてスイッチ回路（１）〜（４）の一
方の入力端に供給され、スイッチ回路（１） 、 （３
１、（４１の他方の入力端は接地されるととも、スイッ
チ回路（２）の他方の入力端には遅延回路（３２４）の
出力信号が供給される。そして、スイッチ回路ｉｌｌ〜
（４）の出力信号が、加算回路（１１１） 、 （３
１５） 、 （３１１） 、 （４１１）に供給さ
れる。
３２４） 、 （１２７） 、 （２２８） 、
（３２Ｂ）を通じてスイッチ回路（１）〜（４）の一
方の入力端に供給され、スイッチ回路（１） 、 （３
１、（４１の他方の入力端は接地されるととも、スイッ
チ回路（２）の他方の入力端には遅延回路（３２４）の
出力信号が供給される。そして、スイッチ回路ｉｌｌ〜
（４）の出力信号が、加算回路（１１１） 、 （３
１５） 、 （３１１） 、 （４１１）に供給さ
れる。
なお、乗算回路（１０１）〜（１０４） 、 （２０
１）〜（２０８） 、 （３０１）〜（３０４）には
、例えばシフトレジスタから乗算の係数がロードされる
。
１）〜（２０８） 、 （３０１）〜（３０４）には
、例えばシフトレジスタから乗算の係数がロードされる
。
このような構成によれば、制御信号ＣＴＲＬによりスイ
ッチ回路（１１〜（４）が第５図に示すように接続され
るとともに、乗算の係数が所定値３１〜ａ１６とされた
ときには、このフィルタは係数ａ１〜ａ１６にしたがっ
た特性の通常のデジタルフィルタとして働き、遅延回路
（４２８）からそのフィルタ出力が取り出される。
ッチ回路（１１〜（４）が第５図に示すように接続され
るとともに、乗算の係数が所定値３１〜ａ１６とされた
ときには、このフィルタは係数ａ１〜ａ１６にしたがっ
た特性の通常のデジタルフィルタとして働き、遅延回路
（４２８）からそのフィルタ出力が取り出される。
また、制御信号ＣＴＲＬによりスイッチ回路（１１〜（
４）が第６図に示すように接続されるとともに、乗算の
係数が所定値ｈａ〜ｈ１４とされたときには、このフィ
ルタは第１図のフィルタと等価であり、したがって、補
間フィルタとして働いてＯ”、９０’。
４）が第６図に示すように接続されるとともに、乗算の
係数が所定値ｈａ〜ｈ１４とされたときには、このフィ
ルタは第１図のフィルタと等価であり、したがって、補
間フィルタとして働いてＯ”、９０’。
１８０°、 ２７０”の出力信号が取り出される。
そして、このフィルタによれば、ＬＳＩ化、基板設計な
どのとき、より汎用性がある。
どのとき、より汎用性がある。
なお、第４図のフィルタにおいて、スイッチ回路（１）
〜（４）の切り換え及び乗算の係数は、ＩＣ製造時、露
光用マスクを選択することにより、第５図の一般のフィ
ルタまたは第６図の補間フィルタのものに固定してもよ
い。
〜（４）の切り換え及び乗算の係数は、ＩＣ製造時、露
光用マスクを選択することにより、第５図の一般のフィ
ルタまたは第６図の補間フィルタのものに固定してもよ
い。
また、上述においては、９０°用の乗算回路と２７０°
用の乗算回路とを共有した場合であるが、一般には、入
力デジタル信号の位相（０°）に対してα°用の乗算回
路と一α” （＝ ３６０°−α°）用の乗算回路と
を共有できる。
用の乗算回路とを共有した場合であるが、一般には、入
力デジタル信号の位相（０°）に対してα°用の乗算回
路と一α” （＝ ３６０°−α°）用の乗算回路と
を共有できる。
この発明によれば、係数の等しい乗算回路は各出力信号
ラインにおいて共有させているので、乗算回路の数は、
３１次のフィルタであっても１６個でよく、はぼ１／２
に減らすことができる。
ラインにおいて共有させているので、乗算回路の数は、
３１次のフィルタであっても１６個でよく、はぼ１／２
に減らすことができる。
したがって、このフィルタをｔＣ化したとき、必要な面
積を少なくできる。また、消費電力も小さくでき、発熱
を少なくできる。
積を少なくできる。また、消費電力も小さくでき、発熱
を少なくできる。
第１図、第４図はこの発明の一例の系統図、第２図、第
３図、第５図〜第８図はその説明のための図である。 （１０１）〜（１０４） 、 （２０１”）〜（２０
８）。 （３０１）〜（３０４）は乗算回路、（１１１’）〜（
１１７）。 （２１１）〜（２１８＞ 、 （３１１）〜（３１
８） 、 （４１１）〜（４１８）は加算回路、（１
２１）〜（１２６）。 （２２１）〜 （２２７） 、 （３２１） 〜（
３２７） 、 （４２１）〜（４２７）は遅延回路
である。
３図、第５図〜第８図はその説明のための図である。 （１０１）〜（１０４） 、 （２０１”）〜（２０
８）。 （３０１）〜（３０４）は乗算回路、（１１１’）〜（
１１７）。 （２１１）〜（２１８＞ 、 （３１１）〜（３１
８） 、 （４１１）〜（４１８）は加算回路、（１
２１）〜（１２６）。 （２２１）〜 （２２７） 、 （３２１） 〜（
３２７） 、 （４２１）〜（４２７）は遅延回路
である。
Claims (1)
- 【特許請求の範囲】 フィルタのインパルス応答を入力信号とたたみ込んでα
°ごとの位相で出力信号を得ることにより、上記入力信
号に対して出力信号のサンプリングレートを３６０／α
倍にする補間フィルタにおいて、 α°の位相の出力信号を得るための乗算回路と、−α°
の位相の出力信号を得るための乗算回路とを共有するよ
うにした補間フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25670387A JPH0199311A (ja) | 1987-10-12 | 1987-10-12 | 補間フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25670387A JPH0199311A (ja) | 1987-10-12 | 1987-10-12 | 補間フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0199311A true JPH0199311A (ja) | 1989-04-18 |
Family
ID=17296301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25670387A Pending JPH0199311A (ja) | 1987-10-12 | 1987-10-12 | 補間フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0199311A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171016A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 非巡回形補間フィルタ |
-
1987
- 1987-10-12 JP JP25670387A patent/JPH0199311A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02171016A (ja) * | 1988-12-23 | 1990-07-02 | Nec Corp | 非巡回形補間フィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0793553B2 (ja) | スイッチド・キャパシタ・フィルタ | |
| EP0799527B1 (en) | Differential switched capacitor filtering | |
| US6636084B2 (en) | Sample and hold circuit | |
| US5122718A (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
| JPH0199311A (ja) | 補間フィルタ | |
| US8384459B2 (en) | Delay line circuit and phase interpolation module thereof | |
| US9893714B2 (en) | Configurable FIR filter with segmented cells | |
| US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
| Yamazaki et al. | A 1-GOPS CMOS programmable video signal processor | |
| JPH03204027A (ja) | 乗算回路 | |
| JPS61194905A (ja) | デジタル集積周波数復調回路 | |
| Haruoka et al. | A study on the LO phase error compensation of GPS dual‐band image reject mixer | |
| JP2742549B2 (ja) | 可変遅延回路 | |
| US5306933A (en) | CCD delay line with selective delay period circuit | |
| JPH0454509Y2 (ja) | ||
| JP2527019B2 (ja) | 非巡回形補間フィルタ | |
| JPS6236912A (ja) | 非巡回形デイジタルフイルタ | |
| Ohlsson et al. | Design of a digital down converter using high speed digital filters | |
| KR960011420B1 (ko) | 복소 필터 | |
| JPS60242599A (ja) | ダイナミツクシフトレジスタ回路 | |
| JPH06112769A (ja) | ディジタルフィルタ | |
| JPS58114529A (ja) | 論理回路 | |
| Nooshabadi et al. | Design and implementation of an ultra-fast asynchronous FIR filter in GaAs | |
| JPS63109379A (ja) | 半導体装置のテスト用補助回路 | |
| JPH02104014A (ja) | トランスバーサルフィルタ |